JPH06349917A

JPH06349917A - 応力評価方法および応力評価用試料

Info

Publication number: JPH06349917A
Application number: JP13376393A
Authority: JP
Inventors: Katsuhiko Ishikawa; 勝彦石川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-06-04
Filing date: 1993-06-04
Publication date: 1994-12-22

Abstract

(57)【要約】【目的】微細単位構造の応力解析のシミュレーション
を精度良く評価することが可能な応力評価方法および応
力評価用試料を提供する。【構成】応力評価用試料Ｓは、半導体ウェハ１におけ
る中央部の矩形領域１ａに、基本構造２を同一のピッチ
でＮ個だけ反復形成した構成となっており、たとえば、
半導体ウェハ１の全体に所定の厚さ（たとえば0.２μ
ｍ）で薄膜を被着形成した後、エッチングによって所定
の幅（たとえば１μｍ）のラインパターン３ａを選択的
に残存するようにして製作される。応力シミュレーショ
ンによって単一の基本構造２の局部的な反り量ａを算出
し、それをＮ倍することによって応力評価用試料Ｓの全
体の反り量ｂを近似的に求め、実際の応力評価用試料Ｓ
における実測値と比較して、当該応力シミュレーション
の精度を検証する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、応力評価方法および応
力評価用試料に関し、特に、半導体集積回路装置の製造
プロセスにおけるプロセスシミュレーション技術の評価
等に適用して有効な技術に関するものである。

【０００２】

【従来の技術】たとえば、半導体集積回路装置の製造プ
ロセスでは、回路構造が微細であるため、応力等の物性
の実測は極めて困難であり、このため計算機によるシミ
ュレーションを行うことが考えられる。

【０００３】（１）半導体製造におけるプロセスシミュ
レーション技術は、２次元、３次元シミュレーションが
試行段階から実用段階に移行しつつある。

【０００４】（２）また、プロセスシミュレーションに
おいては、不純物プロファイルを求めることが現状の課
題の１つであるが、その精度評価に関しては、十分では
ない。

【０００５】（３）応力シミュレーションに関しても、
プロセスシミュレーションと同等の状態であり、２次
元、３次元シミュレータは市販されるようになったけれ
ど、その精度は十分ではない。

【０００６】

【発明が解決しようとする課題】上記の従来技術におい
ては、下記の問題がある。

【０００７】（１）応力シミュレータのシミュレーショ
ン精度を評価する場合、従来のラマン分光等ではプロー
ブ領域が広い（〜１μｍφ）ため、微細領域の精度評価
ができない。

【０００８】（２）応力シミュレーションの精度評価を
する場合、適当な試料がないため、精度評価が十分に出
来ていない。

【０００９】本発明の目的は、微細単位構造の応力解析
のシミュレーションを精度良く評価することが可能な応
力評価方法を提供することにある。

【００１０】本発明の他の目的は、微細単位構造の応力
解析のシミュレーションを精度良く評価することが可能
な応力評価用試料を提供することにある。

【００１１】本発明の上記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１２】

【課題を解決するための手段】本願に於いて開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。

【００１３】すなわち、請求項１記載の本発明の応力評
価方法は、基板上の応力測定対象の一つの微細単位構造
における応力をシミュレーションして変形量を求め、当
該変形量をＮ倍することによって微細単位構造をＮ個反
復形成した時の基板の巨視的な第１の変形量を求める第
１の段階と、微細単位構造を基板上にＮ個反復形成し、
基板の巨視的な第２の変形量を求める第２の段階と、第
１および第２の変形量を照合することによって、シミュ
レーションの精度を検証する第３の段階とからなるもの
である。

【００１４】また、請求項２記載の本発明は、請求項１
記載の応力評価方法において、微細単位構造が半導体素
子における回路構造からなり、基板は半導体基板からな
るものである。

【００１５】また、請求項３記載の本発明の応力評価用
試料は、応力測定対象の微細単位構造を基板上に複数個
反復形成してなるものである。

【００１６】また、請求項４記載の本発明は、請求項３
記載の応力評価用試料において、微細単位構造が半導体
素子における回路構造からなり、基板は半導体基板から
なるものである。

【００１７】

【作用】上記した本発明の応力評価技術によれば、シミ
ュレーション結果としての第１の変形量と、実測値であ
る第２の変形量とを照合するので、シミュレーションを
精度良く検証することができる。

【００１８】たとえば、２次元応力シミュレーションを
実行したい断面構造を持つラインパターンを１つの微細
単位構造として、この微細単位構造を等間隔で半導体ウ
ェハ（基板）上にＮ個反復製作し、この製作過程で半導
体ウェハとラインパターンの各々の構成材料の線膨張係
数の差に起因して、半導体ウェハに反りが生じた時、当
該反り量を実測する。

【００１９】一方、半導体ウェハ全体の反り量は、計算
で求めた各微細単位構造の反り量の重ね合わせで近似で
きることを利用して、全体の反り量を推定することが出
来る。

【００２０】そして、測定済の半導体ウェハの反り量と
シミュレーションからもとめた反り量を比較することに
よって、シミュレーションを行うシミュレータの精度を
的確に評価することが可能となる。

【００２１】

【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。

【００２２】図１の（ａ）および（ｂ）は、それぞれ本
発明になる応力評価用試料の一例を示す略平面図および
略断面図であり、図２の（ａ）〜（ｃ）は、その作用の
一例を示す概念図である。また、図３は、本発明の一実
施例である応力評価方法の作用の一例を示すフローチャ
ートである。

【００２３】本実施例の応力評価用試料Ｓは、半導体ウ
ェハ１における中央部の矩形領域１ａに、基本構造２を
同一のピッチでＮ個だけ反復形成した構成となってい
る。

【００２４】この基本構造２は、たとえば、半導体ウェ
ハ１の全体に所定の厚さ（たとえば0.２μｍ）で薄膜３
を被着形成した後、エッチングによって所定の幅（たと
えば１μｍ）のラインパターン３ａを選択的に残存する
ようにして製作されている。

【００２５】この基本構造２は、たとえば、ＭＯＳ形の
半導体集積回路におけるゲート部分を模している。

【００２６】なお、ここでは、薄膜３を単層膜として説
明するが、複数層からなる薄膜が形成される場合も同等
に取扱うことができる。

【００２７】図２は、本実施例の応力評価用試料Ｓの形
成工程と、応力発生状況との関係を示したものである。
ここで発生する応力は、半導体ウェハ１と薄膜３の各々
を構成する材料の線膨張率が異なることに起因するもの
である。

【００２８】図２（ａ）は、薄膜３の堆積時の高温時に
おける半導体ウェハ１の断面図である。半導体ウェハ１
と薄膜３には、この時点では内部応力がゼロと仮定して
いる。すなわち、半導体ウェハ１は反りがない状態とな
っている。

【００２９】図２（ｂ）は、図２（ａ）の半導体ウェハ
１を堆積温度（高温）から室温に冷却したときの状態で
ある。ここでは、半導体ウェハ１の線膨張係数は、薄膜
３の線膨張係数よりも大きいとする。そうすると、高温
の堆積温度から室温に至るまでに温度差によって収縮す
る量が薄膜３よりも半導体ウェハ１のほうが大きいの
で、図２（ｂ）に示すように、半導体ウェハ１は上（薄
膜３の被着面側）に凸の状態になる。

【００３０】図２（ｃ）は、図２（ｂ）の構造に対し
て、図示しないレジストパターンを形成し、そのレジス
トパターンをマスクとして薄膜３からラインパターン３
ａを加工し，応力評価用試料Ｓとした状態である。この
状態でも、ラインパターン３ａの存在により、半導体ウ
ェハ１（応力評価用試料Ｓ）は上に凸になっている。

【００３１】したがって、図２（ｃ）の状態において、
応力評価用試料Ｓの反り量ｃを実測することが可能であ
る。

【００３２】次に、応力シミュレータを用いて、ライン
パターン３ａが存在する応力評価用試料Ｓの反り量を求
めることを検討する。応力評価用試料Ｓの構造全体に対
して応力シミュレーションを実行することは、得策では
ない。それは、解析モデルを有限の要素数に分割して解
析するためのメッシュ数が増大し、計算時間やデータ量
が徒に増大するためである。

【００３３】そこで、本実施例では、両端部に若干の不
確定性はあるけれど、応力評価用試料Ｓの全体の反り量
を、Ｎ個の基本構造２の各々の反り量のＮ倍で近似し、
当該シミュレーション結果を、前述のようにして作成さ
れた実際の応力評価用試料Ｓにおける反り量ｃの測定値
と比較して、当該応力シミュレーションの精度を検証す
る。

【００３４】図３は、以上の手順の一例を示すフローチ
ャートである。

【００３５】まず、基本構造２の一つに対して、図２の
プロセスの流れを適用して、図２（ｃ）の状態における
応力シミュレーションを実行する。応力シミュレーショ
ンを実行すると基本構造２の領域に関して反り量ａを計
算する。

【００３６】図１に示す応力評価用試料Ｓの形状はＮ個
の基本構造２から構成されているので、図１の試料に関
しての反り量ｂは、個々の基本構造２の反り量ａの重ね
合わせにより、ｂ〜Ｎ×ａで近似することができる。

【００３７】また、図１の応力評価用試料Ｓの図２
（ｃ）における反り量ｃは、前述のように別に測定す
る。そして、シミュレーションによる反り量ｂと実測値
である反り量ｃを比較することによって、シミュレータ
の精度を評価する。すなわち、両者の一致精度が悪けれ
ば、応力シミュレーション自体の精度が低いと判断する
ことができる。

【００３８】このように、本実施例の応力評価方法およ
び応力評価用試料によれば、微細な基本構造２に関する
応力シミュレーションの精度の良否を、実際の応力評価
用試料Ｓにおける実測値を用いて精度良く評価すること
ができるという効果が得られる。

【００３９】これにより、応力シミュレーションのモデ
ルの最適化やアルゴリズムの改良などを実現でき、たと
えば半導体集積回路装置の製造プロセスの設計や改良の
所要時間を短縮できる。

【００４０】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。

【００４１】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００４２】すなわち、本発明の応力評価方法によれ
ば、微細単位構造の応力解析のシミュレーションを精度
良く評価することができる、という効果が得られる。

【００４３】本発明の応力評価用試料によれば、微細単
位構造の応力解析のシミュレーションを精度良く評価す
ることができる、という効果が得られる。

【図面の簡単な説明】

【図１】（ａ）および（ｂ）は、それぞれ本発明になる
応力評価用試料の一例を示す略平面図および略断面図で
ある。

【図２】（ａ）〜（ｃ）は、その作用の一例を示す概念
図である。

【図３】本発明の一実施例である応力評価方法の作用の
一例を示すフローチャートである。

【符号の説明】

１半導体ウェハ（基板）１ａ矩形領域２基本構造（微細単位構造）３薄膜３ａラインパターンＳ応力評価用試料ａシミュレーションによる単一の基本構造での反り量ｂシミュレーションによる複数の基本構造全体の反り
量（第１の変形量）ｃ実際の反り量（第２の変形量）

Claims

【特許請求の範囲】

【請求項１】基板上の応力測定対象の一つの微細単位
構造における応力をシミュレーションして変形量を求
め、当該変形量をＮ倍することによって前記微細単位構
造をＮ個反復形成した時の前記基板の巨視的な第１の変
形量を求める第１の段階と、前記微細単位構造を前記基
板上にＮ個反復形成し、前記基板の巨視的な第２の変形
量を求める第２の段階と、前記第１および第２の変形量
を照合することによって、前記シミュレーションの精度
を検証する第３の段階とからなることを特徴とする応力
評価方法。
【請求項２】前記微細単位構造が半導体素子における
回路構造であり、前記基板は半導体基板であることを特
徴とする請求項１記載の応力評価方法。
【請求項３】応力測定対象の微細単位構造を基板上に
複数個反復形成してなることを特徴とする応力評価用試
料。
【請求項４】前記微細単位構造が半導体素子における
回路構造であり、前記基板は半導体基板であることを特
徴とする請求項３記載の応力評価用試料。