JP4131880B2 - マスクデータ作成方法及びマスクデータ作成装置 - Google Patents

マスクデータ作成方法及びマスクデータ作成装置 Download PDF

Info

Publication number
JP4131880B2
JP4131880B2 JP04836898A JP4836898A JP4131880B2 JP 4131880 B2 JP4131880 B2 JP 4131880B2 JP 04836898 A JP04836898 A JP 04836898A JP 4836898 A JP4836898 A JP 4836898A JP 4131880 B2 JP4131880 B2 JP 4131880B2
Authority
JP
Japan
Prior art keywords
pattern
correction
correction target
arrangement
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04836898A
Other languages
English (en)
Other versions
JPH11102062A (ja
Inventor
幸子 小林
和子 山元
清美 小山
耕治 橋本
太賀 宇野
壮一 井上
聡 田中
敏也 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP04836898A priority Critical patent/JP4131880B2/ja
Publication of JPH11102062A publication Critical patent/JPH11102062A/ja
Application granted granted Critical
Publication of JP4131880B2 publication Critical patent/JP4131880B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路や液晶パネル製造などにおける光及びX線リソグラフィ技術に係わり、特に光近接効果補正のために設計データを補正してマスクデータを作成するマスクデータ作成方法と作成装置に関する。
【0002】
【従来の技術】
LSIの高集積化が進み、LSIに作り込む素子サイズが微小化するに伴い、リソグラフィ工程におけるパターン転写の忠実度が問題になり始めている。具体的には、設計上で90度のはずのコーナーが丸くなる、ライン端が短くなる、ラインの幅が太る/細る等の現象を生じる(光近接効果)。パターンの微細化に伴い許容寸法誤差の絶対値が小さくなると、光近接効果の影響で許容寸法誤差を越えてしまう場合も出てくる。この光近接効果(Optical Proximity Effect: OPE )は、本来は転写時の光による効果を意味していたが、最近では光学的効果に加え、レジスト現像やエッチングなどウェハプロセス全体を通じて生ずる様々な効果を含めて用いられている。
【0003】
光近接効果の原因としては、露光における光学的要因(隣合ったパターン間の透過光の干渉)、レジストプロセス(ベーク温度・時間、現像時間他)、基板の反射や凹凸、エッチングの影響等があげられる。具体的には、転写においては光の回折、干渉等の光学的要因に由来する効果、そしてレジスト現象におけるレジスト溶解速度のパターン依存性、またレジストをエッチングする際のマイクロローディング効果、エッチング速度のパターン依存性の効果などがあげられる。
【0004】
デバイスとして所望の性能を達成するためには、ウェハ上で設計パターンの所望の寸法及び形状を実現する必要がある。そのためには、これらのプロセス変換差を予めマスク上で補正する、光近接効果補正(Optical Proximity Correction:OPC)が必要であるとして、近年検討されている。
【0005】
光近接効果補正の考え方としては、
(1)露光プロセスにおける変換差のみを補正する−光学像シミュレーションに基づく、
(2)露光及び現像における変換差を補正する−現像まで含めたシミュレーションを行ったり、光学像にガウス関数をコンボリューションすることで現像を模擬する、
(3)露光からエッチングまでを通しての変換差を補正する、
という3種類に大別される。
【0006】
(1)に関する光学的効果については、一般的な光学シミュレータを用いて予測をすることができる。このような光学シミュレータを使ったパターン形状予測及び補正処理については、文献(エス ピー アイ イー(SPIE)vol. 2440 192 ページ)に一例が記載されている。また、(2)に関するレジスト現像の効果の予測に関しても、レジスト溶解シミュレータ、簡易現像シミュレータ等が開発されている。また、光学像に対してガウシアン・コンボリューションを行うことによりレジスト現像を模擬する方法の一例としては、(Jpn. J. Appl. Phys. vol. 35(1995) pp.6552-6559)に掲載された(プラクティカル オプティカルプロキシミティ エフェクト コレクション アドプティング プロセス ラティチュード コンシダレーション)と題する論文があげられる。
【0007】
このようなシミュレータを用いたパターン形状予測は、パターンのプロセス挙動予測や広いプロセスマージンを得るための露光条件出し、また最適バイアス値算出などに利用されている。シミュレータを用いることの利点は、実際にパターンを製造する方法と比べて遥かに速く、また人手をかけずに最適条件や最適バイアス値を求められることである。また、設計パターンを入力してパターンレイアウト毎にエッジのバイアス値をシミュレーションで求めることにより、自動的なOPCが可能となり、予めOPC処理を行ったマスクを用いて出来上がりのウェハ上の形成パターンの線幅のばらつきを低減することができる。このように、計算機上で光学的な効果、またレジスト現像における効果を算出し、最適プロセス条件や最適バイアス値を求める方法は工期短縮に非常に有効である。
【0008】
しかしながら、シミュレータを用いても、製造現場で用いるプロセスを通してウェハ上に形成するパターン形状を精度良く予測し、補正することは、実際には難しい。これは、実際には光学的要因、レジスト現像以外にも種々の要因が重なり合ってパターンが形成されるからであり、これらの種々の要因による変換差をそれぞれシミュレータ等で予測し、補正することが困難なのである。
【0009】
上記のように変換差に関する予測を困難にしているプロセスの一つとして、エッチングがある。エッチング中の現象は非常に複雑であり、簡易モデルを作成することが困難である。例えばプラズマエッチングの場合、エッチングに強く関与するパラメータは気体の種類、分圧、流量、温度、プラズマ発生における電圧、パターン密度、パターンレイアウト、レジスト形状など実に多彩である。これらをモデル化し、精度良く予測することは現状では非常に困難である。このため、エッチング等の効果を精度良く取り入れるためには、シミュレータを用いるのは現実的ではなく、実験により効果を取り入れる必要がある。
【0010】
エッチングまでを通じて変換差を補正する前記(3)に関する第1の従来技術が、(Optical/Laser Microlithography VII, Vol 2197、SPIE Symposium On Microlithography,1994,p278-293)における(Oberdan W. Otto )らによる(Automated optical proximity correction-a rule-based approach)と題する論文において述べられている。
【0011】
この方法では、テストパターンを実際の集積回路製品で使用するリソグラフィ条件及びエッチング条件の下で実際にパターンを形成し、仕上がりパターンを測長する。測長して得られた幾つかの離散的なデータをシミュレーションで得られた傾向で補間する(“anchoring ”と呼ぶ)。
【0012】
例えば、ラインアンドスペース状パターンでライン幅を固定でスペースを変化させたような一連のテストパターンを作成し実際のプロセス条件でエッチングまでを行う。エッチング後の仕上がり寸法を測長し、スペースvs変換差の対応関係を作成する。実験で得られるのはポイントデータであるから、光学像(或いは現像までを含んだ)シミュレーションを行い、ポイント間をシミュレーションで得られた傾向で補間する。得られたスペースvs変換差の関係に基づき実際の集積回路パターンを補正する。
【0013】
前記(3)に関する第2の従来技術が、(Optical/Laser Microlithography VII, Vol 2197、SPIE Symposium On Microlithography, 1994, p294-301)における(John P. Stirniman )らによる(Fast proximity correction with zone sampling)と題する論文において述べられている。
【0014】
この方法でも、テストパターンを実際の集積回路製品で使用するリソグラフィ条件及びエッチング条件の下で実際にパターンを形成し、仕上がりパターンを測長する。測長して得られたデータを用いてビヘービアモデル(Behavior model)を構築する。ビヘービアモデルは変換差を多項式で表したものであり、多項式の変数はレイアウトに対応している。測長データを用いて多項式の係数を決定する。そして、一旦このビヘービアモデルを構築してしまえば、任意のレイアウト中の任意の点での変換差を求めることが可能である。
【0015】
の従来技術では、全てのプロセスステップを通したモデリングを行う為に、各プロセス条件においてわずかな改良や変更があった場合に、新たにモデルを作成するのに全てのプロセスを通じての再測定が必要となり、煩雑であるだけでなく多大な時間を要する。
【0016】
さらに、第2の従来技術の問題点として、レジスト現像など狭い範囲(〜数μm)のパターン配置に依存する現象と、エッチングなど広い範囲(〜数mm)のパターン密度に依存する現象をひとつのビヘイビアーモデルに採り込むが、広い範囲のシミュレーションは長時間を要するため、現実的に補正を行うには狭い範囲のパターン配置のみを考慮して補正することとになってしまう。
【0017】
(3)に関する第3の従来技術として、Proc. SPIE-Int. Soc. Opt. Eng. (USA) vol. 2322: p.229-238(1994))における、(Optical Proximity Correction, a First Look at Manufacturability )と題する論文においては、ライン・アンド・スペースのテストマスクを実際の製造プロセスを通じてウェハ上にパターンを形成し、エッジから最近接図形との距離に依存した補正ルールを予め作成しておく。この補正ルールには、マスク、リソグラフイ、エッチング等の全プロセスを通した変換差が採り込まれている。そしてDRAMのゲート層において、活性領域上のゲートのエッジを抽出し、抽出した各エッジから最近接図形までの距離に対応した補正値を取出し、エッジ全体を補正値分動かすことにより補正を行うOPC方法について論じられている。
【0018】
第3の従来技術では、最近接図形との距離のみに基いて補正を行うために、補正対象エッジの隣接図形がエッジから見て途中で切れていたり曲折していたり、またエッジに対して斜めに配置されている場合に正確な補正をすることが出来ない。さらに、隣接図形の大きさの大小に関わらず同じ距離に配置されていれば同じ補正を施すため、隣接図形の大小に応じた正確な補正をすることが出来ない。
【0019】
(3)に関する第4の従来技術として実験によりプロセス変換差を測定し、補正を行う方法の一例として、ある設計パターンについて、代表的なパターンをテストパターンとして抜き出してテストマスクを作成し、これら代表的なパターンについて一連のプロセスを通した変換差を測定して補正を行う方法がある。この方法の例としては、(Jpn. J. Appl. Phys. vol. 34(1995) pp.6557-6551)に掲載された、(シンプル メソッド オブ コレクティング オプティカル プロキシミティ エフェクト フォア 0.35 ミクロン ロジック エルエスアイ サーキッツ)と題する論文が挙げられる。
【0020】
この方法についてのフローを、図31に示した。即ち、設計パターンに含まれる代表的なパターン、若しくは解像の困難と考えられるパターンとしてライン・アンド・スペースや孤立ライン、メモリセルなどのパターンを模したテストパターンを作成する(S2)。テストパターンの一例を、図32に示す。このパターンについてマスクを作成し(S3)、一連のプロセスを通し(S4〜S6)、寸法測定を行いテストパターンに関するプロセス変換差を算出する(S7〜S8)。このテストパターンに関する変換差を設計パターンの特定領域又は全域に渡る変換差の代表として用いる(S9)。
【0021】
なお、形成したパターンについて、線幅等寸法を測定するには、図33に示すように走査型電子顕微鏡(SEM)を用いる方法や、図34に示すような電気特性測定用パッドにパターンを組込んで電圧・電流の測定により算出する方法が一般的である。前者の方法によれば、SEM像より線幅Lを測定できるほか、近傍に目盛りに相当するパターンを配置しておけば、パターンエッジの所望位置からのズレ量を直接知ることができる。また、後者の方法は、ウェハ上の電気測定端子I、Vの位置を予めプログラミングしておくことにより、線幅Eを短時間で自動的に測定できるために、扱いやすい方法といえる。
【0022】
(3)に分類される近接効果補正方法において、プロセス変換差の予測・補正を難しくしている要因としては、エッチング等プロセスのモデリングの困難さに加えて、効果の及ぶ範囲が各プロセス毎に異なることがあげられる。光学的効果及びレジスト現像による効果は、レンズの歪みやレジスト膜厚の不均一性などを除けば、注目点を起点として周囲数μm程度の狭い領域に存在するパターンレイアウトに依存する。このため、光学的効果及びレジスト現像による効果を測定・補正するためのテストパターンは小さな領域を模したパターンを用意し、これをプロセスを通して測定し、変換差を設計に適用すればよい。
【0023】
また、エッチングの効果による影響は数μmの狭い領域のパターン形状にも依存するが、場合によってはさらに数十μm程度の広い領域のパターン密度にも依存する。このため、エッチングによる効果を測定・補正するためには、数μmの狭い領域のレイアウトのみでなく、数十μm程度のレイアウトをも模したテストパターンを作成する必要がある。
【0024】
プロセスシミュレータを用いてプロセス変換差を予測・補正しようとした場合、エッチング等モデリングが困難なプロセスについての効果を予測・補正することができない。このために、プロセスに関する変換差を露光・転写実験により得て、これに基づいて実デバイスを補正しようとする場合、設計パターンに含まれる代表的なライン・アンド・スペース、孤立ライン、メモリセルアレイなどのパターンを模したテストパターンを作成してプロセス変換差を測定し、この変換差を用いてパターン全域を補正する方法は、これらのいずれにも該当しないライン・アンド・スペース端部、一本のラインにおいて途中まで孤立で途中から周囲にパターンが配置されている場合、メモリセル領域内の周辺部などのパターンに対しては適切な変換差を適用できないため、補正に含まれる誤差が大きい。
【0025】
さらに、このような設計パターンのある特定の部分の変換差をもって全域やある特定の領域の変換差に対応させるという補正方法では、適用する変換差は一律若しくは僅か数種類となり、種々のパターンを含む設計パターンについては、小領域を取出して見たときの種々のパターン形状に依存する光学的要因や現像の効果の補正をしきれない。
【0026】
また、代表的なパターンを模したテストパターンを用いる方法では設計パターンの全パターンを模しきれないことを補うために、全域をウェハ上に作成し、全域を測長し、各パターンの変換差をもって全域を補正する、という方法は、図形数と測長点数が多くなりすぎてしまい、現実に行うことは困難である。
【0027】
また、リソグラフィ等のプロセスによる効果はシミュレータを用いてかなり高精度の予測ができるため自動光近接効果補正に取込むことができるが、エッチング等の予測困難なプロセスは実験を用いて測定し、プロセス効果を取込むため、リソグラフィとエッチングの効果を合わせた自動補正が現状では困難である。
【0028】
【発明が解決しようとする課題】
本発明の目的は、設計パターンに対し、できるだけ短時間で補正の必要な全てのパターンについて一連のプロセスを通したプロセス変換差を求めることができ、光近接効果を補正したマスクデータを短時間で作成できるマスクデータ作成方法及びマスクデータ作成装置を提供することにある。
【0031】
【課題を解決するための手段】
本発明は、上記の課題を解決するために次のような手段を講じた。
【0032】
本発明の第1局面は、設計パターンを転写してウェハ上で所望の寸法を得るために、マスク上で適切な寸法補正を行う処理に際して、補正を要する図形群全てに対してプロセスを通した変換差を求め、また補正を行うために必要なツールを供給するものである。
【0033】
本発明の第1局面に係るマスクデータ作成方法は、設計パターンから補正対象のパターン種類を抽出するに際して補正対象エッジを抽出する工程と、各補正対象エッジから垂直方向に光近接効果の及ぶ範囲(距離Aとする)の一次元的配置を取出する工程と、この配置をパターン配置の一種類としてカウントし、レイアウトに含まれるパターン配置種類を全て抽出する工程と、抽出したパターン配置についてテストマスクを作成する工程と、このテストマスクを用い製造プロセスを通してウェハ上にパターンを形成する工程と、ウェハ上の各パターンについてプロセス変換差を測定する工程と、測定されたプロセス変換差若しくは該プロセス変換差を元にして算出した値を、設計パターン中の対応するパターンを補正する補正値とする工程と、この補正値を用いて設計データを補正する工程とを備えたことを特徴とする。
【0034】
本発明の第1局面に係る他のマスクデータ作成方法は、設計パターンから補正対象のパターン種類を抽出するに際して補正対象ラインを抽出する工程と、各補正対象ラインの側辺に相当する両エッジから垂直方向に光近接効果の及ぶ範囲(距離Aとする)の一次元的配置を取出する工程と、この配置をパターン配置の一種類としてカウントし、レイアウトに含まれるパターン配置種類を全て抽出する工程と、抽出したパターン配置についてテストマスクを作成する工程と、このテストマスクを用い製造プロセスを通してウェハ上にパターンを形成する工程と、ウェハ上の各パターンについてプロセス変換差を測定する工程と、測定されたプロセス変換差若しくは該プロセス変換差を元にして算出した値を、設計パターン中の対応するパターンを補正する補正値とする工程と、この補正値を用いて設計データを補正する工程とを備えたことを特徴とする。
【0035】
ここで、本発明の第1局面の好ましい実施態様としては次のものがあげられる。
【0036】
(1)前記補正対象のパターン種類を抽出するために、補正対象パターンを抽出し、各補正対象パターンから上下左右に光近接効果の及ぶ範囲(距離Aとする)の二次元的配置を取出し、この配置をパターン配置の一種類としてカウントし、レイアウトに含まれるパターン配置を全て抽出すること。
【0037】
(2)前記補正対象のパターン種類を抽出するために、補正対象エッジを抽出し、各補正対象エッジから垂直方向に光近接効果の及ぶ範囲(距離Aとする)の一次元的配置を取出し、さらに各補正対象エッジから上下左右若しくは各補正対象エッジから垂直方向にパターン密度の効果の及ぶ範囲(距離Bとする)のパターン密度を算出し、この配置と密度の組合せをパターン配置の一種類としてカウントし、レイアウトに含まれるパターン配置を全て抽出すること。
【0038】
(3)前記補正対象のパターン種類を抽出するために、補正対象エッジを抽出し、各補正対象エッジから垂直方向に光近接効果の及ぶ範囲(距離Aとする)の一次元的配置を取出し、距離Aの範囲内に他のエッジ若しくは他のパターンが存在しない場合、近接パターンの有無の効果の及ぶ範囲(距離Cとする)において近接パターンエッジとの距離を取出し、この距離A内の配置及び距離A内に他のパターンが無い場合には距離C内での隣接パターンエッジとの距離をパターン配置の一種類としてカウントし、レイアウトに含まれるパターン配置を全て抽出すること。
【0039】
(4)前記抽出したパターン種類が所定数以上の場合に、類似のパターン種類の複数個を一つにまとめ、該複数個のうちの一つを代表パターンとするか、若しくは改めて該複数個を代表する代表パターンを生成すること。
【0040】
(5)抽出したパターン種類群をそれぞれプロセスシミュレータにかけ、パターンの所望位置からのずれ量が同じでしかも補正対象エッジからある範囲内(距離A以下とする)の領域中の配置が等しい、若しくはある範囲内(距離B以下とする)の領域中のパターン密度が等しいパターン配置群を一つにまとめ、該パターン配置群中のパターンを代表させる一パターン配置をもって該パターン配置群内パターン配置を代表させること。
【0041】
本発明の第1局面に係るマスクデータ作成装置は、設計レイアウトに含まれる被補正パターンを抽出する手段と、抽出された被補正パターンについてテストマスクを作成する手段と、前記テストマスクを用いリソグラフィ及びエッチングのプロセスを通してウェハ上にパターンを形成し、このウェハ上に形成されたパターンを測定することにより、設計パターンとの変換差を求めて補正テーブルに取込む手段と、前記補正テーブルを参照して設計データを補正してマスクデータとして出力する手段とを備えたことを特徴とする。
【0042】
本発明の第1局面では、リソグラフィ、エッチング等影響を及ぼす範囲の異なる数種類の効果について、それぞれ補正ルールテーブルを作成し、それぞれの効果を加算若しくは重み付けて加算して複合した効果を算出し、補正を行う。
【0043】
従って、本発明の第1局面によれば、自動的に設計パターンにおける光近接効果の及ぶ範囲のパターン全種類を取出してトレーニングパターンとし、全トレーニングパターンについてプロセスを通して変換差を求めることができ、これを補正テーブルとして設計パターンを補正することができるため、測定が必要な全パターンかつ最小限のパターンについて製造プロセスを通した変換差を求め、補正することができる。
【0044】
また、本発明の第1局面によれば、測定を行うパターンの数をさらに少なく抑えて必要な補正値を得ることができる。さらに、より容易な寸法測定方法である電気特性測定により測定した値を効率良く補正テーブルに取り入れ、補正に用いることができる。また、プロセスシミュレータを用いて求めた補正値と実験により求めた補正値を効率よく組合せ、補正を行うことができる。
【0064】
【発明の実施の形態】
図面を参照して本発明の実施の形態を説明する。
【0065】
以下、図面を参照しながら本発明の実施形態を説明する。
【0066】
(第1の実施形態)
本発明をゲートパターンの一次元方向の補正に適用した実施形態として、本発明者らにより提案された一次元大フィールドOPC(S. Miyama et al, Digest of Papers Micro Process '96 (1996) p. 100 )を組み合わせた例を、図1の模式図及び図2のフローチャートを用いて説明する。
【0067】
なお、図1において、図1(a)は設計パターンの一部を拡大した例、図1(b)は図1(a)におけるEに対応するトレーニングパターンの例、図1(c)は抽出した配置テーブルの例、図1(d)はマスク上に作成するトレーニングパターンの例、図1(e)は作成した補正テーブルの例を示している。
【0068】
なお、本実施形態では、微小なゲートパターンがランダムに種々の配置をとるデバイスのポリシリコンレイヤーの補正を仮定している。一次元大フィールドOPCにおいては、プロセス的(リソグラフィ及びエッチング)な近接効果の影響が及ぶ範囲内のパターン配置を考慮して補正をする。
【0069】
本実施形態では、始めに設計パターンを入力し(A1)、設計パターンから補正対象エッジを抽出し(A2)、補正対象エッジから一被補正エッジを選択する(A3)。図1(a)に示すように、該エッジからプロセス的な近接効果の影響が及ぶ範囲A(通常光学的効果及びレジスト現像による効果は〜5μm、エッチングの効果は〜100μm程度)までのパターン配置を抽出し、この配置を図1(c)に示す配置テーブルに参照する(A4)。この例では、配置テーブル中で一次元方向のパターン配置をビットマップで記しており、「1」はパターンを表し、「0」はスペースを表す。テーブルに関しては、注目するエッジと他エッジとの距離に基づいた形式で作成してもよい。
【0070】
対応する配置がテーブルに載っていた場合には次のエッジを選択し、テーブルに載っていなかった場合には、図1(b)に示すような該配置を模したトレーニングパターンを作成し(A5)、さらに該配置を配置テーブルに追加する(A6)。全てのエッジを参照しているかを判定し(A7)、全てのエッジを参照するまでステップA3〜A6を繰り返す。全ての補正対象エッジについてテーブル参照が終了すると、設計パターンに含まれる全ての補正対象エッジについて、光近接効果の及ぶ範囲内の一次元方向の配置の全種類がテーブルに記載され、また全種類についてトレーニングパターンが作成されている。
【0071】
これらのトレーニングパターンについて、図1(d)に示すようにマスクレイアウト上に配置する(A8)。このとき、エッジ位置のずれを測定するために、近傍に目盛りに相当するパターンを配置しておく。そして、実際にテストマスクを作成する(A9)。このテストマスクを用いプロセスを通してウェハ上にパターン作成後(A10〜A12)、SEM等を用いて各トレーニングパターンについて、補正注目エッジの所望位置からのずれ量を測定する(A13)。このずれ量を対応する配置テーブルに付け加え、図1(e)に示すような補正テーブルとする(A14)。
【0072】
このようにして作成した補正テーブルを参照し、設計パターンを補正するしてマスクパターンデータを作成する(A16)。そして、このマスクパターンデータに基づいて、本来のウェハ形成のために使用するマスクを作成する。
【0073】
(第2の実施形態)
図3は、本発明の第2の実施形態を説明するための模式図であり、図1と同様に、図3(a)は設計パターンの一部を拡大した例、図3(b)は図3(a)におけるEに対応するトレーニングパターンの例、図3(c)は配置テーブルの例、図3(d)はマスク上に作成するトレーニングパターンの例、図3(e)は作成した補正テーブルの例を示している。
【0074】
本実施形態では、微小なゲートパターンがランダムに種々の配置をとるデバイスのポリシリコンレイヤーの補正を仮定している。一次元大フィールドOPCにおいては、プロセス的(リソグラフィ及びエッチング)な近接効果の影響が及ぶ範囲内のパターン配置を考慮して補正をする。
【0075】
本実施形態では、設計パターンから補正対象ラインを抽出し、一被補正ラインを選択する(図3(a))。該ラインからプロセス的な近接効果の影響が及ぶ範囲A(通常光学的効果及びレジスト現像による効果は〜5μm、エッチングの効果は〜100μm程度)までのパターン配置を抽出し、この配置を図3(c)の配置テーブルに参照して、テーブルに載っていた場合には次のラインを選択し、テーブルに載っていなかった場合には、該配置を模した図3(b)のトレーニングパターンを作成し、さらに該配置を配置テーブルに追加する。
【0076】
全ての補正対象ラインについてテーブル参照が終了すると、設計パターンに含まれる全ての補正対象ラインについて、光近接効果の及ぶ範囲内の一次元方向の配置の全種類がテーブルに記載され、また全種類についてトレーニングパターンが作成されている。これらのトレーニングパターンについて、マスクレイアウト上に図3(d)のように配置するか、若しくはトレーニングパターンを電気特性測定パターンに組込んで配置し、プロセスを通してウェハ上にパターン作成後、SEMや電気測定等により各トレーニングパターンについて、補正対象ラインの所望位置からの太さのずれを測定する。このずれ量を対応する配置テーブルに付け加え、補正テーブルとする(図3(e))。
【0077】
このようにして作成した補正テーブルを用いて設計パターンを補正する。補正は、例えば太さのずれ量の二分の一ずつを補正対象ラインの両エッジを動かすことによって行う。なお、本実施形態におけるフローチャートを、図4に示すが、主要部分については、図2と同じであるので、説明は省略する。
【0078】
(第3の実施形態)
図5は、本発明の第3の実施形態を説明するための模式図である。この実施形態は、微小なゲートパターンがランダムに種々の配置をとるデバイスのポリシリコンレイヤーの補正を仮定している。図5(a)は設計パターンの一部を拡大した例、図5(b)は図5(a)より抽出した被補正領域の例、図5(c)はマスク上に作成するトレーニングパターンの例、図5(d)は被補正領域内パターンとSEM測定位置及び補正パターンの例、図5(e)は補正テーブルの例を示している。
【0079】
本実施形態では、設計パターン図5(a)から補正対象パターンとして補正対象図形を含んだセルを抽出し、さらに該セル境界からプロセス的な近接効果の影響が及ぶ範囲A(通常光学的効果及びレジスト現像による効果は〜5μm、エッチングの効果は〜100μm程度)までを含んだ領域Qのパターン配置を抽出し(b−i〜iv…)、この配置を配置テーブル図5(e)のUに参照する。
【0080】
テーブルは、パターンを回転若しくは左右反転したパターンについては同一のテーブルとして参照する。テーブルに載っていた場合には、次のセル領域(セル境界周辺にプロセス的な近接効果の影響が及ぶ範囲の配置を含む)を選択し、テーブルに載っていなかった場合には、セル領域についてトレーニングパターンを作成し、さらに該配置を配置テーブルに追加する。全ての補正対象セルについてテーブル参照が終了すると、設計パターンに含まれる全ての補正対象セルについて、光近接効果の及ぶ範囲内パターン配置の全種類がテーブルに記載され、また全種類についてトレーニングパターンが作成されている。
【0081】
これらのトレーニングパターンについて、マスクレイアウト上に配置し(26C)、プロセスを通してウェハ上にパターン作成後、SEMなどにより各トレーニングパターンについて、補正対象パターン各エッジの所望位置からのずれを測定する。ずれ量を測定するエッジの位置の例を、図5(d)に示した。この各エッジの所望値からのずれ量を補正したセルを対応する配置テーブルに付け加え、補正テーブルとする(図5(e))。このようにして作成した補正テーブルを用いて設計パターンを補正する。
【0082】
(第4の実施形態)
図6は、本発明の第4の実施形態を説明するための模式図であり、図6(a)は設計パターンの一部を拡大した例、図6(b)は図6(a)におけるEに対応するトレーニングパターンの例、図6(c)はマスク上に作成するトレーニングパターンの例、図6(d)は作成した補正テーブルの例を示している。
【0083】
本実施形態では、微小なゲートパターンがランダムに種々の配置をとるデバイスのポリシリコンレイヤーの補正を仮定している。一次元大フィールドOPCにおいては、プロセス的(リソグラフィ及びエッチング)な近接効果の影響が及ぶ範囲内のパターン配置を考慮して補正をする。
【0084】
本実施形態では、設計パターンから補正対象エッジを抽出し、一被補正エッジを選択する(図6(a))。該エッジから狭範囲的な配置によるプロセス近接効果の影響が及ぶ範囲A(通常光学的効果及びレジスト現像による効果は〜5μm程度)までの一次元的なパターン配置を抽出し、この配置を配置テーブルに参照する。さらに、該エッジから広範囲的な密度による近接効果の及ぶ範囲B内におけるパターン密度を算出し、数段階に分類する。本実施形態では、0〜20%、20〜40%、40〜60%、60〜80%、80〜100%の5段階に分類している。一次元的配置と、分類したパターン密度を一つのテーブルとする。
【0085】
テーブル参照については、まず配置をテーブルに参照し、配置の記載がない場合には該配置を模した図6(b)のトレーニングパターンを作成し、また該エッジから範囲B内のパターン密度を測定して配置と密度の組合せをテーブルに追加する。配置が記載されている場合にはパターン密度を計算し、該配置におけるパターン密度をテーブルに参照する。該配置におけるパターン密度がテーブルに載っていた場合には次のエッジを選択し、テーブルに載っていなかった場合には、該当する密度のみテーブルに追加する。後に補正に用いるために各エッジにはエッジの置かれた密度の情報を持たせておく。
【0086】
全ての補正対象エッジについてテーブル参照が終了すると、設計パターンに含まれる全ての補正対象エッジについて、狭範囲のプロセス近接効果の及ぶ範囲内の一次元方向の配置及び各配置が置かれている密度の全種類がテーブルに記載され、エッジの置かれた密度の情報がエッジに付加され、また全種類についてトレーニングパターンが作成されている。
【0087】
これらのトレーニングパターンについて、図6(c)に示すようにマスクレイアウト上に配置する。図6(c)には、各配置と配置の置かれた密度の環境を模するための密度パターンDを示し、またエッジのずれ量を見積るための目盛りパターンを近傍に配置した様子を示した。Dについては、ここでは0%パターン密度を模したパターンとしてはパターンを含まない領域、また20%、40%、60%、80%のパターン密度を模したパターンとして、それぞれラインとスペースの比が0.2μm:0.8μm、0.4μm:0.8μm、0.6μm:0.4μm、0.8μm:0.2μmであるライン・アンド・スペースパターンを用いた。
【0088】
次に、このマスクを用いてプロセスを通してウェハ上にパターン作成後、SEM等を用いて各トレーニングパターンについて、補正注目エッジの所望位置からのずれを測定する。このずれ量を対応する配置テーブルに付け加え、補正テーブルとする(図6(d))。この例では、配置テーブル中で一次元方向のパターン配置をビットマップで記しており、「1」はパターンを表し、「0」はスペースを表す。テーブルは、注目するエッジと他エッジとの距離に基づいた形式で作成してもよい。このようにして作成した補正テーブルを用いて設計パターンを補正する。
【0089】
また、パターン種類の抽出方法の別の例を図7に示す。図7(a)はウェハ上に配置するトレーニングパターンの例、図7(b)は図7(a)における補正テーブルの例である。
【0090】
この場合、補正対象エッジを抽出し、一補正対象エッジを選択し、該補正対象エッジを含むパターンについて、狭範囲プロセス効果の及ぶ範囲内Aに他のパターンがある場合には第1の実施形態と同様に図7(a)のトレーニングパターンを作成する。また、狭範囲プロセス効果の及ぶ範囲内に他のパターンが無い場合に、隣接パターンの有無の効果の及ぶ範囲内Cについて隣接パターンとの距離を測定する。測定した隣接パターンとの距離は、テーブルに記載する際に数段階に分類してもよい。
【0091】
本実施形態では、Cを30μmとし、また分類を5μm単位とした。この分類に基づいて、隣接パターンとの距離の位置に適当な太さのラインを配置し、隣接パターンとの距離を模したトレーニングパターンとするものである。本例における補正テーブルの例を図7(b)に示した。
【0092】
(第5の実施形態)
図8は、本発明の第5の実施形態を説明するための模式図である。
【0093】
設計パターンから抽出した配置リストについて、それぞれ対応するトレーニングパターンをプロセスシミュレータにかけ、配置リストにずれ量を付け加える。次に所望位置からのパターンのずれ量を第一キーとしてソートする。ここで、ずれ量は描画グリッドまで四捨五入により丸めた値を用いてもよい。
【0094】
次に、補正注目位置からの配置を図8(a)のようなビットマップとして、これをabcdefg…の順に並べ直し、これを第二キーとして配置リストをソートする。このようにしてソートした結果、ずれ量が等しく、注目エッジからの配置が類似したトレーニングパターンが近接して並んだリストができる(図8(b))。このリストについて、補正注目位置からの配置が補正注目位置から光近接効果の及ぶ範囲Aよりも狭いある範囲内までで等しいなどのしきい値を設けてトレーニングパターン群に分割し、各群を各群に含まれる1トレーニングパターンを持って代表させる。代表パターンは各群に既存のトレーニングパターンではなく、新たに代表トレーニングパターンを生成してもよい。
【0095】
次に、代表トレーニングパターンを配置したテストマスク(図8(c))を作成する。このテストマスクを用いて製造工程で用いるプロセスを通してウェハを作成し、ウェハ上に形成したトレーニングパターンの注目エッジの所望位置からのずれ量または注目ラインの所望線幅からのずれ量を測定する。このずれ量を、対応する配置リストに付け加え、補正テーブル(図8(d))とする。この補正テーブルを用いて、補正処理を行う。
【0096】
(第6の実施形態)
図9は、本発明の第6の実施形態を説明するためのフローチャートである。
【0097】
本実施形態においては、リソグラフィ補正テーブルをシミュレータを用いて作成し、エッチング効果補正テーブルを実験を用いて作成するものとする。また、本実施形態においてはエッチングの効果がパターン密度に依存するエッチングプロセスを用いるとする。図9の(i)のフローによりリソグラフィプロセスに関する補正テーブルIを作成する。また、(ii)のフローによりエッチング等のプロセスに関する補正テーブルIIを作成する。
【0098】
次に、(iii) のフローにより、設計パターンに対して補正対象図形を抽出し、抽出された補正対象図形に対してテーブルIを用いて対象図形を補正し、さらにテーブルIを用いて補正された図形に対してテーブルIIを用いて補正を行う。補正は補正対象図形を抽出し、テーブルIを参照して対応する補正値C1を得、テーブルIIを参照して対応する補正値C2を得、二つの補正値を加算(C1+C2)、若しくは重み付け加算(aC1+bC2、a、bは予め設定した定数)した値をもって補正を行ってもよい。もしくは、テーブルIIを参照して、エッチングに起因するプロセス変換差を補正した後、テーブルIを参照してリソグラフィに起因する変換差を補正しても良い。
【0099】
(第7の実施形態)
図10は、本発明の第7の実施形態に係わるマスクデータ作成装置を示すブロック図である。
【0100】
本実施形態による装置は大きく分けて制御部10、表示部21、入力部22、出力部23、パターンデータ格納部24、補正テーブル25等から構成されている。特に制御部10は、パターンデータ格納部24からパターンを抽出する被補正パターン抽出手段11、補正テーブル25を参照する補正テーブル参照手段12、補正テーブル追加手段13、テストマスク生成手段14、プロセスシミュレーションにより補正値を取得する補正値取得手段(I)15、設計データ補正処理手段56からなる。なお、制御部10の補正値取得手段(I)15とは別に、転写実験により補正値を取得する補正値取得手段(II)30を用いても良い。
【0101】
次に、本実施形態のマスクデータ作成装置の動作を説明する。まず、図中の実線矢印に示すようにして、補正テーブルを作成する。
【0102】
即ち、設計パターンデータを入力部22より入力し、パターンデータ格納部24に格納する。次いで、被補正パターン抽出手段11を用いて補正すべきエッジ、ライン、パターンのいずれかを抽出する。抽出パターンの一つを選択し、参照手段52により補正テーブル25を参照する。補正テーブル25にパターンが載っていなければ、テーブル追加手段13により新たに該パターンを補正テーブル25に追加する。抽出したパターンを全て補正テーブル25に載せた後、該テーブル25を基にテストマスク生成手段14によりテストマスクを生成する。このとき、テストパターン数を削減してもよい。
【0103】
テストパターンを補正値取得手段15によりシミュレーションし、又は補正値取得手段(II)30により実際に転写実験を行って、必要な補正値を取得する。得られた補正値は対応する補正テーブル25に格納する。
【0104】
次いで、図中の破線矢印に示すように、補正テーブル25に従って補正処理手段56により補正処理を行う。
【0105】
上記のように本装置を用いることによって、設計データから補正テーブルを作成し、補正処理を行うことができる。
【0106】
上記の実施形態においては、すべてのプロセスを通じた補正を行う場合について説明した。このように、全てのプロセスステップを通したモデリングを行う為に、一部のプロセスのみが変更された場合にもすべてのプロセスステップを通したモデリングをやり直す必要がある。以下の実施形態においては、このような点を改良したプロセス毎に補正を行う場合の実施形態を説明する。
【0107】
(第8の実施形態)
図11は第8の実施形態を説明するための半導体製造プロセスを示すフローチャートであり、図12は本発明の第8の実施形態に係るマスクデータ補正方法を示すフローチャートである。このフローチャートに従って、変換差と補正ルールの算出、および補正方法を説明する。
【0108】
通常の半導体製造プロセスでは、設計データ(D1)からマスクプロセスPmを経て、マスクを作成し(D2)、露光・現像(リソグラフィ)プロセスPlを経てレジスト像が作成され(D3)、最終的にエッチングプロセスPeを経てウェハ上パターンが作成される(D4)。
【0109】
上記の半導体製造プロセスにおいて、はじめに、マスクプロセスPmにおける変換差と補正ルールを得る。そのために、マスクデータに基づいてマスクを描画し、マスクプロセスPmを用いてマスクを作成する。ここで、テストパターンとしては、例えば図13のようにデューティサイクル(ピッチ)を種々に変えたライン・アンド・スペースを用いてもよい。図13ではマスクプロセス後の仕上がり寸法のパターン密度依存性も合わせて観測するために、パターンの周りのパターン密度をそれぞれ0%、50%、100%の三種類に変化させて用意した図を示す。
【0110】
次に、マスクプロセス後のマスク上のテストパターンの仕上がり寸法を測定し、マスクプロセスPmにおける変換差を読み取る。
【0111】
例えば、マスクプロセスPmにおいて、図14(a)の変換差のグラフが得られた場合には、密度0%、50%、100%の各グラフの線は平行ではなく、ピッチに依存する変換差と密度に依存する変換差は線形に足しあわせて求めることは出来ない。このためパターンピッチと密度の組合せに対応して補正値を算出して、図14(b)の補正ルールを得る。図14(b)中の表の中の値は補正値である。補正値の算出に関しては、変換差と同じ値で変換差の分を変換差と逆方向に補正するか、または変換差に適切な係数を乗じて補正値とする。
【0112】
また、マスクプロセスPmにおいて、図15(a)の変換差のグラフが得られた場合には、密度0%、50%、100%の各グラフの線は平行移動となっており、変換差はピッチに依存する変換差と密度に依存する変換差は線形に足しあわせて得られるため、補正ルールは図15(b)の様に密度に関するルールとピッチに関するルールを用意して補正時に加算して用いる。補正値の算出に関しては、図14(b)に記した方法と同じく、変換差そのものもしくは変換差に適切な係数を乗じたものを補正値とする。このようにしてマスクプロセスPmにおける変換差と補正値を得る。
【0113】
次に、リソグラフィプロセスPlにおける変換差と補正ルールを得る。Plにおける変換差を得るためには、(1)精度の良いリソグラフィシミュレーションを用いる、または
(2)変換差の生じないマスクプロセスを通じて作成したマスクを用いて露光をする、もしくは(3)プロセスP1後に得られた変換差からマスクプロセスPmにより生じた分の変換差を差し引いて得る、などの方法を用いる。それそれの方法について図16〜図18に示す。
【0114】
図16の方法については、リソグラフィシミュレーションに含まれる光学像シミュレーションとレジスト現像シミュレーションのうち、光学像シミュレーションにおいて、波長、開口数、照明形状等の光学条件を露光機で使用している条件に合わせ、またレジスト現象シミュレーションのパラメータを実験値と合わせることにより、精度の良いシミュレータを用いることにより、図16(a)に示すとおりP1における変換差を▲1▼、▲2▼、▲3▼のように二次元的に各位置で求めることが出来る。また、図16(b)に示すとおり、所望の寸法に仕上げるための補正値を、計算機上でシミュレーションを繰り返して求めることができる。
【0115】
図17の方法については、変換差のでないマスクプロセスを用いて露光・現像を行うことにより、リソグラフィプロセスPlに由来する分の変換差および補正値を得ることができる。変換差のでないマスクプロセスを求める方法としては、例えは図17(a)に示すようなL/S比を1:1、1:2・・・等、様々に変えたテストパターンを用意し、次にパターンのピッチは変えすにラインをある値だけ一律に太らせたパターンと細らせたパターンを用意する。この時、細らせる値または太らせる値は数段階用意してもよい。次にこれらのテストパターンについてマスクプロセスを通じてマスクを作成し、マスク上のパターンの寸法を測定して各L/S比毎に所望寸法通りに仕上がっている太らせ又は細らせ量のパターンを探す。そのパターンについてリソグラフィ後の寸法を測定し、リソグラフィプロセス分の変換差を得る。例えば図17(a)のパターンをマスクプロセスを通じてマスクに仕上げた時、所望寸法通りに仕上がっているパターンが、L/S比1:1のパターンでは25nm太め、1:2では標準、1:5では25nm細めのパターン(線で囲んだパターン)であるものとする。これらのパターンについてリソグラフィ後の変換差を測定することにより、リソグラフィプロセス分の変換差を得られる。寸法通りのマスクパターン部分についてリソグラフィ後の寸法を測定し、図17(b)の様なグラフが得られた場合、リソグラフィ後の寸法と所望線幅からの差がリソグラフィプロセス変換差となる。テストパターンは図13の様に、パターン周囲の密度を変化させて用意してもよい。その場合、密度も含めて補正値を用意することができ、補正ルールの例は図17(c)の様になる。
【0116】
図18の方法については、Pl後の変換差からPm後の変換差を差し引くことにより、Plのみにより生ずる変換差が得られる。
【0117】
次に、エッチングプロセスPeにおける変換差と補正ルールを得る。Peにおける変換差を得るためには、
(1)プロセスPe後に得られた変換差からリソグラフィプロセスP1後に得られる変換差を差し引いて得る、または
(2)設計データをマスクの変換差データに基づいて変形し、変形したマスクデータを精度の良いリソグラフィシミュレーションを用いてリソ後パターンを得、実際のプロセスで得たエッチングプロセス後の線幅と比較してプロセスPe分の変換差を得る、などの方法を用いる。それそれの方法について、図19〜図20を使って説明する。
【0118】
まず、(1)の方法については、図19に示すように、リソグラフィ後に測定した寸法とエッチング後に測定した寸法の差をエッチングプロセスにより生じた変換差とし、、本変換差もしくは変換差に適切な係数を乗じた値を補正値とする。
【0119】
次に、(2)の方法については、図20に示すように、設計データaに関して、図13に示す方法で求めたマスク変換差データ図15(b)に準じて実際のマスクプロセスで生じるべき変換差をCAD処理等で加え、マスク変換差変換マスクデータ(図20(b))を作成する。本マスクデータ(図20(b))に関してリソグラフィシミュレーションを行い、マスク変換差考慮マスクのリソグラフイ後の像(図20(c))を得る。本リソグラフィ像(図20(c))に関する計算機上で寸法測定を行い、寸法SEM等で得たエッチングプロセス後の寸法と比較して、エッチングプロセス分の寸法変換差を得る。この変換差もしくは変換差に適切な係数を乗じた値を補正値とする。
【0120】
(第9の実施形態)
図21は、補正を順を追って説明するための図である。図21を用いて補正方法を説明する。
【0121】
まず、設計データ(図21(a))に関して、エッチングプロセス分変換差を補正ルール(図21(e))を用いて補正をし、エッチングプロセス分補正データ(図21(b))を得る。次に(図21(b))に関してリソグラフィプロセス変換差分の補正を行う。補正は、補正計算(図21(f))もしくは補正ルール(図21(g))によって行い、エッチング・リソグラフィプロセス分補正データ(図21(c))を得る。そして最後にマスクプロセス変換差分補正ルールhを用いてマスクプロセス変換差分を補正し、全てのプロセス分を補正したデータ(図21(d))を得る。(図21(d))のデータよりマスクプロセス、リソグラフィプロセス、エッチングプロセスを通すことにより最終的に所望のパターンがウェハ上に得られる。
【0122】
(第10の実施形態)
上記の第8及び第9の実施形態は、異なるパターン変換差を有するような複数の装置を使用する際のマスクを設計する場合に非常に有効である。第10の実施形態では、具体的に、これらのマスクの設計について、第8及び第9の実施形態を適用した場合について説明する。
【0123】
本実施形態においては、半導体製造に関して、マスク、露光、現像、エッチングの各プロセスにおいて使用する装置が、図22に示すとおりとする。本実施形態においては、3台のマスク描画装置(A1〜A3)、2台のステッパ(B1、B2)、1台のデベロッパ(C1)、4台のエッチャ(D1〜D4)が、半導体の製造プロセスにおいて使用されているものとする。
【0124】
マスクを作成するに当たって、まず、例えば、各装置のパターン変換差に対する性質を検討する。各装置におけるパターン変換差の性質を検討した結果、図23に示すとおりマスク描画機は、a1、a2、ステッパはb1、b2、デベロッパはc1、エッチャはd1、d2にそれぞれ分類できることとする。
【0125】
これらの種類の装置を組み合わせて使う場合に、半導体製造に必要なマスクの種類は、最大で図24に示すように、マスク1〜8の8通りの組み合わせが最大の組み合わせ数となる。
【0126】
次に、上記のマスク1〜8を作成するために、第8及び第9の実施形態に基づいて、マスクデータを補正する。
【0127】
本第10の実施形態では、マスクデータの補正に先立って、マスク描画機a1/a2、ステッパb1/b2、デベロッパc1、エッチャd1/d2のそれぞれに対応するプロセス変換差補正ルールを算出しておく。ここでは、前記装置の種類に対応する補正ルールをそれぞれα1/α2、β1/β2、γ1、Δ1/Δ2とする。本実施形態では、デベロッパが1種類なので、ステッパとデベロッパのプロセスを1段階にまとめて補正値ルールを用意しても良い。
【0128】
図25を用いて、マスク1の作成をする場合の補正方法を説明する。
【0129】
初めに、設計データ(図25(a))をエッチャd1用エッチング変換差分補正ルールΔ1に従って補正する。次に、エッチング変換差分補正データ(図25(b))を、デベロッパc1、ステッパb1用リソグラフィ変換差分補正ルールγ1、β1に従って、補正する。最後に、エッチング・リソグラフィ変換差分補正データ(図25(c))を、描画機a1用マスクプロセス変換差分補正ルールα1に従って補正し、目的の補正済マスク1を得る(図25(d))。マスク2を作成する場合は、マスク1を作成する場合と同様に、エッチャd2用エッチング変換差分補正ルールΔ2、デベロッパc1、ステッパb1用リソグラフィ変換差分補正ルールγ1、β1、描画機a1用マスクプロセス変換差分補正ルールα1用の補正ルールを用いて同様の補正処理をすれば良い。
【0130】
上記のようにして、異なるパターン変換差を有する複数の装置を用いる場合にも、マスクのマスクデータを上記の実施形態を用いて作成することができる。
【0131】
(第11の実施形態)
第8及び第9の実施形態におけるマスクデータ補正方法のエッチングプロセス相当の変換差を補正する方法を以下に説明する。
【0132】
被補正パターンに関して、被補正パターン周辺のパターン密度に依存する補正ルールを適用するマスクデータ補正方法について、図26に示す。図26(a)に示す様に被測定パターン周辺のパターン密度を変えたテストパターンを用意し、エッチング前後の変換差を測定し、変換差を元に補正ルールを算出する。補正ルールの例を図26(b)に示す。補正に際しては、図26(c)に示すように、被補正パターン周辺(数μm〜数百μm)の密度を算出し、補正ルール図26(b)を参照してパターンを補正する。もしくは図26(d)に示すように、予めレイアウトをいくつかに分割して各分割領域中の密度5%、10%、20%、…の様に計算しておき、各領域中に含まれるパターンを、それそれの領域密度に応じて補正ルールを参照し補正する。
【0133】
被補正パターンと被補正パターンに隣接するパターンとの距離に依存する補正ルールを適用するマスクデータ補正方法について、図27に示す。図27(a)に示す様に被測定パターンと隣接パターンの距離を変えたテストパターンを用意し、エッチング前後の変換差を測定し、変換差を元に補正ルールを算出する。補正ルールの例を図27(b)に示す。補正に関しては、被補正パターンと最近接パターンとの距離を求め、補正ルール図27(b)を参照して補正値を求め、補正する。
【0134】
被補正パターンと被補正パターンに隣接するパターンとの距離および、被補正パターンの周辺のパターン密度に依存する補正ルールを適用するマスクデータ補正方法について、図28に示す。図28(a)に示す様に、被測定パターンと隣接パターンの距離を変えたテストパターンを用意し、更に該テストパターンの周辺のパターン密度を変えたテストパターンを用意し、エッチング前後の変換差を測定し、変換差を元に補正ルールを算出する。補正ルールの例を図28(b)に示す。
【0135】
被補正パターン近傍のレイアウトのリソグラフィプロセス後の像とエッチングをモデリングする関数f(x、y)との畳み込み積分を行って、この計算結果をもとに補正値を算出して補正に適用するマスクデータ補正方法について、図29を用いて説明する。図29(a)のテストパターンを用いて、被補正パターン周辺のパターンのマスクプロセスおよびリソグラフィプロセス後のレジスト像(図29(b))もしくはマスクプロセスシミュレーション及びリソグラフィシミュレーション像(図29(c))との畳込み積分が、エッチング後のウェハ上の像と一致するように関数f(x、y)を定義する。畳込み積分結果がウェハ上の像とよく合うまで最適化して得た関数f(x、y)を用いてエッチングシミュレーションを行うことができる。補正に関しては、被補正パターン周辺のレジスト像もしくはリソグラフィシミュレーション像を関数f(x、y)で畳み込み積分することを繰返して補正値を得る(図29(d))。
【0136】
被補正パターン近傍のレイアウトに関してエッチングシミュレータを用いてエッチング結果を予測し、この計算結果をもとに補正値を算出して補正に適用するマスクデータ補正方法としては、エッチングの精度の良いシミュレーションを行い、シミュレーションを繰返して補正値を得る。
【0137】
なお、上記のマスクプロセスに関する補正値の算出方法は、以上のエッチングプロセスに関する補正値の算出方法に準ずる。
【0138】
(第12の実施形態)
図30は、マスクデータ設計装置の構成を示すブロック図である。本装置は、例えば磁気ディスク等の記録媒体に記録されたプログラムを読込み、このプログラムによって動作か制御されるコンピュータによって実現される。
【0139】
本装置では、測定データ格納部73にウェハ上、レジスト上のパターン測定データおよびシミュレーション像の測定データを格納し、制御部80により測定データ参照手段81によって測定データを参照し、これに基づいて補正ルールを算出(補正ルール算出手段82)し、該ルールを補正テーブル75に格納する。補正処理に当っては、パターンデータ格納部74より制御部80にパターンデータを読込み、補正対象図形抽出手段83によって補正の対象となる図形を抽出する。次にエッチング、リソグラフイ、マスクプロセスの順に補正テーブルを参照(補正テーブル参照手段84)して補正値を取得し、該補正値に従って図形処理手段85によって補正図形処理を行う。処理の進行状況は表示部71に表示される。
【0140】
なお、上述した実施形態において記載した手法は、コンピュータに実行させることの出来るプログラムとして、たとえは磁気ディスク(フロッピーディスク、ハードティスク等)、光ディスク(CD−ROM、DVD等)、半導体メモリ等の記録媒体に書き込んで各種装置に適用したり、通信媒体により伝送して各種装置に適用することも可能である。本装置を実現するコンピュータは、記録媒体に記録されたプログラムを読込み、このフログラムによって動作が制御されることにより、上述した処理を実行する。
【0141】
本発明は、上記の発明の実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲で種々変形して実施できるのは勿論である。
【0142】
【発明の効果】
本発明によれば次のような効果が得られる。
【0143】
本発明によれば、自動的に設計パターンにおける光近接効果の及ぶ範囲のパターン全種類を取出してトレーニングパターンとし、全トレーニングパターンについてプロセスを通して変換差を求めることができ、これを補正テーブルとして設計パターンを補正することができるため、測定が必要な全パターンかつ最小限のパターンについて製造プロセスを通した変換差を求め、補正することができる。
【0144】
また、測定を行うパターンの数をさらに少なく抑えて必要な補正値を得ることができる。さらに、より容易な寸法測定方法である電気特性測定により測定した値を効率良く補正テーブルに取り入れ、補正に用いることができる。また、プロセスシミュレータを用いて求めた補正値と実験により求めた補正値を効率よく組合せ、補正を行うことができる。
【0145】
更に、本発明によれば、半導体製造プロセスの各段階に対応した補正を精度よく行うことが出来、さらに本発明の光近接効果補正マスクを用いて所望の形状や寸法に近い半導体の製造を行うことが出来る。このため、半導体の製造の歩留まりが向上し、生産コストを低減させることが可能となる。
【図面の簡単な説明】
【図1】 第1の実施形態を説明するための模式図。
【図2】 第1の実施形態説明するためのフローチャート。
【図3】 第2の実施形態を説明するための模式図。
【図4】 第2の実施形態を説明するためのフローチャート。
【図5】 第3の実施形態を説明するための模式図。
【図6】 第4の実施形態を説明するための模式図。
【図7】 第4の実施形態を説明するための模式図。
【図8】 第5の実施形態を説明するための模式図。
【図9】 第6の実施形態を説明するための模式図。
【図10】 第7の実施形態に係わる装置を示すブロック図。
【図11】 第8の実施形態に係る半導体プロセスフローを示す図。
【図12】 第8の実施形態に係るマスクデータ補正方法の処理フローを示す図。
【図13】 第8の実施形態に係るテストパターンを示す図。
【図14】 第8の実施形態に係るマスクプロセス変換差および補正ルールを示す図。
【図15】 第8の実施形態に係るマスクプロセス変換差および補正ルールを示す図。
【図16】 第8の実施形態に係るリソグラフィプロセス変換差および補正値算出の処理例を示す図。
【図17】 第8の実施形態に係るテストパターン、リソグラフィプロセス変換差及び補正ルールを示す図。
【図18】 第8の実施形態に係るリソグラフィプロセス変換差及び補正ルールを示す図。
【図19】 第8の実施形態に係るエッチングプロセス変換差及び補正ルールを示す図。
【図20】 第8の実施形態に係るエッチングプロセス変換差及び補正値処理例を示す図。
【図21】 第9の実施形態に係る補正の処理例を示す図。
【図22】 第10の実施形態に係る半導体製造プロセスにおいて使用する各装置の一覧を示す図。
【図23】 第10の実施形態に係る各装置のパターン変換差の種類を示す図。
【図24】 図23に基づく必要なマスクの一覧を示す図。
【図25】 第10の実施形態に係るマスク設計法を説明するための図。
【図26】 被補正パターン周辺のパターン密度に依存する補正ルールを適用するマスクデータ補正方法について説明するための図。
【図27】 被補正パターンと被補正パターンに隣接するパターンとの距離に依存する補正ルールを適用するマスクデータ補正方法について説明するための図。
【図28】 被補正パターンと被補正パターンに隣接するパターンとの距離および、被補正パターンの周辺のパターン密度に依存する補正ルールを適用するマスクデータ補正方法について説明するための図。
【図29】 被補正パターン近傍のレイアウトのリソグラフィプロセス後の放とエッチングをモデリングする関数f(x、y)との畳み込み積分を行って、この計算結果をもとに補正値を算出して補正に適用するマスクデータ補正方法について説明するための図。
【図30】 第12の実施形態に係るマスクデータ作成装置を示す図
【図31】 従来における光近接効果補正マスクパターン作成法を示すフローチャート。
【図32】 実験による変換差を求めるために用いられるテストパターンの例を示す図。
【図33】 SEMを用いてウェハ上のパターン寸法を測定する方法を示す図。
【図34】 電気特性測定パターンを用いてパターン寸法を測定する方法を示す図。
【符号の説明】
10…制御部
11…被補正パターン抽出手段
12…補正テーブル参照手段
13…補正テーブル追加手段
14…テストマスク生成手段
15…補正値取得手段I
21…表示部
22…入力部
23…出力部
24…パターンデータ格納部
25…補正テーブル
30…補正値取得手段II

Claims (8)

  1. 設計パターンから補正対象パターンの補正対象エッジを抽出する工程と、
    補正対象エッジから前記補正対象エッジに対してプロセス近接効果の及ぶ所定範囲Aを予め求め、該範囲A内のみのパターン配置を抽出する工程と、
    この配置をパターン配置の一種類としてカウントし、レイアウトに含まれる各補正対象エッジから取出した前記パターン配置の種類を全て抽出する工程と、
    前記各補正対象エッジとその各エッジに対応して抽出したパターン配置を含むテストマスクを用いた製造プロセスを通してウェハ上にパターンを形成する工程と、
    ウェハ上の各パターンと前記設計パターンの補正対象パターンとを比較してプロセス変換差を測定する工程と、
    測定されたプロセス変換差若しくは該プロセス変換差を元にして算出した値を、前記補正対象パターンの補正対象エッジを補正する補正値とする工程と、
    この補正値を用いて設計データの補正対象パターンを補正する工程と、
    を備えたことを特徴とするマスクデータ作成方法。
  2. 設計パターンから補正対象ラインを抽出する工程と、
    補正対象ラインの側辺に相当する両エッジから前記補正対象ラインに対してプロセス近接効果の及ぶ所定範囲Aを求め、該範囲A内のみのパターン配置を抽出する工程と、
    この配置をパターン配置の一種類としてカウントし、レイアウトに含まれる各補正対象ラインから取出した前記パターン配置の種類を全て抽出する工程と、
    前記各補正対象ラインとその各ラインに対応して抽出したパターン配置を含むテストマスクを用いた製造プロセスを通してウェハ上にパターンを形成する工程と、
    ウェハ上の各パターンと前記設計パターンの補正対象ラインとを比較してプロセス変換差を測定する工程と、
    測定されたプロセス変換差若しくは該プロセス変換差を元にして算出した値を、前記補正対象パターンの補正対象ラインを補正する補正値とする工程と、
    この補正値を用いて設計データの補正対象ラインを補正する工程と、
    を備えたことを特徴とするマスクデータ作成方法。
  3. 前記パターン配置は、前記補正対象パターンのエッジから垂直方向のプロセス近接効果の及ぶ所定範囲Aのパターンの一次元的配置であることを特徴とする請求項1又は2記載のマスクデータ作成方法。
  4. 前記パターン配置は、前記補正対象パターンのエッジから上下左右のプロセス近接効果の及ぶ所定範囲Aのパターンの二次元的配置であることを特徴とする請求項1又は2記載のマスクデータ作成方法。
  5. 請求項1又は請求項2記載のマスクデータ作成方法において、前記パターン配置の種類を抽出する工程は、前記補正対象エッジから前記補正対象パターンに対してプロセス近接効果の及ぶ所定範囲Aのパターン配置を抽出し、さらに各補正対象エッジから前記補正対象パターンの形状及び寸法に対してパターン密度による効果の及ぶ所定範囲Bのパターン密度を算出し、この配置と密度の組合せをパターン配置として抽出することを特徴とするマスクデータ作成方法。
  6. 請求項1又は請求項2記載のマスクデータ作成方法において、前記パターン配置の種類を抽出する工程は、前記補正対象エッジから前記補正対象パターンに対してプロセス近接効果の及ぶ所定範囲Aのパターン配置を抽出し、範囲A内に前記補正対象パターンと異なる他のパターンのエッジが存在しない場合、前記補正対象パターンの形状及び寸法に対する近接パターンの有無の効果の及ぶ所定範囲Cにおける近接パターンエッジとの距離を取出し、この距離をパターン配置として抽出すことを特徴とするマスクデータ作成方法。
  7. 請求項1から請求項6のいずれかに記載のマスクデータ作成方法において、前記抽出したパターン配置の種類が所定数以上の場合に、類似のパターン配置の種類の複数個を一つにまとめ、該複数個のうちの一つを代表パターン配置とするか、若しくは改めて該複数個を代表する代表パターン配置を生成することを特徴とするマスクデータ作成方法。
  8. 請求項6記載のマスクデータ作成方法において、抽出したパターン種類群をそれぞれプロセスシミュレータにかけ、パターンの所望位置からのずれ量が同じでしかも補正対象エッジからある範囲内の領域中の配置が等しい、若しくはある範囲内の領域中のパターン密度が等しいパターン配置群を一つにまとめ、該パターン配置群中のパターンを代表させる一パターン配置をもって該パターン配置群内パターン配置を代表させることを特徴とするマスクデータ作成方法。
JP04836898A 1997-07-31 1998-02-27 マスクデータ作成方法及びマスクデータ作成装置 Expired - Lifetime JP4131880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04836898A JP4131880B2 (ja) 1997-07-31 1998-02-27 マスクデータ作成方法及びマスクデータ作成装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20671997 1997-07-31
JP9-206719 1997-07-31
JP04836898A JP4131880B2 (ja) 1997-07-31 1998-02-27 マスクデータ作成方法及びマスクデータ作成装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007333282A Division JP4343245B2 (ja) 1997-07-31 2007-12-25 パターンデータ生成方法、パターンデータ生成装置、及びパターンデータ生成プログラムを格納した記録媒体

Publications (2)

Publication Number Publication Date
JPH11102062A JPH11102062A (ja) 1999-04-13
JP4131880B2 true JP4131880B2 (ja) 2008-08-13

Family

ID=26388615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04836898A Expired - Lifetime JP4131880B2 (ja) 1997-07-31 1998-02-27 マスクデータ作成方法及びマスクデータ作成装置

Country Status (1)

Country Link
JP (1) JP4131880B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8196071B2 (en) 2009-01-16 2012-06-05 Kabushiki Kaisha Toshiba Creating mask data of integrated circuit patterns using calculated etching conversion difference
KR20170002506A (ko) * 2014-06-03 2017-01-06 아셀타 나노그라픽 차이 절차에 의해 ic 제조 공정의 파라미터를 결정하기 위한 방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373071B1 (en) * 1999-06-30 2002-04-16 Applied Materials, Inc. Real-time prediction of proximity resist heating and correction of raster scan electron beam lithography
JP3805936B2 (ja) 1999-12-28 2006-08-09 株式会社東芝 マスクパターン補正方法及びマスクパターン作成システム
US7120285B1 (en) * 2000-02-29 2006-10-10 Advanced Micro Devices, Inc. Method for evaluation of reticle image using aerial image simulator
JP4580529B2 (ja) * 2000-09-26 2010-11-17 大日本印刷株式会社 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法
JP4748343B2 (ja) * 2001-04-26 2011-08-17 大日本印刷株式会社 ウエーハ転写検証方法
JP2002328460A (ja) * 2001-04-27 2002-11-15 Toshiba Corp パターン形成方法、露光用マスクの形成方法及び露光用マスク
JP4691840B2 (ja) * 2001-07-05 2011-06-01 ソニー株式会社 マスクパターン生成方法およびフォトマスク
SE0104131D0 (sv) * 2001-12-10 2001-12-10 Micronic Laser Systems Ab Improved method and apparatus for image formation
JP4051240B2 (ja) 2002-07-31 2008-02-20 富士通株式会社 試験用フォトマスク、フレア評価方法、及びフレア補正方法
JP2004126486A (ja) 2002-07-31 2004-04-22 Fujitsu Ltd パターン寸法補正装置及びパターン寸法補正方法
JP3875158B2 (ja) 2002-08-09 2007-01-31 株式会社東芝 露光装置判定システム、露光装置判定方法、露光装置判定プログラム及び半導体装置の製造方法
SG137657A1 (en) 2002-11-12 2007-12-28 Asml Masktools Bv Method and apparatus for performing model-based layout conversion for use with dipole illumination
US7093228B2 (en) * 2002-12-20 2006-08-15 Lsi Logic Corporation Method and system for classifying an integrated circuit for optical proximity correction
JP4543614B2 (ja) * 2003-03-18 2010-09-15 凸版印刷株式会社 フォトマスクの製造方法および半導体集積回路の製造方法
JP2004363390A (ja) 2003-06-05 2004-12-24 Toshiba Corp フォトマスクの補正方法、及び半導体装置の製造方法
JP2005099765A (ja) 2003-08-28 2005-04-14 Toshiba Corp プロセス近接効果の予測モデルの作成方法、工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
US7560197B2 (en) 2004-02-23 2009-07-14 Kabushiki Kaisha Toshiba Mask pattern data producing method, patterning method, reticle correcting method, reticle manufacturing method, and semiconductor apparatus manufacturing method
JP4476684B2 (ja) 2004-04-28 2010-06-09 株式会社東芝 パターン補正方法、パターン補正システム、パターン補正プログラム、マスクの作成方法、および半導体装置の製造方法
JP2006171113A (ja) 2004-12-13 2006-06-29 Toshiba Corp マスクデータ作成装置、マスクデータ作成方法、露光マスク、半導体装置の製造方法及びマスクデータ作成プログラム
KR100653990B1 (ko) * 2004-12-29 2006-12-05 주식회사 하이닉스반도체 포토마스크 데이터베이스 패턴의 불량 검사 방법
JP2006189724A (ja) * 2005-01-07 2006-07-20 Toshiba Corp パターン抽出システム、測定ポイント抽出方法、パターン抽出方法及びパターン抽出プログラム
JP4759279B2 (ja) * 2005-01-31 2011-08-31 ルネサスエレクトロニクス株式会社 配線パターン形成方法
JP4592438B2 (ja) * 2005-02-08 2010-12-01 株式会社東芝 半導体集積回路のレイアウト方法、製造方法及びレイアウトプログラム
JP2006235327A (ja) * 2005-02-25 2006-09-07 Toshiba Corp マスクパターンデータ・マスク検査データ作成方法、及びフォトマスクの製造・検査方法
JP4713188B2 (ja) * 2005-03-16 2011-06-29 パナソニック株式会社 マスクデータ生成方法
JP5050365B2 (ja) * 2006-02-23 2012-10-17 富士通セミコンダクター株式会社 フォトマスクの製造方法
US7596420B2 (en) * 2006-06-19 2009-09-29 Asml Netherlands B.V. Device manufacturing method and computer program product
JP5034410B2 (ja) * 2006-09-25 2012-09-26 凸版印刷株式会社 現像ローディング測定方法および現像ローディング測定基板
JP4511582B2 (ja) * 2007-11-07 2010-07-28 シャープ株式会社 マスクパターンの補正方法、フォトマスク、および半導体装置の製造方法
JP2009180824A (ja) * 2008-01-29 2009-08-13 Toshiba Corp フォトマスクの評価方法及び半導体装置の製造方法
JP5224853B2 (ja) 2008-02-29 2013-07-03 株式会社東芝 パターン予測方法、パターン補正方法、半導体装置の製造方法、及びプログラム
JP5138496B2 (ja) * 2008-08-05 2013-02-06 ラピスセミコンダクタ株式会社 フォトマスク、及びフォトレジストパターンの形成方法
JP6466797B2 (ja) * 2015-07-24 2019-02-06 株式会社Screenホールディングス データ補正装置、描画装置、検査装置、データ補正方法、描画方法、検査方法およびプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8196071B2 (en) 2009-01-16 2012-06-05 Kabushiki Kaisha Toshiba Creating mask data of integrated circuit patterns using calculated etching conversion difference
KR20170002506A (ko) * 2014-06-03 2017-01-06 아셀타 나노그라픽 차이 절차에 의해 ic 제조 공정의 파라미터를 결정하기 위한 방법
KR101960070B1 (ko) 2014-06-03 2019-03-19 아셀타 나노그라픽 차이 절차에 의해 ic 제조 공정의 파라미터를 결정하기 위한 방법

Also Published As

Publication number Publication date
JPH11102062A (ja) 1999-04-13

Similar Documents

Publication Publication Date Title
JP4131880B2 (ja) マスクデータ作成方法及びマスクデータ作成装置
US8281264B2 (en) Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction
JP3409493B2 (ja) マスクパターンの補正方法および補正装置
JP3331822B2 (ja) マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置
US5682323A (en) System and method for performing optical proximity correction on macrocell libraries
US7568180B2 (en) Generalization of the photo process window and its application to OPC test pattern design
US6954911B2 (en) Method and system for simulating resist and etch edges
JP2000003028A (ja) マスクパタ―ン補正システムとその補正方法
US20080046846A1 (en) System and method of maximizing integrated circuit manufacturing yield with fabrication process simulation driven layout optimization
US7716628B2 (en) System, method and program for generating mask data, exposure mask and semiconductor device in consideration of optical proximity effects
JP2008033277A (ja) 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
US20060282814A1 (en) Method for verifying and choosing lithography model
US7426712B2 (en) Lithography simulation method and recording medium
US8793638B2 (en) Method of optimizing design for manufacturing (DFM)
US20060190875A1 (en) Pattern extracting system, method for extracting measuring points, method for extracting patterns, and computer program product for extracting patterns
CN110262191A (zh) 一种计算光刻建模方法及装置
KR20010024116A (ko) 데이터 계층 레이아웃 교정 및 검증 방법과, 그 장치들
JP4138318B2 (ja) リソグラフィプロセスマージン評価装置、リソグラフィプロセスマージン評価方法およびリソグラフィプロセスマージン評価プログラム
JP5395340B2 (ja) プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法
JP3508306B2 (ja) マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置
JP4343245B2 (ja) パターンデータ生成方法、パターンデータ生成装置、及びパターンデータ生成プログラムを格納した記録媒体
CN116449657A (zh) 用于版图标记的方法、设备和介质
JP3543430B2 (ja) マスクパターンの補正方法および補正装置
JPH10239826A (ja) フォトマスクパターン設計装置およびフォトマスクパターン設計方法
JP4313856B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080428

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080529

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 5

EXPY Cancellation because of completion of term