JP5050365B2 - フォトマスクの製造方法 - Google Patents

フォトマスクの製造方法 Download PDF

Info

Publication number
JP5050365B2
JP5050365B2 JP2006047254A JP2006047254A JP5050365B2 JP 5050365 B2 JP5050365 B2 JP 5050365B2 JP 2006047254 A JP2006047254 A JP 2006047254A JP 2006047254 A JP2006047254 A JP 2006047254A JP 5050365 B2 JP5050365 B2 JP 5050365B2
Authority
JP
Japan
Prior art keywords
value
pattern
dimension
auxiliary pattern
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006047254A
Other languages
English (en)
Other versions
JP2007225924A (ja
Inventor
広貴 二谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006047254A priority Critical patent/JP5050365B2/ja
Priority to US11/507,523 priority patent/US7519943B2/en
Publication of JP2007225924A publication Critical patent/JP2007225924A/ja
Application granted granted Critical
Publication of JP5050365B2 publication Critical patent/JP5050365B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本発明は、シミュレーション方法及び半導体装置の製造方法に係り、特に、シミュレーションの精度を向上し得るシミュレーション方法及びそのシミュレーション方法を用いた半導体装置の製造方法に関する。
ＬＳＩの高集積化が進み、ＬＳＩに形成される半導体素子のサイズが微小化するに伴い、フォトリソグラフィ工程におけるパターンの転写の精度が問題となりつつある。
例えば、設計段階ではコーナー部を直角に設定したにもかかわらず、ウェハ上のフォトレジスト膜上に転写された段階においては、コーナー部に丸みを帯びてしまうといった現象が生じる。また、微細な配線の幅が、設計値より太くなってしまったり、設計より細くなってしまったりといった現象が生じる。このような現象は、光近接効果（Optical Proximity Effect）と称される。
パターンの微細化が進行するに伴い、光近接効果の影響は深刻となり、エッチング後におけるパターンの寸法が許容寸法を満たさない場合も生じ得る。
そこで、かかる光近接効果の影響を低減する技術、即ち、光近接効果補正（ＯＰＣ：Optical Proximity effect Correction）技術が注目されている。光近接効果補正とは、上記のような寸法変動が打ち消されるように、フォトリソグラフィ工程において用いられるフォトマスクを予め補正する技術である。
ところで、近時では、実際に設計されたフォトマスクをウェハ（フォトレジスト膜）上に転写した際に、どのようなパターンがウェハ上に形成されるかをシミュレーションにより求める技術が提案されている。
シミュレーションを正確に行うことができれば、設計効率の向上に資することが可能となる。
特開２００４−１６３４７２号公報
しかしながら、提案されているシミュレーション技術では、必ずしも十分に高精度なシミュレーションを行うことができず、実際に設計されたフォトマスクをウェハ（フォトレジスト膜）に転写した際に得られるパターンの実測値とシミュレーションにより求められる計算値との間にはある程度の誤差（フィッティング誤差）が生じていた。
本発明の目的は、高精度なシミュレーションを実現し得るシミュレーション方法、及び、そのシミュレーション方法を用いた半導体装置の製造方法を提供することにある。
本発明の一観点によれば、主パターンと補助パターンとが形成されたフォトマスクを用いて露光した際にフォトレジスト膜上に転写されるパターンをシミュレートするシミュレーション方法であって、前記補助パターンの設計寸法を示す第１データにバイアス値が加えられた第２データを前記補助パターンの寸法のデータとして用いてシミュレーションを行うシミュレーション方法を、光近接効果補正の際に用い、前記光近接効果補正が行われたデータに基づいてフォトマスクを製造するフォトマスクの製造方法であって、前記補助パターンは、前記主パターンとは分離したパターンであり、前記フォトマスクを製造する際には前記バイアス値を加えない前記第１データを用いることを特徴とするフォトマスクの製造方法が提供される。
本発明の他の観点によれば、第１の開口部と、位相シフタが設けられた第２の開口部とが交互に配されたレベンソン型位相シフトマスクを用いて露光した際にフォトレジスト膜に転写されるパターンをシミュレートするシミュレーション方法であって、前記第１の開口部の設計寸法のデータに第１のバイアス値が加えられたデータを前記第１の開口部の寸法のデータとして用い、前記第２の開口部の設計寸法のデータに第２のバイアス値が加えられたデータを前記第２の開口部の寸法のデータとして用いて、前記フォトレジスト膜上に転写されるパターンをシミュレートするシミュレーション方法を、光近接効果補正の際に用い、前記光近接効果補正が行われたデータに基づいてレベンソン型位相シフトマスクを製造するフォトマスクの製造方法であって、前記レベンソン型位相シフトマスクを製造する際に用いられるデータには前記第１のバイアス値及び前記第２のバイアス値を加えないことを特徴とするフォトマスクの製造方法が提供される。
本発明によれば、補助パターンの設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行うため、高い精度でシミュレーションを行うことができ、フィッティング誤差を極めて小さくすることが可能となる。
また、本発明によれば、光近接効果補正を行う際に、上記のシミュレーション方法を用いるため、微細な配線パターン等を所望の精度で効率よく形成することが可能となる。従って、本発明によれば、微細で高性能な半導体装置を高い歩留りで製造することができる。
［本発明の原理］
図１は、配線間隔とフィッティング誤差との関係を示すグラフである。図１における横軸は主パターンと主パターンとの間隔、即ち、実際に配線として用いられるパターン同士の間隔を示している。なお、図１における横軸の値は、ウェハ（フォトレジスト膜）上での値である。図１における縦軸は、ウェハ（フォトレジスト膜）上に転写されたパターンの実測値から計算値（シミュレーションにより求められた値）を減算した値（フィッティング誤差）を示している。図１に示す測定を行う際には、配線のパターンの幅は、ウェハ（フォトレジスト膜）上において例えば８０ｎｍ程度とした。
図１から分かるように、ウェハ上における配線間隔が３５０ｎｍより大きくなると、フィッティング誤差は著しく大きくなる傾向にある。また、図１から分かるように、配線間隔が４５０ｎｍより大きくなると、フィッティング誤差は更に大きくなる傾向にある。
図２は、フォトマスクに形成されたパターンを示す平面図である。図２（ａ）は、配線間隔が約３５０ｎｍ〜４５０ｎｍの範囲の場合におけるパターンの配置を示す平面図である。図２（ａ）に示すように、主パターン１０の間には補助パターン（アシストバー、スキャッタリングバー）１２が一本ずつ配されている。図２（ｂ）は、配線間隔が４５０ｎｍより大きい場合におけるパターンの配置を示す平面図である。図２（ｂ）に示すように、主パターン１０の間には、補助パターン１２が二本ずつ配されている。
これらのことから、主パターン１０の間に補助パターン１２を形成した場合には、フィッティング誤差が大きくなり、しかも、主パターン１０の間に補助パターン１２を複数ずつ形成した場合には、フィッティング誤差はより大きくなることが分かる。
フィッティング誤差が生じる要因としては、以下の２つの要因が考えられる。
第１の要因としては、実際のフォトマスクに形成されている補助パターンの寸法とシミュレーション装置が認識している補助パターンの寸法のデータとの間に誤差がある場合である。即ち、主パターンはウェハ上に転写することが必要であるため、比較的太い幅で形成され、補助パターンはウェハ上に転写されないようにする必要があるため、比較的狭い幅で形成される。露光光源として比較的波長の短いＡｒＦエキシマレーザ等を用いる場合には、ＡｒＦエキシマレーザの波長は１９３ｎｍ程度であるのに対し、補助パターン１２の幅は例えばフォトマスク上において１６０ｎｍ程度である。補助パターンはフォトレジスト膜上に転写させることを目的とするものではないため、補助パターンの幅は露光光源の波長と同程度か露光光源の波長よりも短い。このため、設計値通りの良好な補助パターンをフォトマスク上に形成することは困難である。このように、実際のフォトマスク上に形成されている補助パターンの寸法とシミュレーション装置が認識している補助パターンの寸法のデータとが異なっている場合には、フィッティング誤差が生じる要因となる。
第２の要因は、フォトマスクの表面において生じる電磁気的な現象によるものと考えられる。
図３は、フォトマスクの表面において生じる電磁気的な現象を示す概念図である。図３は、フォトマスクに露光光を照射した際における電場の強度分布を示す概念図である。図３の紙面上側から例えば波長１９３ｎｍのＡｒＦエキシマレーザを照射した場合、フォトマスク８における電場の強度分布は図３に示すようになる。なお、図３に示す電場の強度分布をシミュレーションで求める際には、基板２の屈折率を１．５、遮光部（補助パターン）１２の屈折率を４．３４＋０．５９ｉ、空気の屈折率を１とした。また、遮光部１２の幅ａは２００ｎｍとした。
図３から分かるように、遮光部１２が存在している領域においては光が遮られ、遮光部１２が存在していない領域においては光が十分に透過することが理想的である。
しかしながら、図３に示すように、遮光部１２の近傍の領域においても、電場の強度が比較的小さく、光が十分に透過しない領域ｂが存在している。かかる領域ｂの幅は、フォトマスク８上において、遮光部１２の両側に２０ｎｍ程度の範囲で生じると考えられる。４：１の縮小露光の場合には、かかる領域ｂの幅は、ウェハ上においては、パターンの両側に５ｎｍ程度の範囲で存在することとなる。このように光の透過がある程度遮られる領域ｂが生じるのは、フォトマスク８の表面において生じる電磁気的な現象によるものと考えられる。このような電磁気的な現象も、フィッティング誤差が生じる要因となる。
このような現象を考慮することなくシミュレーションを行った場合には、ある程度のフィッティング誤差が生じてしまう。
本願発明者は、鋭意検討した結果、補助パターンの設計寸法のデータに対してバイアス値を加えたデータを補助パターンのデータとして用いてシミュレーションを行うことにより、フィッティング誤差を小さくし得ることに想到した。なお、あくまでも補助パターンの設計寸法のデータにバイアス値を加えるのは、シミュレーションを行う際のみのことであり、実際のフォトマスクのパターンは設計値に基づいて形成される。
［第１実施形態］
本発明の第１実施形態によるシミュレーション方法を図４及び図５を用いて説明する。図４は、フォトマスクに形成されたパターンを示す平面図である。
図４に示すように、主パターンの間には、補助パターンが一本ずつ配されている。補助パターンの寸法の設計値Ｗは、ウェハ上において例えば４０ｎｍである。１：４の縮小露光用を行う場合には、補助パターンの寸法の設計値Ｗは、フォトマスク上において例えば１６０ｎｍとなる。
ところが、補助パターンのデータとして設計値通りのデータを用いてシミュレーションを行った場合には、上述したように、フィッティング誤差の十分に小さいシミュレーションは困難である。
そこで、本実施形態では、ウェハ（フォトレジスト膜）上に転写されるパターンをシミュレートする際には、補助パターン１２の寸法の設計値Ｗにバイアス値を加算した値Ｗ′を、シミュレーションを行う際における補助パターンの寸法のデータとして用いる。
かかるバイアス値は、例えばシミュレーションにより求めることが可能である。
補助パターンの寸法の設計値をＷ、シミュレーションの際に用いられる補助パターンの寸法のデータをＷ′、パターンの片側におけるバイアス値をＢとすると、
Ｗ′＝ Ｗ ＋ ２×Ｂ …（１）
で表される。補助パターンの寸法の設計値Ｗの値を例えば４０ｎｍとし、バイアス値Ｂの値を例えば３ｎｍとすると、シミュレーションの際に用いられる補助パターンの寸法のデータＷ′の値は例えば４６ｎｍとなる。
なお、ここでは、片側のバイアス値Ｂを２倍した値を、補助パターンの寸法の設計値Ｗに加算する場合を例に説明したが、予め用意するバイアス値のデータを、片側のバイアス値のデータにしなくてもよい。片側のバイアス値Ｂを予め２倍しておいたものを、バイアス値として用いてもよい。
上述したように、バイアス値Ｂの値は、例えばシミュレーション等により予め求められる。バイアス値Ｂのデータは、シミュレーション装置等のハードディスク装置（記憶装置）等の内部に記憶される。
シミュレーションを行う際には、補助パターン１２の設計値のデータＷにバイアス値Ｂを適宜加えたデータＷ′を補助パターン１２のデータとして用いて、シミュレーションを行う。
図５は、配線間隔とフィッティング誤差との関係を示すグラフである。横軸は、配線間隔、即ち、主パターンと主パターンとの間の間隔を示している。縦軸は、フィッティング誤差、即ち、実測値から計算値（シミュレーション結果）を減算した値を示している。図５における●印は、比較例、即ち、補助パターン１２の設計値通りの寸法のデータを用いてシミュレーションを行った場合を示している。一方、図５における■印は、本実施形態の場合、即ち、補助パターン１２の設計寸法のデータにバイアス値を加えたデータを補助パターン１２のデータとして用いてシミュレーションを行った場合を示している。
図５から分かるように、●印の場合、即ち、単に設計値通りの補助パターンの寸法のデータを用いてシミュレーションを行った場合には、フィッティング誤差がかなり大きくなってしまっている。
これに対し、本実施形態の場合、即ち、補助パターンの設計寸法のデータにバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行った場合には、フィッティング誤差がかなり小さくなっている。
このように、本実施形態によれば、補助パターンの設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行うため、高い精度でシミュレーションを行うことが可能となり、フィッティング誤差を極めて小さくすることが可能となる。
［第２実施形態］
本発明の第２実施形態によるシミュレーション方法を図６乃至図８を用いて説明する。図６は、本実施形態によるデータテーブルの形成方法を示すフローチャートである。図７は、フォトマスクに形成されたパターンを示す平面図である。図８は、バイアス値のデータテーブルを示す図である。図１乃至図５に示す第１実施形態によるシミュレーション方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態によるシミュレーション方法は、シミュレーション用のデータを形成するためのバイアス値が、補助パターン１２の寸法に応じて設定されていることに主な特徴がある。
補助パターン１２の寸法が一律ではなく様々に設定されている場合には、補助パターン１２の設計値と実際に形成される補助パターン１２の寸法との間の誤差は、補助パターン１２の寸法に応じて様々な値となる。また、このような場合には、フォトマスクの表面において生じる電磁気的な現象の規模も様々となる。従って、このような場合には、補助パターン１２の寸法に応じて異なるバイアス値を設定する。
まず、補助パターン１２の寸法に応じたバイアス値のデータテーブルは、例えば以下のようにしてシミュレーション等により求める。
図６に示すように、まず、設計データを作成する（ステップＳ１）。
次に、設計データに基づいて補助パターンを発生させ、ＧＤＳIIフォーマットの設計データファイルを形成する（ステップＳ２）。
次に、ＧＤＳIIフォーマットのファイルのデータ（設計データ）に基づいてマスクを作成する（図７参照）。
次に、実際に形成されたマスクにおける補助パターンの寸法とＧＤＳIIデータにおける補助パターンの寸法とを比較することにより、補助パターンの製造誤差を求める（ステップＳ３）。
そして、補助パターンの製造誤差に関する第１のデータテーブルを作成する（ステップＳ４）。補助パターンの製造誤差に関する第１のデータテーブルは、例えば補助パターンの寸法に応じてそれぞれ求められる。
次に、実際に形成されたマスクを用いて露光を行うことによりフォトレジスト膜にパターンを転写する（ステップＳ５）。
次に、実際に形成されたマスクを用いて露光することにより転写されるパターンの寸法と、設計データに基づくシミュレーションにより得られるパターンの寸法とを比較することにより、フォトマスクの表面において生じる電磁気的現象に起因して生ずるパターンの寸法の誤差を求める（ステップＳ６）。かかるパターンの寸法の誤差に関する第２のデータテーブルは、例えば補助パターンの寸法に応じてそれぞれ求められる。
次に、上記のようにして求められた補助パターンの製造誤差に関する第１のデータテーブルの値と、電磁気的現象に起因して生ずるパターンの寸法の誤差に関する第２のデータテーブルの値とを考慮し、補助パターンのバイアス値についての最終的なデータテーブルを作成する（ステップＳ７）。
上記のようにして、補助パターン１２の寸法の設計値に応じたバイアス値がシミュレーションにより求められる。こうして求められたバイアス値のデータは、シミュレーション装置に設けられた例えばハードディスク装置内にデータテーブルとして記憶される。
上記のようなシミュレーションは、様々なパラメータを細かく変化させながら行ってもよいし、ある程度の範囲でパラメータを比較的粗く変化させながら行ってもよい。
こうして、補助パターン１２の寸法の設計値に応じたバイアス値がシミュレーションにより求められる。
図８は、バイアス値のデータテーブルを示す図である。
図８に示すように、例えば、補助パターン１２の寸法の設計値Ｗ１が４０ｎｍの際には、バイアス値Ｂ１は例えば３ｎｍとなる。また、補助パターン１２の寸法の設計値Ｗ２が例えば５０ｎｍの際には、バイアス値Ｂ２は例えば２ｎｍとなる。また、補助パターン１２の寸法の設計値Ｗ３が例えば６０ｎｍの際には、バイアス値Ｂ３は例えば１ｎｍとなる。また、補助パターン１２の寸法の設計値Ｗ４が例えば７０ｎｍの際には、バイアス値Ｂ４は例えば０ｎｍとなる。
図８に示すように、補助パターン１２の設計寸法（幅）が小さくなるに伴って、バイアス値は大きくなっている。
次に、補助パターン１２の設計寸法にバイアス値が加えられたデータを補助パターン１２の寸法のデータとして用いてシミュレーションを行う。即ち、実際に形成されたフォトマスクを用いてウェハ（フォトレジスト膜）上に転写した際に、どのようなパターンがウェハ上に形成されるのかをシミュレーションにより求める。
補助パターン１２の寸法の設計値がＷ１の場合には、補助パターン１２の寸法の設計値Ｗ１にバイアス値Ｂ１を加算した値Ｗ１′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ１′は、
Ｗ１′ ＝ Ｗ１ ＋ ２×Ｂ１ …（２）
で表される。図８に示すように、補助パターン１２の設計寸法Ｗ１の値が例えば４０ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ１の値は例えば３ｎｍであるため、Ｗ１′の値は例えば４６ｎｍとなる。
補助パターン１２の寸法の設計値がＷ２の場合には、補助パターン１２の寸法の設計値Ｗ２にバイアス値Ｂ２を加算した値Ｗ２′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ２′は、
Ｗ２′ ＝ Ｗ２ ＋ ２×Ｂ２ …（３）
で表される。図８に示すように、補助パターン１２の設計寸法Ｗ２の値が例えば５０ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ２の値を例えば２ｎｍであるため、Ｗ２′の値は例えば５４ｎｍとなる。
補助パターン１２の寸法の設計値がＷ３の場合には、補助パターン１２の寸法の設計値Ｗ３にバイアス値Ｂ３を加算した値Ｗ３′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ３′は、
Ｗ３′ ＝ Ｗ３ ＋ ２×Ｂ３ …（４）
で表される。図８に示すように、補助パターン１２の設計寸法Ｗ３の値が例えば６０ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ３の値は例えば１ｎｍであるため、Ｗ３′の値は例えば６２ｎｍとなる。
補助パターン１２の寸法の設計値がＷ４の場合には、補助パターン１２の寸法の設計値Ｗ４にバイアス値Ｂ４を加算した値Ｗ４′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ４′は、
Ｗ４′ ＝ Ｗ４ ＋ ２×Ｂ４ …（５）
で表される。図８に示すように、補助パターン１２の設計寸法Ｗ４の値が例えば７０ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ４の値は例えば０ｎｍであるため、Ｗ４′の値は例えば７０ｎｍとなる。
こうして、補助パターン１２の設計寸法のデータにバイアス値を加えたデータを補助パターン１２のデータとして用いてシミュレーションが行われ、ウェハ（フォトレジスト膜）上に転写されるパターンが求められる。
本実施形態によれば、補助パターン１２の設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行うため、高い精度でシミュレーションを行うことが可能となり、フィッティング誤差を極めて小さくすることが可能となる。
［第３実施形態］
本発明の第３実施形態によるシミュレーション方法を図９及び図１０を用いて説明する。図９は、フォトマスクに形成されたパターンを示す平面図である。図１０は、バイアス値のデータテーブルを示す図である。図１乃至図７に示す第１又は第２実施形態によるシミュレーション方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態によるシミュレーション方法は、シミュレーションのデータを形成するためのバイアス値が、補助パターン１２の寸法に応じて形成されているのみならず、補助パターン１２と主パターン１０との間隔にも応じて形成されていることに主な特徴がある。
補助パターン１２の寸法が一律ではなく様々である場合には、補助パターン１２の設計値と実際に形成される補助パターン１２の寸法との間の誤差は、補助パターン１２の寸法によって様々な値となる。また、補助パターン１２や主パターン１０の寸法が一律ではなく、様々である場合には、フォトマスク８の表面において生ずる電磁気的な現象の規模も様々となる。また、補助パターン１２と主パターン１０との間隔が一律ではなく様々である場合にも、フィッティング誤差が大きくなる要因となる。このような場合には、補助パターン１２の寸法に応じてバイアス値を異ならせるのみならず、補助パターン１２主パターン１０との間隔にも応じてバイアス値を異ならせる。
まず、補助パターン１２の寸法に応じたバイアス値を、以下のようにして例えばシミュレーションにより求める。かかるシミュレーションは、上述した第２実施形態におけるシミュレーションとほぼ同様にて行うことが可能である。
例えば、補助パターン１２の寸法の設計値がＷ１、補助パターン１２と主パターン１０との間隔がＤ１の際におけるバイアスＢ１１を、例えばシミュレーションにより求める。図１０は、バイアス値のデータテーブルを示す図である。図１０に示すように、補助パターン１２の寸法の設計値Ｗ１が例えば４０ｎｍ、補助パターン１２と主パターン１０との間隔が７０ｎｍの際におけるバイアス値Ｂ１１は、例えば３ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ２、補助パターン１２と主パターン１０との間隔がＤ１の際におけるバイアスＢ２１を、例えばシミュレーションにより求める。図１０に示すように、補助パターン１２の寸法の設計値Ｗ２が例えば５０ｎｍ、補助パターン１２と主パターン１０との間隔が７０ｎｍの際におけるバイアス値Ｂ２１は、例えば２ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ３、補助パターン１２と主パターン１０との間隔がＤ１の際におけるバイアスＢ３１を、例えばシミュレーションにより求める。図１０に示すように、補助パターン１２の寸法の設計値Ｗ３が例えば６０ｎｍ、補助パターン１２と主パターン１０との間隔が７０ｎｍの際におけるバイアス値Ｂ３１は、例えば１ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ４、補助パターン１２と主パターン１０との間隔がＤ１の際におけるバイアスＢ４１を、例えばシミュレーションにより求める。図１０に示すように、補助パターン１２の寸法の設計値Ｗ４が例えば７０ｎｍ、補助パターン１２と主パターン１０との間隔が７０ｎｍの際におけるバイアス値Ｂ４１は、例えば０ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ１、補助パターン１２と主パターン１０との間隔がＤ２の際におけるバイアスＢ１２を、例えばシミュレーションにより求める。図１０に示すように、補助パターン１２の寸法の設計値Ｗ１が例えば４０ｎｍ、補助パターン１２と主パターン１０との間隔が１００ｎｍの際におけるバイアス値Ｂ１２は、例えば２ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ２、補助パターン１２と主パターン１０との間隔がＤ２の際におけるバイアスＢ２２を、例えばシミュレーションにより求める。図１０に示すように、補助パターン１２の寸法の設計値Ｗ２が例えば５０ｎｍ、補助パターン１２と主パターン１０との間隔が１００ｎｍの際におけるバイアス値Ｂ２２は、例えば２ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ３、補助パターン１２と主パターン１０との間隔がＤ２の際におけるバイアスＢ３２を、例えばシミュレーションにより求める。図１０に示すように、補助パターン１２の寸法の設計値Ｗ３が例えば６０ｎｍ、補助パターン１２と主パターン１０との間隔が１００ｎｍの際におけるバイアス値Ｂ３２は、例えば１ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ４、補助パターン１２と主パターン１０との間隔がＤ２の際におけるバイアスＢ４２を、例えばシミュレーションにより求める。図１０に示すように、補助パターン１２の寸法の設計値Ｗ４が例えば７０ｎｍ、補助パターン１２と主パターン１０との間隔が１００ｎｍの際におけるバイアス値Ｂ４２は、例えば０ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ１、補助パターン１２と主パターン１０との間隔がＤ３の際におけるバイアスＢ１３を、例えばシミュレーションにより求める。図１０に示すように、補助パターン１２の寸法の設計値Ｗ１が例えば４０ｎｍ、補助パターン１２と主パターン１０との間隔が１２０ｎｍの際におけるバイアス値Ｂ１３は、例えば１ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ２、補助パターン１２と主パターン１０との間隔がＤ３の際におけるバイアスＢ２３を、例えばシミュレーションにより求める。図１０に示すように、補助パターン１２の寸法の設計値Ｗ２が例えば５０ｎｍ、補助パターン１２と主パターン１０との間隔が１２０ｎｍの際におけるバイアス値Ｂ２３は、例えば１ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ３、補助パターン１２と主パターン１０との間隔がＤ３の際におけるバイアスＢ３３を、例えばシミュレーションにより求める。図１０に示すように、補助パターン１２の寸法の設計値Ｗ３が例えば６０ｎｍ、補助パターン１２と主パターン１０との間隔が１２０ｎｍの際におけるバイアス値Ｂ３３は、例えば０ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ４、補助パターン１２と主パターン１０との間隔がＤ３の際におけるバイアスＢ４３を、例えばシミュレーションにより求める。図１０に示すように、補助パターン１２の寸法の設計値Ｗ４が例えば７０ｎｍ、補助パターン１２と主パターン１０との間隔が１２０ｎｍの際におけるバイアス値Ｂ４３は、例えば０ｎｍとなる。
図１０に示すように、補助パターン１２の設計寸法（幅）が小さくなるに伴って、バイアス値は大きくなっている。また、主パターン１０と補助パターン１２との間隔が小さくなるに伴ってバイアス値が大きくなっている。
こうして求められたバイアス値Ｂ１１〜Ｂ４３のデータは、シミュレーション装置に設けられた例えばハードディスク装置内にデータテーブルとして記憶される。
次に、補助パターン１２の設計寸法にバイアス値が加えられたデータを補助パターンの寸法のデータとして用いてシミュレーションを行う。即ち、実際に形成されたフォトマスクを用いてウェハ（フォトレジスト膜）１２上に転写した際に、どのようなパターンがウェハ上に形成されるのかをシミュレーションにより求める。
例えば、補助パターン１２の寸法の設計値がＷ１であり、補助パターン１２と主パターン１０との間隔がＤ１の場合には、補助パターン１２の寸法の設計値Ｗ１にバイアス値Ｂ１１を加算した値Ｗ１１′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ１１′は、
Ｗ１１′ ＝ Ｗ１ ＋ ２×Ｂ１１ …（６）
で表される。補助パターン１２の設計寸法Ｗ１の値が例えば４０ｎｍ、補助パターン１２と主パターン１０との間隔Ｄ１が７０ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ１１の値は例えば３ｎｍであり、Ｗ１１′の値は例えば４６ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ２であり、補助パターン１２と主パターン１０との間隔がＤ１の場合には、補助パターン１２の寸法の設計値Ｗ１にバイアス値Ｂ２１を加算した値Ｗ２１′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ２１′は、
Ｗ２１′ ＝ Ｗ２ ＋ ２×Ｂ２１ …（７）
で表される。補助パターン１２の設計寸法Ｗ２の値が例えば５０ｎｍ、補助パターン１２と主パターン１０との間隔Ｄ１が７０ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ２１の値は例えば２ｎｍであり、Ｗ２１′の値は例えば５４ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ３であり、補助パターン１２と主パターン１０との間隔がＤ１の場合には、補助パターン１２の寸法の設計値Ｗ３にバイアス値Ｂ３１を加算した値Ｗ３１′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ３１′は、
Ｗ３１′ ＝ Ｗ３ ＋ ２×Ｂ３１ …（８）
で表される。補助パターン１２の寸法の設計値Ｗ３の値が例えば６０ｎｍ、補助パターン１２と主パターン１０との間隔Ｄ１が７０ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ３１の値は例えば１ｎｍであり、Ｗ３１′の値は例えば６２ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ４であり、補助パターン１２と主パターン１０との間隔がＤ１の場合には、補助パターン１２の寸法の設計値Ｗ４にバイアス値Ｂ４１を加算した値Ｗ４１′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ４１′は、
Ｗ４１′ ＝ Ｗ４ ＋ ２×Ｂ４１ …（９）
で表される。補助パターン１２の設計寸法Ｗ４の値が例えば７０ｎｍ、補助パターン１２と主パターン１０との間隔Ｄ１が７０ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ４１の値は例えば０ｎｍとなり、Ｗ４１′の値は例えば７０ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ１であり、補助パターン１２と主パターン１０との間隔がＤ２の場合には、補助パターン１２の寸法の設計値Ｗ１にバイアス値Ｂ１２を加算した値Ｗ１２′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ１２′は、
Ｗ１２′ ＝ Ｗ１ ＋ ２×Ｂ１２ …（１０）
で表される。補助パターン１２の寸法の設計値Ｗ１の値が例えば４０ｎｍ、補助パターン１２と主パターン１０との間隔Ｄ２が１００ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ１２の値は例えば２ｎｍとなり、Ｗ１２′の値は例えば４４ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ２であり、補助パターン１２と主パターン１０との間隔がＤ２の場合には、補助パターン１２の寸法の設計値Ｗ２にバイアス値Ｂ２２を加算した値Ｗ２２′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ２２′は、
Ｗ２２′ ＝ Ｗ２ ＋ ２×Ｂ２２ …（１１）
で表される。補助パターン１２の設計寸法Ｗ２の値が例えば５０ｎｍ、補助パターン１２と主パターン１０との間隔Ｄ２が１００ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ２２の値は例えば２ｎｍとなり、Ｗ２２′の値は例えば５４ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ３であり、補助パターン１２と主パターン１０との間隔がＤ２の場合には、補助パターン１２の寸法の設計値Ｗ２にバイアス値Ｂ３２を加算した値Ｗ３２′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ３２′は、
Ｗ３２′ ＝ Ｗ３ ＋ ２×Ｂ３２ …（１２）
で表される。補助パターン１２の設計寸法Ｗ３の値が例えば６０ｎｍ、補助パターン１２と主パターン１０との間隔Ｄ２が１００ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ３２の値は例えば１ｎｍとなり、Ｗ３２′の値は例えば６２ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ４であり、補助パターン１２と主パターン１０との間隔がＤ２の場合には、補助パターン１２の寸法の設計値Ｗ２にバイアス値Ｂ４２を加算した値Ｗ４２′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ４２′は、
Ｗ４２′ ＝ Ｗ４ ＋ ２×Ｂ４２ …（１３）
で表される。補助パターン１２の設計寸法Ｗ４の値が例えば７０ｎｍ、補助パターン１２と主パターン１０との間隔Ｄ２が１００ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ４２の値は例えば０ｎｍとすると、Ｗ４２′の値は例えば７０ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ１であり、補助パターン１２と主パターン１０との間隔がＤ３の場合には、補助パターン１２の寸法の設計値Ｗ１にバイアス値Ｂ１３を加算した値Ｗ１３′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ１３′は、
Ｗ１３′ ＝ Ｗ１ ＋ ２×Ｂ１３ …（１４）
で表される。補助パターン１２の寸法の設計値Ｗ１の値が例えば４０ｎｍ、補助パターン１２と主パターン１０との間隔Ｄ３が１２０ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ１３の値は例えば１ｎｍとなり、Ｗ１３′の値は例えば４２ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ２であり、補助パターン１２と主パターン１０との間隔がＤ３の場合には、補助パターン１２の寸法の設計値Ｗ２にバイアス値Ｂ２３を加算した値Ｗ２３′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ２３′は、
Ｗ２３′ ＝ Ｗ２ ＋ ２×Ｂ２３ …（１５）
で表される。補助パターン１２の設計寸法Ｗ２の値が例えば５０ｎｍ、補助パターン１２と主パターン１０との間隔Ｄ３が１２０ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ２３の値は例えば１ｎｍとなり、Ｗ２３′の値は例えば５２ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ３であり、補助パターン１２と主パターン１０との間隔がＤ３の場合には、補助パターン１２の寸法の設計値Ｗ３にバイアス値Ｂ３３を加算した値Ｗ３３′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ３３′は、
Ｗ３３′ ＝ Ｗ３ ＋ ２×Ｂ３３ …（１６）
で表される。補助パターン１２の設計寸法Ｗ３の値が例えば６０ｎｍ、補助パターン１２と主パターン１０との間隔Ｄ３が１２０ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ３３の値は例えば０ｎｍとなり、Ｗ３３′の値は例えば６０ｎｍとなる。
また、補助パターン１２の寸法の設計値がＷ４であり、補助パターン１２と主パターン１０との間隔がＤ３の場合には、補助パターン１２の寸法の設計値Ｗ４にバイアス値Ｂ４３を加算した値Ｗ４３′を、シミュレーションを行う際における補助パターン１２の寸法のデータとして用いる。かかるデータＷ４３′は、
Ｗ４３′ ＝ Ｗ４ ＋ ２×Ｂ４３ …（１７）
で表される。補助パターン１２の設計寸法Ｗ４の値が例えば７０ｎｍ、補助パターン１２と主パターン１０との間隔Ｄ３が１２０ｎｍの場合には、上記のシミュレーション結果により、バイアス値Ｂ４３の値は例えば０ｎｍとすると、Ｗ４３′の値は例えば７０ｎｍとなる。
こうして、補助パターン１２の設計寸法のデータにバイアス値を加えたデータを補助パターン１２のデータとして用いてシミュレーションが行われ、ウェハ（フォトレジスト膜）上に転写されるパターンが求められる。
このように、本実施形態によれば、補助パターン１２の設計寸法にバイアス値が加えられたデータを補助パターン１２の寸法のデータとして用いるため、高い精度でシミュレーションを行うことが可能となる。しかも、バイアス値１２のデータは、補助パターン１２の寸法のみに基づいて設定されるのではなく、補助パターン１２と主パターン１０との間隔をも考慮して設定されているため、高精度なシミュレーションを行うことが可能となり、フィッティング誤差を極めて小さくすることが可能となる。
［第４実施形態］
本発明の第４実施形態によるシミュレーション方法を図１１及び図１２を用いて説明する。図１１は、フォトマスクに形成されたパターンを示す平面図である。図１２は、バイアス値を示すデータテーブルを示す図である。図１乃至図８に示す第１乃至第３実施形態によるシミュレーション方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態によるシミュレーション方法は、本発明の原理をレベンソン型位相シフトマスクを用いてパターンを転写する場合に適用することに主な特徴がある。
図１１に示すように、石英等より成る基板２上にはクロム等より成る遮光膜１０が形成されている。遮光膜１０には、位相シフタ１４が設けられていない第１の開口部１６と、位相シフタ１４が設けられた第２の開口部１８とが交互に形成されている。位相シフタ１４とは、光の位相（光の光路長）を変化させるためのものである。このようなレベンソン型位相シフトマスク８ａでは、第１の開口部１６を通過してウェハ（フォトレジスト膜）に達する光の位相が０であるときには、第２の開口部１８を通過してウェハ（フォトレジスト膜）に達する光の位相はπとなる。隣り合ったパターン毎に位相が反転するため、高い解像度での転写が可能となる。
まず、開口部１６、１８の寸法に応じたバイアス値を、以下のようにして例えばシミュレーションにより求める。
例えば、第１の開口部１６の寸法の設計値がＷ１の際におけるバイアスＢ１（０）を、予め例えばシミュレーションにより求める。図１２は、バイアス値のデータテーブルを示す図である。図１２に示すように、第１の開口部１６の寸法の設計値Ｗ１が例えば８０ｎｍの際におけるバイアス値Ｂ１（０）は、例えば−６ｎｍとなる。
また、第１の開口部１６の寸法の設計値がＷ２の際におけるバイアスＢ２（０）を、予め例えばシミュレーションにより求める。図１２に示すように、第１の開口部１６の寸法の設計値Ｗ２が例えば１００ｎｍの際におけるバイアス値Ｂ２（０）は、例えば−５ｎｍとなる。
また、第１の開口部１６の寸法の設計値がＷ３の際におけるバイアスＢ３（０）を、予め例えばシミュレーションにより求める。図１２に示すように、第１の開口部１６の寸法の設計値Ｗ３が例えば１５０ｎｍの際におけるバイアス値Ｂ３（０）は、例えば−４ｎｍとなる。
また、第１の開口部１６の寸法の設計値がＷ４の際におけるバイアスＢ４（０）を、予め例えばシミュレーションにより求める。図１２に示すように、第１の開口部１６の寸法の設計値Ｗ４が例えば２００ｎｍの際におけるバイアス値Ｂ４（０）は、例えば−３ｎｍとなる。
また、第２の開口部１８の寸法の設計値がＷ１の際におけるバイアスＢ１（π）を、予め例えばシミュレーションにより求める。図１２に示すように、第２の開口部１８の寸法の設計値Ｗ１が例えば８０ｎｍの際におけるバイアス値Ｂ１（π）は、例えば−５ｎｍとなる。
また、第２の開口部１８の寸法の設計値がＷ２の際におけるバイアスＢ２（π）を、予め例えばシミュレーションにより求める。図１２に示すように、第２の開口部１８の寸法の設計値Ｗ２が例えば１００ｎｍの際におけるバイアス値Ｂ２ （π）は、例えば−４ｎｍとなる。
また、第２の開口部１８の寸法の設計値がＷ３の際におけるバイアスＢ３（π）を、予め例えばシミュレーションにより求める。図１２に示すように、第２の開口部１８の寸法の設計値Ｗ３が例えば１５０ｎｍの際におけるバイアス値Ｂ３（π）は、例えば−３ｎｍとなる。
また、第２の開口部１８の寸法の設計値がＷ４の際におけるバイアスＢ４（π）を、予め例えばシミュレーションにより求める。図１２に示すように、第２の開口部１８の寸法の設計値Ｗ４が例えば２００ｎｍの際におけるバイアス値Ｂ４（π）は、例えば−２ｎｍとなる。
図１２に示すように、開口部の寸法（幅）が小さくなるに伴って、バイアス値は小さくなっている。また、開口部の寸法（幅）が小さくなるに伴って、バイアス値の絶対値は大きくなっている。
こうして求められたバイアス値Ｂ１（０）〜Ｂ４（０）、Ｂ１（π）〜Ｂ４（π）のデータは、シミュレーション装置に設けられた例えばハードディスク装置内にデータテーブルとして記憶される。
次に、開口部１６，１８の設計寸法にバイアス値が加えられたデータを開口部１６、１８の寸法のデータとして用いてシミュレーションを行う。即ち、実際に形成されたフォトマスクを用いてウェハ（フォトレジスト膜）１２上に転写した際に、どのようなパターンがウェハ上に形成されるのかをシミュレーションにより求める。
例えば、第１の開口部１６の寸法の設計値がＷ１である場合には、第１の開口部１６の寸法の設計値Ｗ１にバイアス値を加算した値を、シミュレーションを行う際における第１の開口部１６の寸法のデータＷ１（０）′として用いる。かかるデータＷ１（０）′は、
Ｗ１（０）′ ＝ Ｗ１ ＋ ２×Ｂ１（０） …（１８）
で表される。第１の開口部１６の寸法の設計値Ｗ１の値が例えば８０ｎｍの場合には、図１２に示すように、バイアス値Ｂ１（０）の値は例えば−６ｎｍであり、Ｗ１（０）′の値は例えば６８ｎｍとなる。
また、第１の開口部１６の寸法の設計値がＷ２である場合には、第１の開口部１６の寸法の設計値Ｗ２にバイアス値を加算した値を、シミュレーションを行う際における第１の開口部１６の寸法のデータＷ２（０）′として用いる。かかるデータＷ２（０）′は、
Ｗ２（０）′ ＝ Ｗ２ ＋ ２×Ｂ２（０） …（１９）
で表される。第１の開口部１６の寸法の設計値Ｗ２の値が例えば１００ｎｍの場合には、図１２に示すように、バイアス値Ｂ２（０）の値は例えば−５ｎｍであり、Ｗ２（０）′の値は例えば９０ｎｍとなる。
また、第１の開口部１６の寸法の設計値がＷ３である場合には、第１の開口部１６の寸法の設計値Ｗ３にバイアス値を加算した値を、シミュレーションを行う際における第１の開口部１６の寸法のデータＷ３（０）′として用いる。かかるデータＷ３（０）′は、
Ｗ３（０）′ ＝ Ｗ３ ＋ ２×Ｂ３（０） …（２０）
で表される。第１の開口部１６の寸法の設計値Ｗ３の値が例えば１５０ｎｍの場合には、図１２に示すように、バイアス値Ｂ３（０）の値は例えば−４ｎｍであり、Ｗ３（０）′の値は例えば１４２ｎｍとなる。
また、第１の開口部１６の寸法の設計値がＷ４である場合には、第１の開口部１６の寸法の設計値Ｗ４にバイアス値を加算した値を、シミュレーションを行う際における第１の開口部１６の寸法のデータＷ４（０）′として用いる。かかるデータＷ４（０）′は、
Ｗ４（０）′ ＝ Ｗ４ ＋ ２×Ｂ４（０） …（２１）
で表される。第１の開口部１６の寸法の設計値Ｗ４の値が例えば２００ｎｍの場合には、図１２に示すように、バイアス値Ｂ４（０）の値は例えば−３ｎｍであり、Ｗ４（０）′の値は例えば１９４ｎｍとなる。
また、第２の開口部１８の寸法の設計値がＷ１である場合には、第２の開口部１８の寸法の設計値Ｗ１にバイアス値を加算した値を、シミュレーションを行う際における第２の開口部１８の寸法のデータＷ１（π）′として用いる。かかるデータＷ１（π）′は、
Ｗ１（π）′ ＝ Ｗ１ ＋ ２×Ｂ１（π） …（２２）
で表される。第２の開口部１８の寸法の設計値Ｗ１の値が例えば８０ｎｍの場合には、Ｕ１２に示すように、バイアス値Ｂ１（π）の値は例えば−５ｎｍであり、Ｗ１（π）′の値は例えば７０ｎｍとなる。
また、第２の開口部１８の寸法の設計値がＷ２である場合には、第２の開口部１８の寸法の設計値Ｗ２にバイアス値を加算した値を、シミュレーションを行う際における第２の開口部１８の寸法のデータＷ２（π）′として用いる。かかるデータＷ２（π）′は、
Ｗ２（π）′ ＝ Ｗ２ ＋ ２×Ｂ２（π） …（２３）
で表される。第２の開口部１８の寸法の設計値Ｗ２の値が例えば１００ｎｍの場合には、図１２に示すように、バイアス値Ｂ２（π）の値は例えば−４ｎｍであり、Ｗ２（π）′の値は例えば９２ｎｍとなる。
また、第２の開口部１８の寸法の設計値がＷ３である場合には、第２の開口部１８の寸法の設計値Ｗ３にバイアス値を加算した値を、シミュレーションを行う際における第２の開口部１８の寸法のデータＷ３（π）′として用いる。かかるデータＷ３（π）′は、
Ｗ３（π）′ ＝ Ｗ３ ＋ ２×Ｂ３（π） …（２４）
で表される。第２の開口部１８の寸法の設計値Ｗ３の値が例えば１５０ｎｍの場合には、図１２に示すように、バイアス値Ｂ３（π）の値は例えば−３ｎｍであり、Ｗ３（π）′の値は例えば１４４ｎｍとなる。
また、第２の開口部１８の寸法の設計値がＷ４である場合には、第２の開口部１８の寸法の設計値Ｗ４にバイアス値を加算した値を、シミュレーションを行う際における第２の開口部１８の寸法のデータＷ４（π）′として用いる。かかるデータＷ４（π）′は、
Ｗ４（π）′ ＝ Ｗ４ ＋ ２×Ｂ４（π） …（２５）
で表される。第２の開口部１８の寸法の設計値Ｗ４の値が例えば２００ｎｍの場合には、図１２に示すように、バイアス値Ｂ４（π）の値は例えば−２ｍであり、Ｗ４（π）′の値は例えば１９６ｎｍとなる。
こうして、開口部１６、１８の設計寸法のデータにバイアス値を加えたデータを開口部１６、１８のデータとして用いてシミュレーションが行われ、ウェハ（フォトレジスト膜）上に転写されるパターンが求められる。
このように、本実施形態によれば、開口部１６，１８の設計寸法にバイアス値が加えられたデータを開口部１６、１８の寸法として用いてシミュレーションを行うため、高い精度でシミュレーションを行うことが可能となり、フィッティング誤差を極めて小さくすることができる。
［第５実施形態］
本発明の第５実施形態による半導体装置の製造方法を図１３を用いて説明する。図１３は、本実施形態による半導体装置の製造方法を示すフローチャートである。図１乃至図１２に示す第１乃至第４実施形態によるシミュレーション方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置の製造方法は、光近接効果補正処理の際に、上述した第１乃至第４実施形態のいずれかによるシミュレーション方法を適宜用いることに主な特徴がある。
まず、予めデザインルールを設定する（ステップＳ１１）。
次に、回路パターンのデータを作成する（ステップ１２）。この際、回路パターンのデータを作成する際には、規定のデザインルールを満たすことに留意する。
次に、作成された回路パターンのデータが、規定のデザインルールを満たすか否かを検証する（ステップＳ１３）。
作成された回路パターンのデータが、規定のデザインルールを満たさない場合には、回路パターンのデータを修正する（ステップＳ１４）。
そして、修正された回路パターンのデータが、規定のデザインルールを満たすか否かの検証を再度行う（ステップＳ１３）。このような操作は、回路パターンのデータが規定のデザインルールを満たすようになるまで繰り返し行われる。
作成された回路パターンのデータが規定のデザインルールを満たすようになった場合には、光近接効果補正（ＯＰＣ：Optical Proximity effect Correction）を行う（ステップＳ１５）。光近接効果補正を行う際には、第１乃至第４実施形態のいずれかによるシミュレーション方法が適宜用いられる。
次に、光近接効果補正による結果が所望の結果になったか否かについての検証を行う（ステップＳ１６）。
光近接効果補正による結果が所望の結果になっていない場合には、光近接効果補正のパラメータを修正する（ステップＳ１７）。
そして、修正された光近接効果補正のパラメータを用いて、光近接効果補正を再度行う（ステップＳ１６）。このような操作は、光近接効果補正による結果が所望の結果となるまで行われる。本実施形態では、光近接効果補正を行う際に、第１乃至第４実施形態のいずれかによるシミュレーション方法を用いるため、光近接効果補正による結果が所望の結果となるまでの処理が極めて少なくてすむ。従って、本実施形態によれば、光近接効果補正を極めて効率的に行うことが可能となる。
光近接効果補正による結果が所望の結果となった場合には、レクチルの描画パターンを作成する（ステップＳ１８）。
次に、レチクルにパターンを描画することにより、レチクルを作製する（ステップＳ１９）。こうして、光近接効果補正が行われたデータに基づいてレチクルが作製される。
次に、露光条件を設定する（ステップＳ２０）。
次に、レチクルに形成されたパターンをフォトレジスト膜上に転写する（ステップＳ２１）。この後、フォトレジスト膜を現像する。
次に、現像されたレジストパターンの線幅、より具体的には、ＣＤ（Critical Dimension）値が規格を満足するか否かを検査する（ステップＳ２２）。なお、ＣＤ値とは、微細なパターンの線幅や間隔、パターン位置などを示す寸法値のことである。ＣＤ値は、露光量、現像条件、エッチング条件などのプロセスパラメータ管理や、製品の寸法管理等に用いられる。
現像されたレジストパターンのＣＤ値が規格を満足しない場合には、露光条件の変更が行われる（ステップＳ２３）。
なお、露光条件を変更するだけではレジストパターンのＣＤ値が規格を満足するようにすることが不可能な場合もあり得る。この場合には、光近接効果補正のパラメータを再度修正し（ステップＳ１７）、光近接効果補正を再度行い（ステップＳ１５）、上記のような操作を再度行う。
現像されたレジストパターンのＣＤ値が規格を満足するようになった場合には、レジストパターンをマスクとして、ウェハ（図示せず）上に存在する導電膜（図示せず）等をエッチングする（ステップＳ２４）。こうして、導電膜等より成る回路パターンが形成される。
なお、図１３には示されていないが、回路パターンを形成した後には、回路パターンに対する検査が行われる。この際、回路パターンのＣＤ値が規格を満たしていない場合には、光近接効果補正のパラメータ等に原因があると考えられるため、光近接効果補正の処理等について更なる見直しが行われる。この場合には、上記の回路パターンが形成されたウェハを再度用いることはできないため、別個のウェハが新たに用いられることとなる。
こうして、半導体装置が製造される。
このように本実施形態によれば、光近接効果補正を行う際に、第１乃至第４実施形態のいずれかのシミュレーション方法を用いるため、微細な配線パターン等を所望の精度で効率よく形成することが可能となる。従って、本実施形態によれば、微細で高性能な半導体装置を高い歩留りで製造することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、ウェハ上における寸法を用いてシミュレーションを行う場合を例に説明したが、シミュレーションはウェハ上における寸法を用いて行うことに限定されるものではない。縮小投影露光の場合には、ウェハ上における寸法とフォトマスク上における寸法とが異なる。例えば、フォトマスク上における寸法を用いてシミュレーションを行ってもよい。
また、第４実施形態では、開口部１６，１８の設計寸法のみに基づいてバイアス値を設定したが、第１の開口部１６と第２の開口部１８との間隔をも考慮してバイアス値を設定してもよい。
また、第５実施形態では、光近接効果補正を行う際に第１乃至第４実施形態のいずれかによるシミュレーション方法を用いる場合を例に説明したが、第１乃至第４実施形態によるシミュレーション方法は、光近接効果補正を行う際のみならず、他の処理の際にも適宜用いることが可能である。
配線間隔とフィッティング誤差との関係を示すグラフである。 フォトマスクに形成されたパターンを示す平面図（その１）である。 フォトマスクの表面において生じる電磁気的な現象を示す概念図である。 フォトマスクに形成されたパターンを示す平面図（その２）である。 配線間隔とフィッティング誤差との関係を示すグラフである。 データテーブルの形成方法を示すフローチャートである。 フォトマスクに形成されたパターンを示す平面図（その３）である。 バイアス値のデータテーブルを示す図（その１）である。 フォトマスクに形成されたパターンを示す平面図（その４）である。 バイアス値のデータテーブルを示す図（その２）である。 フォトマスクに形成されたパターンを示す平面図（その５）である。 バイアス値のデータテーブルを示す図（その３）である。 本発明の第５実施形態による半導体装置の製造方法を示すフローチャートである。
符号の説明
２…基板
８、８ａ…フォトマスク
１０…主パターン、遮光部
１２…補助パターン
１４…位相シフタ
１６…第１の開口部
１８…第２の開口部

Claims (9)

  1. 主パターンと補助パターンとが形成されたフォトマスクを用いて露光した際にフォトレジスト膜上に転写されるパターンをシミュレートするシミュレーション方法であって、前記補助パターンの設計寸法を示す第１データにバイアス値が加えられた第２データを前記補助パターンの寸法のデータとして用いてシミュレーションを行うシミュレーション方法を、光近接効果補正の際に用い、前記光近接効果補正が行われたデータに基づいてフォトマスクを製造するフォトマスクの製造方法であって、
    前記補助パターンは、前記主パターンとは分離したパターンであり、
    前記フォトマスクを製造する際には前記バイアス値を加えない前記第１データを用いる
    ことを特徴とするフォトマスクの製造方法。
  2. 請求項１記載のフォトマスクの製造方法において、
    前記バイアス値は、前記補助パターンの設計寸法に基づいてそれぞれ設定されている
    ことを特徴とするフォトマスクの製造方法。
  3. 請求項２記載のフォトマスクの製造方法において、
    前記バイアス値は、前記補助パターンの設計寸法が小さくなるに伴って大きく設定されている
    ことを特徴とするフォトマスクの製造方法。
  4. 請求項１記載のフォトマスクの製造方法において、
    前記バイアス値は、前記主パターンと前記補助パターンとの間隔、及び、前記補助パターンの設計寸法に基づいて、それぞれ設定されている
    ことを特徴とするフォトマスクの製造方法。
  5. 請求項４記載のフォトマスクの製造方法において、
    前記バイアス値は、前記主パターンと前記補助パターンとの間隔が狭くなるに伴って大きく設定されており、前記補助パターンの設計寸法が小さくなるに伴って大きく設定されている
    ことを特徴とするフォトマスクの製造方法。
  6. 第１の開口部と、位相シフタが設けられた第２の開口部とが交互に配されたレベンソン型位相シフトマスクを用いて露光した際にフォトレジスト膜に転写されるパターンをシミュレートするシミュレーション方法であって、前記第１の開口部の設計寸法のデータに第１のバイアス値が加えられたデータを前記第１の開口部の寸法のデータとして用い、前記第２の開口部の設計寸法のデータに第２のバイアス値が加えられたデータを前記第２の開口部の寸法のデータとして用いて、前記フォトレジスト膜上に転写されるパターンをシミュレートするシミュレーション方法を、光近接効果補正の際に用い、前記光近接効果補正が行われたデータに基づいてレベンソン型位相シフトマスクを製造するフォトマスクの製造方法であって、
    前記レベンソン型位相シフトマスクを製造する際に用いられるデータには前記第１のバイアス値及び前記第２のバイアス値を加えない
    ことを特徴とするフォトマスクの製造方法。
  7. 請求項６記載のフォトマスクの製造方法において、
    前記第１のバイアス値は、前記第１の開口部の設計寸法に基づいて設定されており、
    前記第２のバイアス値は、前記第２の開口部の設計寸法に基づいて設定されている
    ことを特徴とするフォトマスクの製造方法。
  8. 請求項７記載のフォトマスクの製造方法において、
    前記第１のバイアス値の絶対値は、前記第１の開口部の設計寸法が小さくなるに伴って大きく設定されており、
    前記第２のバイアス値の絶対値は、前記第２の開口部の設計寸法が小さくなるに伴って大きく設定されている
    ことを特徴とするフォトマスクの製造方法。
  9. 請求項６記載のフォトマスクの製造方法において、
    前記第１のバイアス値は、前記第１の開口部と前記第２の開口部との間隔に基づいて設定されており、
    前記第２のバイアス値は、前記第１の開口部と前記第２の開口部との間隔に基づいて設定されている
    ことを特徴とするフォトマスクの製造方法。
JP2006047254A 2006-02-23 2006-02-23 フォトマスクの製造方法 Expired - Fee Related JP5050365B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006047254A JP5050365B2 (ja) 2006-02-23 2006-02-23 フォトマスクの製造方法
US11/507,523 US7519943B2 (en) 2006-02-23 2006-08-22 Photomask fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006047254A JP5050365B2 (ja) 2006-02-23 2006-02-23 フォトマスクの製造方法

Publications (2)

Publication Number Publication Date
JP2007225924A JP2007225924A (ja) 2007-09-06
JP5050365B2 true JP5050365B2 (ja) 2012-10-17

Family

ID=38429853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006047254A Expired - Fee Related JP5050365B2 (ja) 2006-02-23 2006-02-23 フォトマスクの製造方法

Country Status (2)

Country Link
US (1) US7519943B2 (ja)
JP (1) JP5050365B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007298856A (ja) * 2006-05-02 2007-11-15 Sii Nanotechnology Inc 半導体マスク修正装置及び半導体マスク修正方法
US8365107B2 (en) 2007-01-18 2013-01-29 Nikon Corporation Scanner based optical proximity correction system and method of use
JP2009139632A (ja) * 2007-12-06 2009-06-25 Elpida Memory Inc マスクパターン補正方法及び露光用マスク
US7930654B2 (en) * 2008-04-30 2011-04-19 Qimonda Ag System and method of correcting errors in SEM-measurements
JP2012145834A (ja) 2011-01-13 2012-08-02 Toshiba Corp マスクパターン作成方法、半導体装置の製造方法およびマスクパターン作成プログラム
JP2014041976A (ja) * 2012-08-23 2014-03-06 Toshiba Corp レシピ管理装置
CN105093809B (zh) * 2014-05-22 2019-09-27 中芯国际集成电路制造(上海)有限公司 增强光刻工艺窗口的光学邻近修正方法
CN106773544B (zh) * 2016-12-30 2018-06-22 上海集成电路研发中心有限公司 一种控制辅助图形信号误报率的opc建模方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3055493B2 (ja) * 1997-05-23 2000-06-26 日本電気株式会社 露光方法
JP4131880B2 (ja) * 1997-07-31 2008-08-13 株式会社東芝 マスクデータ作成方法及びマスクデータ作成装置
JP3576791B2 (ja) * 1998-03-16 2004-10-13 株式会社東芝 マスクパターン設計方法
JP3595166B2 (ja) * 1998-07-23 2004-12-02 株式会社東芝 マスクパターン設計方法
JP4057733B2 (ja) * 1999-02-22 2008-03-05 株式会社東芝 転写パターンのシミュレーション方法
US6553559B2 (en) * 2001-01-05 2003-04-22 International Business Machines Corporation Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions
KR100599054B1 (ko) * 2001-04-11 2006-07-12 삼성전자주식회사 투과량 조절 마스크 및 그 제조방법
US6574784B1 (en) * 2001-06-14 2003-06-03 George P. Lippincott Short edge management in rule based OPC
JP4691840B2 (ja) * 2001-07-05 2011-06-01 ソニー株式会社 マスクパターン生成方法およびフォトマスク
US6753115B2 (en) * 2001-12-20 2004-06-22 Numerical Technologies, Inc. Facilitating minimum spacing and/or width control optical proximity correction
JP4139605B2 (ja) * 2002-03-01 2008-08-27 大日本印刷株式会社 片掘り型の基板掘り込み型位相シフトマスクにおけるマスク断面構造の決定方法
US6687895B2 (en) * 2002-07-03 2004-02-03 Numerical Technologies Inc. Method and apparatus for reducing optical proximity correction output file size
JP2004061720A (ja) * 2002-07-26 2004-02-26 Sony Corp プロセスモデルの作成方法及びその作成装置
US6709793B1 (en) * 2002-10-31 2004-03-23 Motorola, Inc. Method of manufacturing reticles using subresolution test patterns
JP2004163472A (ja) * 2002-11-08 2004-06-10 Sony Corp フォトマスクの設計方法、フォトマスク、及び半導体装置
US6777146B1 (en) * 2003-02-21 2004-08-17 International Business Machines Corporation Method of optical proximity correction with sub-resolution assists
US7005218B2 (en) * 2003-04-29 2006-02-28 Synopsys, Inc. Method and apparatus for performing target-image-based optical proximity correction
TW200523524A (en) * 2003-11-05 2005-07-16 Asml Masktools Bv Eigen decomposition based OPC model
JP4166166B2 (ja) * 2004-02-02 2008-10-15 株式会社東芝 露光投影像予測システム及び露光投影像予測方法
US7115343B2 (en) * 2004-03-10 2006-10-03 International Business Machines Corporation Pliant SRAF for improved performance and manufacturability
US7908572B2 (en) * 2004-10-15 2011-03-15 Takumi Technology Corporation Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity
KR100653990B1 (ko) * 2004-12-29 2006-12-05 주식회사 하이닉스반도체 포토마스크 데이터베이스 패턴의 불량 검사 방법
JP2006292941A (ja) * 2005-04-08 2006-10-26 Sony Corp 光近接効果補正方法およびその装置
US7441211B1 (en) * 2005-05-06 2008-10-21 Blaze Dfm, Inc. Gate-length biasing for digital circuit optimization
TWI264058B (en) * 2005-08-09 2006-10-11 Powerchip Semiconductor Corp Method of correcting mask pattern and method of forming the same
JP2007102207A (ja) * 2005-09-08 2007-04-19 Takumi Technology Corp 複雑度低減のためのルールベース光学近接効果補正における可変バイアス・ルールの作成および適用
US7650588B2 (en) * 2005-09-26 2010-01-19 Micronic Laser Systems Ab Methods and systems for pattern generation based on multiple forms of design data

Also Published As

Publication number Publication date
US20070198965A1 (en) 2007-08-23
US7519943B2 (en) 2009-04-14
JP2007225924A (ja) 2007-09-06

Similar Documents

Publication Publication Date Title
JP5050365B2 (ja) フォトマスクの製造方法
KR100425903B1 (ko) 포토마스크에있어서의패턴형상평가방법,포토마스크,포토마스크의제작방법,포토마스크의패턴형성방법,및노광방법
KR20060109310A (ko) 포토마스크의 테스트 패턴 이미지로부터 인쇄된 테스트피쳐들을 이용하는 포토리소그래피 공정에 있어서 초점변화를 측정하는 시스템 및 방법
Semmler et al. Application of 3D EMF simulation for development and optimization of alternating phase-shifting masks
US20090148780A1 (en) Method for correcting mask pattern, and exposure mask
KR100857728B1 (ko) 포토마스크 제조 방법, 포토마스크 및 그의 노광 방법
US20020025480A1 (en) Method of manufacturing photomask
US20090258302A1 (en) Sub-resolution assist feature of a photomask
US9213233B2 (en) Photolithography scattering bar structure and method
JP2004163472A (ja) フォトマスクの設計方法、フォトマスク、及び半導体装置
JP2001296647A (ja) フォトマスクおよびこれを用いた露光方法
US20070015089A1 (en) Method of making a semiconductor device using a dual-tone phase shift mask
US7803502B2 (en) Photomask and method of manufacturing semiconductor device using the photomask
US8617797B2 (en) Pattern forming method, semiconductor device manufacturing method and phase shift photomask having dummy gate patterns
US6413685B1 (en) Method of reducing optical proximity effect
JP2004157160A (ja) プロセスモデル作成方法、マスクパターン設計方法、マスクおよび半導体装置の製造方法
US7353493B2 (en) Exposure mask, optical proximity correction device, optical proximity correction method, manufacturing method of semiconductor device, and optical proximity correction program
JP4408732B2 (ja) ホールパターンの形成方法
US7303841B2 (en) Repair of photolithography masks by sub-wavelength artificial grating technology
WO2009125529A1 (ja) マスクパターンの生成方法及びパターン形成方法
JP2002357889A (ja) 位相シフトマスクの作製装置及び作製方法並びに位相シフトマスクを使用するパターン形成方法
KR20100038629A (ko) 레이저 2ｎｄ 프로세스를 이용한 포토마스크 제조공정
US20130309869A1 (en) Lithography mask and method of manufacturing semiconductor device
JP2005072309A (ja) マスクパターン補正方法、露光用マスクおよびマスク製造方法
JP4582574B2 (ja) 位相シフトマスクおよびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120709

R150 Certificate of patent or registration of utility model

Ref document number: 5050365

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees