JP2008153447A - シミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法 - Google Patents

シミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法 Download PDF

Info

Publication number
JP2008153447A
JP2008153447A JP2006340161A JP2006340161A JP2008153447A JP 2008153447 A JP2008153447 A JP 2008153447A JP 2006340161 A JP2006340161 A JP 2006340161A JP 2006340161 A JP2006340161 A JP 2006340161A JP 2008153447 A JP2008153447 A JP 2008153447A
Authority
JP
Japan
Prior art keywords
flare
vector
electric field
mask
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006340161A
Other languages
English (en)
Inventor
Yukiya Kawakami
幸也 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006340161A priority Critical patent/JP2008153447A/ja
Priority to US11/956,439 priority patent/US20080145769A1/en
Publication of JP2008153447A publication Critical patent/JP2008153447A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】経験的リソグラフィ・シミュレーションにおいて、偏光が強い位相シフトマスクやバイナリーマスクを用いた場合にフレアの影響を正確に反映することができない。
【解決手段】シミュレーションシステム1は、入力受付部10、算出部30、および決定部40を備える。入力受付部10は、転写パターンの測定寸法を受け付け、算出部30は、電界ベクトル算出部32およびフレア電界ベクトル算出部34及び、光強度算出部36を含む。電界ベクトル算出部32は、位置毎に電界の三軸ベクトル成分を算出し、フレア電界ベクトル算出部34は、露光機の偏光率とウェハ表面での仮の水平方向比率、垂直方向比率を元に位置毎にフレア電界ベクトルを算出する。光強度算出部36は、上記電界ベクトルとフレア電界ベクトルを足して、三軸成分の二乗和を計算することで、光強度を算出し、決定部40は、寸法を規定する対をなす2箇所のエッジでの光強度の閾値を決定する。
【選択図】図1

Description

本発明は、半導体素子を製造する或いは液晶表示素子等を製造する際のマスクパターンを用いた光リソグラフィにおいて、設計パターンに対応した所望のフォトレジストパターンを得るために用いられるシミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法に関する。
近年の半導体製造技術の進歩によって、最小加工寸法90nmサイズ以下の半導体集積回路が製造されている。このような微細化はマスクプロセス技術、光リソグラフィ技術、およびエッチング技術等の微細パターン形成技術の高度化によって可能となった。露光機がi線・g線を使い、パターンサイズが光の波長より十分大きい時代には、ウェハ上に形成したいLSIパターンの平面形状をそのままマスク上に転写し、出来上がったマスクパターンを投影光学系によってウェハ上に更に転写し、マスクパターンの下にあるパターンを形成したい層(例えば、半導体基板、半導体膜、絶縁膜、導電膜)をエッチングすることによって部位ごとに設計寸法を満たすLSIパターンをウェハ上に形成できた。しかしパターンの微細化が進むにつれて、各プロセスでパターンを忠実に転写・形成することが困難になってきており、最終的な仕上り寸法(CD:Critical Dimension)が元のLSIパターンの寸法(CD)を再現できない問題が生じてきた。
特に微細加工を達成するために最も重要なリソグラフィおよびエッチングプロセスにおいては、形成したいパターンの周辺に配置された他のパターンレイアウトによって、目的とするパターンの寸法精度(CD精度)が大きく変動するようになった。そこでこれらの変動を抑制するために、加工後の寸法が所望の値となるように、予め、この変動が顕著であるマスクパターンのエッジやコーナー部分を変形する光近接効果補正(OPC:Optical Proximity Correction)技術が用いられるようになった。
現在においては、光近接効果補正(OPC)技術の複雑化に伴い、設計者が作成したLSIパターンと、露光時に使用されるマスクパターンとが大きく異なるため、ウェハ上での仕上がりパターン形状を容易に予測することができなくなっている。このため、次の手順でOPCをマスクパターンに適用している。
先ず、経験的リソグラフィ・シミュレーションを用いて、サンプルのマスクパターンでの測定値(測定CD)と計算値(計算CD)を合わせ込んだ、リソグラフィ・モデルを作成する。
前記リソグラフィ・モデルは、原理上、前記サンプルのマスクパターンと同じ露光条件である限り、任意のLSIパターンのウェハ上での仕上がりパターン形状を予測できるため、どのようにOPCを適用すれば良いか選択の指針となり、また選択したOPC手法の適用後のウェハ上での仕上がりパターン形状を計算することで、そのOPCが適切であるかを確認できる。
なお、本発明に関連する先行技術文献としては、非特許文献1が挙げられる。
James Word, et. al., "Full Chip Model Based Correction of Flare-Induced Linewidth Variation", Optical Micrography XVIII, Proceedings of SPIE Vol. 5754(2005) 1209-1219
適切なOPCを施そうとすれば、経験的リソグラフィ・シミュレーションに入力する測定CD(CD : Critical Dimension)と、経験的リソグラフィ・シミュレーション自体の精度が高いことが必須条件となる。そのシミュレーションにおける原理と課題を述べる。
図8は、上から順に、上面からみたマスクのパターン、リソグラフィ・シミュレーションにおけるウェハ上のフォトレジスト断面における光強度の分布、下面から見た露光後フォトレジストの解像パターンを示す。通常マスクのパターンは1/4から1/5に縮小してウェハに投影しているが、ここでは分かりやすくするため図面を等倍率としている。縮小投影の場合、設計値(マスクCD)は縮小後の値と考えれば、以後の説明では等倍率と全く同一である。
図8において、マスクの開口部から光が入射し、位置によって光強度の強弱の分布が生じる。光強度に比例して、フォトレジスト中に光化学反応が進行し、その反応の分子数量が元の分子数量全体に対しある割合を越えた領域では、図8の場合のようなポジレジストなら現像液に溶ける(ネガレジストなら現像後、残存する)ことになる。よって、解像を決定する分子の反応量の閾値は、ある光強度の値に対応することになる。つまり、ある光強度の閾値によって、解像の境が決定されているとみなすことができる。
図8は左右で完全に対称である。ここで設計値(マスクCD)と測定値(測定CD)は通常異なっている。この中央について次の図9で詳細に説明する。
図9において、マスクの開口部から光が入射し、位置によって光強度の強弱の分布が生じる。マスクの左エッジを原点にCDが増加する座標系をx1座標系とし、右エッジを原点にCDが増加する座標系をx2座標系とする。マスクの座標は電子データである設計データを直接読み取れる。図9は左右対称である。従って、2箇所のマスクエッジから、それぞれx1座標系、x2座標系において、マイナス値であるエラー値=(測定値−設計値)/2の分ずれた位置に、2箇所のフォトレジストのエッジが存在することになるため、両エッジの座標は判明する。この両エッジでの光強度の値(I1(x1),I2(x2))を閾値:Thとすれば、任意のマスクパターンにおいても、リソグラフィ・シミュレーション中で二次元での光強度分布を与えて、この閾値:Thでエッジを規定すれば、フォトレジストの解像パターンは形成できることになる。
この原理に基づいて、最も単純な経験的リソグラフィ・シミュレーションでは、光学系に合わせて光強度を与え、多くの測定ポイントにおいて測定CDと同じCDが計算で求められるように、光学パラメータと平均である閾値を回帰計算ないし統計処理で求める。これをリソグラフィ・モデル作成と称する。一旦、この光強度分布と閾値(つまりリソグラフィ・モデル)が決まれば、任意のマスクにおいても、フォトレジストの解像パターンでのCDを予測できる。
現在、リソグラフィ・シミュレーションにおいて最も難しい問題は、Flare(フレア)の再現である。これを説明する。
フレア(ないしStray ray(迷光))は、露光機やカメラのようなレンズを含む光学機器に必ず発生する現象である。レンズは入射した光を屈折して方向を変えるが、その表面に反射防止膜を施しても入射光のごく一部は反射光となる。通常、光学系のレンズやミラー以外は黒塗りとし、光を吸収するようにしているが、それでも反射光がレンズ系内部で多重の反射を繰り返して、露光機ならフォトレジストに届き、カメラではフィルムや撮像素子に届けば、ノイズとなる。
このノイズは、強い光源によって炎が揺らめくように見えるのでフレアと呼ばれ、その原因から迷光とも呼ばれる。露光機のフレアは、その対策の結果、エラーパターンを発生するというよりも、背景光としてパターンの疎密依存効果(ローディング効果)として働く。この効果は開口部が広いマスクパターンの場合、迷光が増えて暗部の光強度レベルを押し上げるように働くことである。
フレアは完全に除去しきれないノイズであるため、露光機における実際の解像パターンを再現しようとするリソグラフィ・シミュレーションでも組み込む必要がある。しかし、原因が光学系内部の光の多重反射であるので、これを正確に再現することは容易でない。非特許文献1のように、現在、0、1値のバイナリーマスクの場合、ローディング効果を与える手法が公開されている。この手法は、まず通常の光学計算で光強度を求め、次にマスク開口部のパターン、すなわちマスク関数に拡散長DLのガウス関数を畳み込み積分を行ったものに係数を掛けて、光強度の単位に変換し、それを前述の光学計算で求めた光強度に足し合わせる。しかしながら、非特許文献1の方法においては、バイナリーマスクを用いた場合でも、NAが大きく光源の偏光が強いため、フレアを光強度だけで考えるのでは不十分で、更なるリソグラフィ・シミュレーションの精度向上を図らねばならないという課題があった。
また、実際の位相シフトマスクにおけるフレアを考えた場合、0相、π相に応じたフレアが存在する。0相のフレアは0相の通常光強度に加算効果となり、π相の通常光強度に減算効果となる。逆にπ相のフレアは0相の通常光強度に減算効果となり、π相の通常光強度に加算効果となる。
そこで実際のフレアを再現するために単純に0相のフレアを正の値、π相のフレアを負の値と仮定すると、0相のフレアは0相の通常光強度に加算効果となり、π相の通常光強度にも加算効果となる。一方π相のフレアは0相の通常光強度に減算効果となり、π相の通常光強度にも減算効果となる。これは想定している効果と異なり、仮定が正しくなく問題が単純でないことを意味する。よって、位相シフトマスクの場合にはバイナリーマスクの場合とは異なったローディング効果を加える必要がある。
しかしながら、非特許文献1の方法においては、通常の光強度分布の計算を行って、マスクパターン開口部にSigma(拡散長)(本実施形態においてDLと表記)のガウス関数を畳み込み積分して、これをローディング効果として、前述の光強度分布に足し合わせることを行っている。そのため、Levenson Maskに代表される位相シフトマスクの場合、ローディング効果が反映できず、リソグラフィ・シミュレーションの精度を向上できない場合があった。
このように、非特許文献1に記載の方法においては、リソグラフィ・シミュレーションの精度向上に関し解決すべき課題があった。
本発明のシミュレーション方法は、光フォトリソグラフィにより所定のマスクのマスクパターンをウェハ上に転写したときの転写パターンに関する情報をシミュレーションにより取得するシミュレーション方法であって、前記転写パターンの測定寸法の入力を受け付けるステップと、前記ウェハ面上の平面座標における所定の位置毎に電界ベクトルを算出するステップと、前記所定の位置毎にマスクパターンに由来するフレア電界ベクトルを算出するステップと、前記電界ベクトルに前記フレア電界ベクトルを加え、三つのベクトル成分の二乗和を光強度として、光強度分布を算出するステップと、当該シミュレーションにおける前記転写パターンの計算寸法を規定する対をなす2箇所のエッジでの光強度の閾値を未定定数とし、回帰計算によって、前記光強度の下で前記計算寸法と前記測定寸法との差が極小となるように前記閾値を決定するステップとを含むことを特徴とする。
また、本発明のシミュレーションシステムは、光フォトリソグラフィにより所定のマスクパターンをウェハ上に転写したときの転写パターンに関する情報をシミュレーションにより取得するシステムであって、前記転写パターンの測定寸法の入力を受け付ける手段と、前記ウェハ面上の平面座標における所定の位置毎に電界ベクトルを算出する手段と、前記所定の位置毎にマスクパターンに由来するフレア電界ベクトルを算出する手段と、前記電界ベクトルに前記フレア電界ベクトルを加え、三つのベクトル成分の二乗和を光強度として、光強度分布を算出する手段と、当該シミュレーションにおける前記転写パターンの計算寸法を規定する対をなす2箇所のエッジでの光強度の閾値を未定定数とし、回帰計算によって、前記光強度の下で前記計算寸法と前記測定寸法との差が極小となるように前記閾値を決定する手段と、を備えることを特徴とする。
このようなシミュレーション方法およびシミュレーションシステムにおいては、電界ベクトルにフレア電界ベクトルを加えることによりローディング効果を組み込んでいる。これにより、精度の高いOPC用のリソグラフィ・モデルを得ることができ、所望の転写パターンを高い精度で得ることができる。
また、本発明のマスクパターンの修正方法は、シミュレーション方法により得られるリソグラフィ・モデルを用いて、前記マスクパターンを修正することを特徴とする。
この修正方法においては、上記シミュレーション方法により得られるリソグラフィ・モデルを用いているため、所望の転写パターンが得られるマスクパターンを高い精度で得ることができる。したがって、フォトマスクの歩留まりが向上する。
また、本発明のフォトマスクは、前記マスクパターンの修正方法により得られた補正マスクパターンを備えることを特徴とする。
また、本発明の半導体装置の製造方法は、基板上にレジスト膜を形成する工程と、前記フォトマスクを用いて前記レジスト膜を露光、現像して、該レジスト膜にパターンを形成する工程と、前記パターンが転写された前記レジスト膜を用いて、前記基板を加工する工程とを含むことを特徴とする。
このフォトマスクによれば、所望の転写パターンを高い精度で得ることができる。このため、半導体装置の製造方法において、所望の転写パターンをレジスト膜に形成することができ、製品の歩留まりが向上する。
なお、本発明における光強度の閾値とは、光照射後のフォトレジストにおいて、現像液による解像の境が決定される箇所での光強度の値である。
本発明によれば、精度の高いリソグラフィ・シミュレーション方法を提供することができ、所望の転写パターンを高い精度で得ることができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
本発明の実施の形態を以下に図面を参照して説明する。
(第1実施形態)
図1は、本発明によるシミュレーションシステムの第1実施形態を示すブロック図である。シミュレーションシステム1は、光フォトリソグラフィにより所定のマスクパターンをウェハ上に転写したときの転写パターンに関する情報をシミュレーションにより取得するシミュレーションシステムであって、入力受付部10、記憶部20、算出部30、及びび決定部40を備えている。
入力受付部10は、上記転写パターンの測定寸法の入力を受け付ける手段である。入力受付部10としては、例えば、キーボードまたはマウス等が挙げられる。
記憶部20は、入力受付部10から入力された測定寸法等のシミュレーションパラメータを格納する記憶手段である。記憶部20としては、例えば、RAMやROM等のメモリが挙げられる。なお、記憶部20には、後述する算出部30により算出される、電界ベクトル、光強度等の値が格納されてもよい。
算出部30は、電界ベクトル算出部32、フレア電界ベクトル算出部34、および光強度算出部36を含んでいる。算出部30としては、例えば、CPU等が挙げられる。
電界ベクトル算出部32は、位置毎に電界の三軸成分を算出する手段である。フレア電界ベクトル算出部34は、マスクパターンと拡散長さ、光源の偏光比率と水平方向比率・垂直方向比率に基づいて上記位置毎にフレア電界の三軸成分を算出する手段である。また、光強度算出部36は、上記電界ベクトルとフレア電界ベクトルを加算し、加算後の三軸成分を二乗してその和を取ることにより、光強度を算出する手段である。
決定部40は、当該シミュレーションにおける転写パターンの計算寸法を規定する対をなす2箇所のエッジでの光強度の閾値を未定定数とし、回帰計算によって、上記光強度の下で上記計算寸法と上記測定寸法との差が極小となるように上記閾値を決定する手段である。決定部40としては、例えば、CPUが挙げられる。
続いて、本発明によるシミュレーション方法の第1実施形態を説明する。
まず、位相シフトマスクを用いた場合の光強度の算出方法について説明する。
位相シフトマスクの位相がπずれている光が打ち消し合う原理について説明する。光は進行方向に対して直角方向に電界・磁界が振動する横波である。電界の振動方向に対して磁界の振動方向は直角である。電界の振幅に対して磁界の振幅は定まり、電界の二乗と磁界の二乗和が光の強度に相当する。電界の二乗というのは、電界が三次元のベクトルで現されるので、電界ベクトルの三方向の投影成分の、それぞれの二乗の値の和ということを意味する。
電界の二乗と磁界の二乗が同じとなるエネルギー特性から単純化して、電界の二乗が光の強度に比例すると考える。ここで、二つの光が交わった点での光の強度を考えると、一方の光の電界ベクトル三成分と、他方の光の電界ベクトル三成分の、成分毎の和が、その場所の電界ベクトル三成分で、そのそれぞれの二乗の値の和が光の強度となる。
ここで、二つの光が、同じ波長、同じ強度、同じ進行方向で、電界の振動方向が同じ(偏光の向きが同じ)とする。振動周期が半波長ないし半周期ずれていれば、片方の電界に対して、もう片方の電界は向きが逆となって、合成した電界は0となる。同様な理由で磁界も0となる。
これをベクトルの式で記述すれば次のようになる。ここでは電界のみで考えることにする。問題とする場所での、一方の光の電界成分を(Ex1,Ey1,Ez1)とし、単独の光強度をI1=(Ex1)2+(Ey1)2+(Ez1)2とし、他方の電界成分(Ex2,Ey2,Ez2)とし、単独の光強度をI2=(Ex2)2+(Ey2)2+(Ez2)2とする。両方の光が重なると、電界成分は合算して、(Ex1+Ex2,Ey1+Ey2,Ez1+Ez2)、光強度はI=(Ex1+Ex2)2+(Ey1+Ey2)2+(Ez1+Ez2) 2となる。
今、この二つの光が、同じ波長、同じ強度、同じ進行方向、同じ偏光で、位相がπ(或いは180度)だけ異なる場合、Ex1=-Ex2,Ey1=-Ey2,Ez1=-Ez2となって、電界成分は0、同様に磁界成分も0となって、光強度は0となる。ここで、進行方向が多少異なっても、位相がπ異なる光同士は打ち消しあって、0にはならないものの光強度は小さくなる。よってポジのフォトレジストの露光の際、隣接する同相の光は重なって、光強度は大きくなって、現像される領域を広げるのに対して、隣接する逆相の光は重なって、光強度は小さくなって、現像される領域を狭めて、微細化に向く。これが位相シフトマスクの原理である。
つまり、位相がπずれている光が打ち消し合う原理は、直接光強度を足し合わせるのでなく、まず光の電界ベクトルの成分毎に足し合わせて、光強度に換算することに基づく。よって、位相シフトマスクのローディング効果を考えた場合、非特許文献1に記載のような、通常の光学計算による光強度に、光強度単位のローディング効果を加えるのでなく、通常の光学計算による光強度計算を行う際に、光強度に変換する前の電界ベクトル段階でデータを保管し、次に、マスク関数とガウス関数とで畳み込み積分を行ったものに係数を掛けて、電界ベクトルの単位に変換したものをフレア電界ベクトルと呼び、それを前述の光学計算で求めた電界ベクトルに足し合わせ、合成した電界ベクトルを光強度に変える。
この場合、ローディング効果の係数は、電界がベクトルなので三方向成分となり、それと拡散長さDLが未定定数となる。これらを光学パラメータと同様の合わせ込み定数と扱い、閾値を回帰計算ないし統計処理で最適となるように求める。
続いて、上述したような光強度の算出方法に基づいて行われるシミュレーション方法の第1実施形態として、シミュレーションシステム1の動作の一例を説明する。まずは概略を述べる。
先ず、リソグラフィ・シミュレーションにおいて、光学パラメータから、位置(x,y)での三軸電界ベクトル(Ex(x,y),Ey(x,y),Ez(x,y))を算出する。
位相シフトマスクの場合、マスク関数Mask(x,y)は位置(x,y)に応じて(+1,0,-1)の三値となる。0は遮光部、+1は0相開口部、-1はπ相開口部での値。今、原点にピークのある拡散長DLのガウス関数をGauss(x,y,DL)=(1/2πDL2)*exp(-(x2+y2)/2πDL2)とする。第一の原初フレアFlare1(x,y)を次のように求める。
Flare1(x,y)= Mask(x,y)×Gauss(x,y,DL) … (1)
ここで×は畳み込み積分の演算を意味する。
ここで、露光機の面偏光が(σx,σy,0)で与えられるとする。(z向はウェハに垂直な方向、すなわち、z向に光が進むので、光源の偏光ベクトルのz成分は0である)。
平面のみの第一原初フレアベクトルを(σx* Flare1(x,y),σy* Flare1(x,y))とする。
次にz方向の第二の原初フレアベクトルをFlare2(x,y)とする。
Flare2(x,y)=|Mask(x,y)|×Gauss(x,y,DL) … (2)
仮の水平方向比率をηx=ηy、仮の垂直方向比率をηzとして、第一原初フレアベクトルと第二の原初フレアベクトルを組み合わせ、三次元化したフレア電界ベクトルを(ηx*σx* Flare1(x,y), ηy*σy* Flare1(x,y), ηz*Flare2(x,y))とする。
よって、電界ベクトルとフレア電界ベクトルを足して、その成分の二乗和、すなわち次式が、光の強度となる。
I(x,y)=(Ex(x,y)+ηx*σx* Flare1(x,y))2+ (Ey+ηy*σy* Flare1(x,y))2
+ (Ez+ηz*Flare2(x,y))2 … (3)
一方、閾値もx,yに依存しない未定定数αとする。測定CDと同じCDが計算で求められるように、ηx=ηy、ηzも光学パラメータと同様の合わせ込み定数と扱い、閾値を回帰計算ないし統計処理で最適に求めることにすれば、便宜的にηx=ηy、ηz が不明である点は解決する。
すなわち、図3〜図4を参照して説明する。
(A)設計値(マスクCD)、測定値(測定CD)は与えられる。
(B)図4のように、リソグラフィ・シミュレーション中では計算によって電界ベクトルが計算される。
(C)図3に示すように、マスクパターンすなわちマスク関数(Mask(x,y))と、面偏光(σx,σy,0)、拡散長DL、水平方向比率(ηx=ηy)・垂直方向比率(ηz)が与えられれば、フレア電界ベクトルが計算される。
(D)図4に示すように、電界ベクトルとフレア電界ベクトルから光強度が求められる。
(E)エッジを決める閾値は、固定値で未定定数αとする。
(F)光強度が与えられ、計算値(計算CD)を為す両端部で、閾値を振ることで、計算値(計算CD)が測定値(測定CD)と一致する値は一意に求まる。
(G)回帰計算によって、計算値(計算CD)と測定値(測定CD)の差を極小とする条件によって、リソグラフィ・モデルを決定する。この時、未定定数であった、光化学反応の拡散長DL、水平方向比率・垂直方向比率、閾値αも決定される。
次に、動作のフローチャートとして図2、主だった計算過程(図2の破線枠内部)について図3〜図4を参照しつつ、シミュレーションシステム1の動作の詳細を説明する。リソグラフィ・シミュレーション中で、以下のステップ(a)〜(l)を実行する。
(a)設計値(設計CD)と測定値(測定CD)を準備する(S11)。
(b)光学パラメータを仮決めする(S12)。
(c)面偏光を準備する(S13)。
(d)位置(x,y)での電界ベクトルを算出する(S14)。
(e)第一の原初フレアを求め、面偏光と仮の水平方向比率に基づいて、第一の原初フレアベクトルを計算する(S15)。
(f)仮の垂直方向比率に基づいて第二の原初フレアベクトルを計算する(S16)。
(g)第一の原初フレアベクトルと第二の原初フレアベクトルからフレア電界ベクトルを構成する(S17)。
(h)電界ベクトルとフレア電界ベクトルを足し合わせる(S18)。
(i)ベクトル成分の二乗和を行い、光強度分布を算出する(S19)。
(j)光強度信号I(x,y)下で、閾値を振ることで、測定CDと一致する計算値CDとなる2箇所のエッジx01(正確な表記では(x01,y00)),x02(正確な表記では(x02,y00))とその2箇所のエッジで等しい閾値αを求める(ここでは等しい閾値としているが、光学条件などで不等な閾値になる場合は、その閾値が満たすべき条件の下で求めれば良いものとする)(S20)。
(k)得られた閾値を回帰計算(統計処理)に掛ける(S21)。
(l)計算値(計算CD)と測定値(測定CD)の差、つまり誤差が極小か否か判断する(S22)。誤差極小とする条件を満たせば、未定定数であった光学パラメータと、拡散長DL、水平方向比率・垂直方向比率、閾値が決まり、リソグラフィ・モデルが完成する。一方、誤差極小とする条件を満たさない場合、ステップ(b)に戻り、光学パラメータと、拡散長DL、水平方向比率・垂直方向比率を変えて条件を満たすまで繰り返す。
前記において、計算値(計算CD)と測定値(測定CD)の誤差極小とする条件には、以下のものを例示することができる。例えば、計算値(計算CD)と測定値(測定CD)の差の二乗の和を測定点数で割って、平方根をとったもの(rms:root mean square)が、実測上の測定値ばらつきの標準偏差を下回るとする場合や、計算値(計算CD)と測定値(測定CD)の差分の絶対値が、どの測定点でも、測定における測定最大誤差を下回る場合などを挙げることができる。前記の測定値ばらつきや測定値最大誤差は必要とする精度を意味し、言い換えるとその精度に達した時、リソグラフィ・モデルが完成する。よって、図2では一組しかリソグラフィ・モデルが無いように思えるが、光学パラメータと、拡散長DL、水平方向比率・垂直方向比率の組み合わせは、精度を満たす限り一組に収まるとは限らない。仮に、複数のリソグラフィ・モデルの組が完成した場合は、その中で誤差が最小のリソグラフィ・モデルを選別する、ないし、他の用途、リソグラフィの検証やモデルベースOPCに用いる場合の計算速度などでリソグラフィ・モデルを選別する。
以下に、本実施形態におけるシミュレーション方法の効果を説明する。
第1実施形態のシミュレーション方法によれば、精度の高いOPC用のリソグラフィ・モデルを得ることができ、所望の転写パターンを高い精度で提供することができる。
非特許文献1によれば、図10のフローチャート、さらに図11から図13に示される同シミュレーション方法における主だった計算過程(図10の破線枠内部)に示されるように、光強度分布の計算を行って、マスクパターン開口部にSigma(拡散長)(本実施形態においてはDLと表記)のガウス関数を畳み込み積分して、これをローディング効果として、前述の光強度分布に足し合わせることを行っている。
このシミュレーション方法によれば、Levenson Maskに代表される位相シフトマスクを用いる場合、影響の元となる点から影響範囲が1μm以下の狭い範囲でのローディング効果が反映できない。なぜなら通常の迷光なら背景光として光強度を上げるだけだが、0相の光が当たる領域にπ相の迷光が入れば、光強度は下がるからである。言い換えると可干渉なパターンの粗密依存性を考慮することができない。
これに対し、本実施形態のリソグラフィ・シミュレーション方法においては、ウェハ面上の座標のx,y,z方向の電界ベクトルを求め、電界ベクトルにフレア電界ベクトルを加えることによりローディング効果を組み込んでいる。そして、面偏光とマスクに基づいた電界でのローディング効果を電界成分として足し込んだ後、光強度分布として求めている。そのため、偏光の影響の強い位相シフトマスクを用いた場合においても、可干渉なパターンの粗密依存性を考慮することができ、精度の高いOPC用のリソグラフィ・モデルを得ることができ、所望の転写パターンを高い精度で提供することができる。
なお、本発明によるマスクパターンの修正方法の第1実施形態は、本実施形態に係るシ
ミュレーション方法により得られるリソグラフィ・モデルを用いて、上記マスクパターン
を修正するものである。
また、本発明によるフォトマスクの第1実施形態は、本実施形態に係るマスクパターンの修正方法により得られた補正マスクパターンを備える。具体的には、本実施形態のシミュレーション方法によりフィッティングパラメーターを決定した後、最終補正図形、最適補正量を決定し、これらに基づいて作成された補正マスクパターンを用いてフォトマスクを作成する。
さらに、本発明による半導体装置の製造方法の第1実施形態は、基板上にレジスト膜を形成する工程と、本実施形態に係るフォトマスクを用いて前記レジスト膜を露光、現像して、該レジスト膜にパターンを形成する工程と、前記パターンが転写された前記レジスト膜を用いて、前記基板を加工する工程と、を含む。
なお、上記工程は、通常の半導体装置の製造方法にしたがって行われる。さらに、基板を加工する工程とは、転写パターンを有するレジスト膜により、基板上に形成された被エッチング膜等を除去する工程から半導体装置が得られるまでの一連の工程を含むものである。
(第2実施形態)
本発明によるシミュレーションシステムおよびシミュレーション方法の第2実施形態を説明する。第2実施形態に係るシミュレーションシステムのブロック構成は、第1実施形態と同様である(図1参照)。
第2実施形態においては、(1,0,-1)の三値の位相シフトマスクを(0,1)の二値のバイナリーマスクと置き換えたため、フレア電界ベクトル算出部34の機能が第1実施形態と相異する。
動作のフローチャートとして図5、主だった計算過程(図5の破線枠内部)について図6〜図7を参照しつつ、より詳細に説明する。ステップS11〜S15、ステップS17〜S22については、第1実施形態と同様である(図2参照)ので、説明を省略する。
ステップS15の後、バイナリーマスクであるので、マスク関数Mask(x,y)は位置(x,y)に応じて(0,+1)の二値となる。0は遮光部、+1は0相開口部での値。バイナリーマスク第一の原初フレアFlare1(x,y)を(1)式と同じとする。
ここで、露光機の面偏光が(σx,σy,0)で与えられれば、平面のみの第一原初フレアベクトルは(σx* Flare1(x,y),σy* Flare1(x,y))となる。
次にz方向のバイナリーマスク第二の原初フレアベクトルを(2)式と同じとする。バイナリーマスクなので(1)式と等しくなる。
仮の水平方向比率をηx=ηy、仮の垂直方向比率をηzとして、第一原初フレアベクトルと第二の原初フレアベクトルを組み合わせ、三次元化したフレア電界ベクトルは(ηx*σx* Flare1(x,y), ηy*σy* Flare1(x,y), ηz*Flare1(x,y))となる。
本実施形態においては、バイナリーマスクでの場合を述べている。これによって、NAが大きく、斜め入射光が増加して、偏光効果が大きいバイナリーマスクを用いた場合のリソグラフィ・シミュレーションの精度を向上することができる。本実施形態のその他の効果は、第1実施形態と同様である。
なお、本発明によるマスクパターンの修正方法の第2実施形態は、本実施形態に係るシ
ミュレーション方法により得られるリソグラフィ・モデルを用いて、上記マスクパターン
を修正するものである。
なお、露光後にポストベーク処理という、レジストに熱処理を加える工程の影響を加味した場合、これは、光強度分布を熱拡散による拡散長のガウス関数を畳み込み積分を行うことで得られるので、ここでは省略する。
また、本発明によるフォトマスクの第2実施形態は、本実施形態に係るマスクパターンの修正方法により得られた補正マスクパターンを備える。具体的には、本実施形態のシミュレーション方法によりフィッティングパラメーターを決定した後、最終補正図形、最適補正量を決定し、これらに基づいて作成された補正マスクパターンを用いてフォトマスクを作成する。
さらに、本発明による半導体装置の製造方法の第2実施形態は、基板上にレジスト膜を形成する工程と、本実施形態に係るフォトマスクを用いて前記レジスト膜を露光、現像して、該レジスト膜にパターンを形成する工程と、前記パターンが転写された前記レジスト膜を用いて、前記基板を加工する工程と、を含む。
なお、上記工程は、通常の半導体装置の製造方法にしたがって行われる。さらに、基板を加工する工程とは、転写パターンを有するレジスト膜により、基板上に形成された被エッチング膜等を除去する工程から半導体装置が得られるまでの一連の工程を含むものである。
本発明によるシミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法、フォトマスク、半導体装置の製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。
上記実施形態においては、仮の拡散長の範囲として、および0.0〜0.1[μm]程度、面偏光のパラメータは、-1≦σx≦1、-1≦σy≦1、σx2+σy2=1、仮の水平方向比率(ηx, ηy)・仮の垂直方向比率(ηz)の範囲は、光の強度が[0,1]に規格化するとして、-0.2≦ηx≦0.2、-0.2≦ηy≦0.2程度である。しかし、仮の拡散長や仮の水平方向比率・仮の垂直方向比率が上記範囲内にあることは必須ではなく、回帰計算が収束する限り、上記範囲外の値であってもよい。また、本発明は、半導体素子または液晶表示素子等を製造する際の光リソグラフィに好適に適用することができる。
本発明によるシミュレーションシステムの第1実施形態を示すブロック図で ある。 第1実施形態に係わる計算作業のフローチャートである。 第1実施形態の主だった計算過程を示す図のその1である。 第1実施形態の主だった計算過程を示す図のその2である。 第2実施形態に係わる計算作業のフローチャートである。 第2実施形態の主だった計算過程を示す図のその1である。 第2実施形態の主だった計算過程を示す図のその2である。 上から順に左右対称パターンにおける、上面からみたマスクのパターン、リソグラフィ・シミュレーションにおけるウェハ上のフォトレジスト断面における光強度の分布、上面から見た露光後フォトレジストの解像パターンの関係を示す図である。 左右対称パターンにおける、リソグラフィ・シミュレーション中のフォトレジスト断面での強度分布、設計値(マスクCD)、測定値(測定CD)、エラー値の関係を示す図である。 従来例に係わる計算作業のフローチャートである。 従来例の比較例の主だった計算過程を示す図その1である。 従来例の比較例の主だった計算過程を示す図その2である。 従来例の比較例の主だった計算過程を示す図その3である。
符号の説明
1 シミュレーションシステム
10 入力受付部
20 記憶部
30 算出部
32 電界ベクトル算出部
34 フレア電界ベクトル算出部
36 光強度算出部
40 決定部

Claims (7)

  1. 光フォトリソグラフィにより所定のマスクのマスクパターンをウェハ上に転写したときの転写パターンに関する情報をシミュレーションにより取得するシミュレーション方法であって、
    前記転写パターンの測定寸法の入力を受け付けるステップと、
    前記ウェハ面上の平面座標における所定の位置毎に電界ベクトルを算出するステップと、
    前記所定の位置毎にマスクパターンに由来するフレア電界ベクトルを算出するステップと、
    前記電界ベクトルに前記フレア電界ベクトルを加え、三つのベクトル成分の二乗和を光強度として、光強度分布を算出するステップと、
    当該シミュレーションにおける前記転写パターンの計算寸法を規定する対をなす2箇所のエッジでの光強度の閾値を未定定数とし、回帰計算によって、前記光強度の下で前記計算寸法と前記測定寸法との差が極小となるように前記閾値を決定するステップと、
    を含むことを特徴とするシミュレーション方法。
  2. 請求項1記載のシミュレーション方法において、
    前記所定のマスクが位相シフトマスクであり、かつ、
    マスクパターンに由来するフレア電界ベクトルを算出する前記ステップにおいて、
    マスクパターンの0相開口領域を+1、π相開口領域を−1、遮光領域を0とするマスク関数と、仮の拡散長を持つガウス関数との畳み込み積分を第一原初フレアとして算出し、ウェハと平行な面での二直交方向の偏光比率それぞれを前記第一原初フレアに掛けたものを面内二方向成分とした第一原初フレアベクトルとし、
    マスクパターンの0相開口領域とπ相開口領域を共に+1とするマスク関数と、前記仮の拡散長を持つガウス関数との畳み込み積分を、ウェハに垂直方向の第二原初フレアベクトルとし、
    前記第一原初フレアベクトルに仮の水平方向比率を掛け、前記第二原初フレアベクトルに仮の垂直方向比率を掛けて、この組み合せにより三次元したベクトルをフレア電界ベクトルとすることを特徴とするシミュレーション方法。
  3. 請求項1記載のシミュレーション方法において、
    前記所定のマスクがバイナリーマスクであり、かつ、
    マスクパターンに由来するフレア電界ベクトルを算出する前記ステップにおいて、
    マスクパターンの開口領域を1、遮光領域を0とするマスク関数と、仮の拡散長を持つガウス関数との畳み込み積分を第一原初フレアとして算出し、ウェハと平行な面での二直交方向の偏光比率それぞれを前記第一原初フレアに掛けたものを面内二方向の第一原初フレアベクトルとし、
    第一原初フレア自体を、ウェハに垂直な第二原初フレアベクトルとし、
    前記第一原初フレアベクトルに仮の水平方向比率を掛け、前記第二原初フレアベクトルに仮の垂直方向比率を掛けて、この組み合せにより三次元したベクトルをフレア電界ベクトルとすることを特徴とするシミュレーション方法。
  4. 請求項1乃至3いずれかに記載のシミュレーション方法により得られるリソグラフィ・モデルを用いて、前記マスクパターンを修正することを特徴とするマスクパターンの修正方法。
  5. 光フォトリソグラフィにより所定のマスクパターンをウェハ上に転写したときの転写パターンに関する情報をシミュレーションにより取得するシミュレーションシステムであって、
    前記転写パターンの測定寸法の入力を受け付ける手段と、
    前記ウェハ面上の平面座標における所定の位置毎に電界ベクトルを算出する手段と、
    前記所定の位置毎にマスクパターンに由来するフレア電界ベクトルを算出する手段と、
    前記電界ベクトルに前記フレア電界ベクトルを加え、三つのベクトル成分の二乗和を光強度として、光強度分布を算出する手段と、
    当該シミュレーションにおける前記転写パターンの計算寸法を規定する対をなす2箇所のエッジでの光強度の閾値を未定定数とし、回帰計算によって、前記光強度の下で前記計算寸法と前記測定寸法との差が極小となるように前記閾値を決定する手段と、
    を備えることを特徴とするシミュレーションシステム。
  6. 前記請求項4に記載のマスクパターンの修正方法により得られた補正マスクパターンを備えることを特徴とするフォトマスク。
  7. 基板上にレジスト膜を形成する工程と、
    請求項6に記載の前記フォトマスクを用いて前記レジスト膜を露光、現像して、該レジスト膜にパターンを形成する工程と、
    前記パターンが転写された前記レジスト膜を用いて、前記基板を加工する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2006340161A 2006-12-18 2006-12-18 シミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法 Pending JP2008153447A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006340161A JP2008153447A (ja) 2006-12-18 2006-12-18 シミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法
US11/956,439 US20080145769A1 (en) 2006-12-18 2007-12-14 Simulation method, simulation system, and method of correcting mask pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006340161A JP2008153447A (ja) 2006-12-18 2006-12-18 シミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法

Publications (1)

Publication Number Publication Date
JP2008153447A true JP2008153447A (ja) 2008-07-03

Family

ID=39527728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006340161A Pending JP2008153447A (ja) 2006-12-18 2006-12-18 シミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法

Country Status (2)

Country Link
US (1) US20080145769A1 (ja)
JP (1) JP2008153447A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013068864A (ja) * 2011-09-26 2013-04-18 Fujitsu Semiconductor Ltd マスクパターン補正装置、マスクパターン補正方法及びマスクパターン補正プログラム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166424B2 (en) * 2008-09-16 2012-04-24 United Microelectronics Corp. Method for constructing OPC model
JP2010113586A (ja) * 2008-11-07 2010-05-20 Nec Electronics Corp レイアウト密度検証システム、レイアウト密度検証方法、及びレイアウト密度検証用プログラム
DE102010030758B4 (de) * 2010-06-30 2018-07-19 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Steuerung kritischer Abmessungen in optischen Abbildungsprozessen für die Halbleiterherstellung durch Extraktion von Abbildungsfehlern auf der Grundlage abbildungsanlagenspezifischer Intensitätsmessungen und Simulationen
CN102122119A (zh) * 2011-03-16 2011-07-13 东南大学 一种光刻胶三维刻蚀过程模拟的改进快速推进方法
US9122169B2 (en) 2011-12-29 2015-09-01 Intel Corporation Mask layout patterns for closely spaced primitives in phase shift photolithography masks
CN103309165A (zh) * 2012-03-09 2013-09-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
JP6238687B2 (ja) * 2013-11-12 2017-11-29 キヤノン株式会社 マスクパターン作成方法、光学像の計算方法
US10656517B2 (en) 2016-01-20 2020-05-19 Mentor Graphics Corporation Pattern correction in multiple patterning steps

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07306524A (ja) * 1994-03-15 1995-11-21 Toshiba Corp フォトマスク及びその製造方法
JPH08236424A (ja) * 1995-02-27 1996-09-13 Nec Corp フォトレジストパターンの予測方法
JPH11125894A (ja) * 1997-10-24 1999-05-11 Nec Corp フォトマスク及びその設計方法
JP2002040625A (ja) * 1992-07-17 2002-02-06 Toshiba Corp 露光用マスク、レジストパターン形成方法及び露光マスク用基板の製造方法
JP2005077827A (ja) * 2003-09-01 2005-03-24 Fujitsu Ltd シミュレーション方法及び装置
JP2005085791A (ja) * 2003-09-04 2005-03-31 Semiconductor Leading Edge Technologies Inc フレアの測定方法
JP2006178458A (ja) * 2004-12-21 2006-07-06 Asml Netherlands Bv リソグラフィ投影装置を使用して描像する方法
JP2006313815A (ja) * 2005-05-09 2006-11-16 Nikon Corp 結像性能シミュレーション方法及び装置、並びに露光方法及び装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030997B2 (en) * 2001-09-11 2006-04-18 The Regents Of The University Of California Characterizing aberrations in an imaging lens and applications to visual testing and integrated circuit mask analysis
JP4351928B2 (ja) * 2004-02-23 2009-10-28 株式会社東芝 マスクデータの補正方法、フォトマスクの製造方法及びマスクデータの補正プログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040625A (ja) * 1992-07-17 2002-02-06 Toshiba Corp 露光用マスク、レジストパターン形成方法及び露光マスク用基板の製造方法
JPH07306524A (ja) * 1994-03-15 1995-11-21 Toshiba Corp フォトマスク及びその製造方法
JPH08236424A (ja) * 1995-02-27 1996-09-13 Nec Corp フォトレジストパターンの予測方法
JPH11125894A (ja) * 1997-10-24 1999-05-11 Nec Corp フォトマスク及びその設計方法
JP2005077827A (ja) * 2003-09-01 2005-03-24 Fujitsu Ltd シミュレーション方法及び装置
JP2005085791A (ja) * 2003-09-04 2005-03-31 Semiconductor Leading Edge Technologies Inc フレアの測定方法
JP2006178458A (ja) * 2004-12-21 2006-07-06 Asml Netherlands Bv リソグラフィ投影装置を使用して描像する方法
JP2006313815A (ja) * 2005-05-09 2006-11-16 Nikon Corp 結像性能シミュレーション方法及び装置、並びに露光方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013068864A (ja) * 2011-09-26 2013-04-18 Fujitsu Semiconductor Ltd マスクパターン補正装置、マスクパターン補正方法及びマスクパターン補正プログラム

Also Published As

Publication number Publication date
US20080145769A1 (en) 2008-06-19

Similar Documents

Publication Publication Date Title
US10962875B2 (en) Method of mask simulation model for OPC and mask making
US20210240907A1 (en) Method and Apparatus for Integrated Circuit Mask Patterning
JP2008153447A (ja) シミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法
TW567396B (en) Method for fabricating mask pattern, computer program product, method for manufacturing photomask, and method for manufacturing semiconductor device
US8285030B2 (en) Determining calibration parameters for a lithographic process
KR20130090368A (ko) 3d 레지스트 프로파일 시뮬레이션을 위한 리소그래피 모델
CN110943022B (zh) 半导体装置的制造方法
JP2009294386A (ja) リソグラフィシミュレーション方法
JP2009139632A (ja) マスクパターン補正方法及び露光用マスク
US20130139116A1 (en) Lithographically enhanced edge determination
US10276375B2 (en) Assistant pattern for measuring critical dimension of main pattern in semiconductor manufacturing
US11675958B2 (en) Lithography simulation method
JP2006114898A (ja) リソグラフィ装置およびデバイス製造方法
KR101603859B1 (ko) 프로세스 최적화를 위한 위상 조정 기법들
JP2006292941A (ja) 光近接効果補正方法およびその装置
JP2007225924A (ja) シミュレーション方法及び半導体装置の製造方法
Hou et al. Optical Proximity Correction, methodology and limitations
US7207030B2 (en) Method for improving a simulation model of photolithographic projection
JP2007324273A (ja) シミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法
US20230384665A1 (en) Sub-resolution assist features
US20110224945A1 (en) Method of performing etch proximity correction, method of forming photomask layout using the method, computer-readable recording medium storing programmed instructions for executing the method, and mask imaging system
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
JP2008191364A (ja) マスクパターンの設計方法
US8336000B2 (en) Method for determining position of auxiliary pattern, method for manufacturing photomask, and method for manufacturing semiconductor device
KR20070069994A (ko) 반도체 소자의 패턴 형성용 마스크 제작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306