JP2010113586A - レイアウト密度検証システム、レイアウト密度検証方法、及びレイアウト密度検証用プログラム - Google Patents
レイアウト密度検証システム、レイアウト密度検証方法、及びレイアウト密度検証用プログラム Download PDFInfo
- Publication number
- JP2010113586A JP2010113586A JP2008286539A JP2008286539A JP2010113586A JP 2010113586 A JP2010113586 A JP 2010113586A JP 2008286539 A JP2008286539 A JP 2008286539A JP 2008286539 A JP2008286539 A JP 2008286539A JP 2010113586 A JP2010113586 A JP 2010113586A
- Authority
- JP
- Japan
- Prior art keywords
- macro
- density
- layout
- metal
- metal density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】メタル密度チェックの精度を向上し、メタル密度チェック実行時のメモリ使用量、処理負荷、及び処理時間を削減する。
【解決手段】LSIレイアウト設計用マクロモデルにおいて、メタル密度チェックを行う際にチェック単位となるウィンドウの1辺の長さ分と同等、もしくは長さ分以上だけ、マクロ外周部から内側にレイアウト形状を見せるような構造を持たせたマクロモデルを作成することで、マクロモデル使用時のメタル密度チェックの精度を向上させると共に、処理実行時のメモリ消費量及び実行時間の削減を行う。
【選択図】図6
【解決手段】LSIレイアウト設計用マクロモデルにおいて、メタル密度チェックを行う際にチェック単位となるウィンドウの1辺の長さ分と同等、もしくは長さ分以上だけ、マクロ外周部から内側にレイアウト形状を見せるような構造を持たせたマクロモデルを作成することで、マクロモデル使用時のメタル密度チェックの精度を向上させると共に、処理実行時のメモリ消費量及び実行時間の削減を行う。
【選択図】図6
Description
本発明は、レイアウト密度検証システムに関し、特にLSI(Large Scale Integration)レイアウト設計用マクロモデルを作成し使用するレイアウト密度検証システムに関する。
従来は、LSIレイアウト設計用マクロモデルにおいて、全面メタルパターンのモデルを使用する手法や、マクロの配線形状を展開する手法、マクロ内のメタル密度の分布を領域別のテーブル形式で保持する手法、等が用いられていた。
図1に示すような全面メタルパターンのモデルを使用する手法では、マクロ内部のメタル密度が100%で計算される。しかし、この手法では、マクロモデルのメタル層の状態が実際のメタル密度を全く反映していないため、マクロ周辺にダミーメタルが十分挿入されず、チップ組み上げ後にメタル密度エラーが発生する可能性が残る。
図2に示すようなマクロの配線形状を展開する手法では、メタル密度の見積もり精度は向上するが、複雑なマクロ内配線形状を展開するため、計算時のメモリ消費量が大きくなる。また、マクロ内部のメタル層の複雑な図形情報を全て保持する必要があり、図形情報を格納するためのメモリ容量が多く必要となる。
図3に示すようなマクロ内のメタル密度の分布を領域別のテーブル形式で保持する手法では、メタル密度の見積もりは一定の精度で行えるが、メタル密度の表示方法が抽象化されたものになっているため、計算値に誤差が発生し、チップ組み上げ後にメタル密度エラーが発生する可能性が残る。また、この手法では、密度の表現をRECT単位で行っているため、チェック時のウィンドウ(チェックウィンドウ)とRECTの境界が一致しない場合、誤差が発生する可能性がある。通常、RECT構造体については、四角形(矩形)の左上隅と右下隅の座標を定義する。
また、図4に示すようなマクロ境界の一定部分についてレイアウト形状を表現したモデルが、主に配線ルール遵守の観点から用いられることがある。図4に示されたモデルは、配線DRC(Design Rule Check)のみ考慮したモデルである。この場合、マクロ境界からの距離は、配線ルール上の最大メタル幅に対するスペーシングルールが及ぶ範囲までとなっており、メタル密度が正確に表現されていない。
関連する技術として、特開2005−228208号公報(特許文献1)にチップのレイアウト密度検証方法が開示されている。
この関連技術は、チップ上への各種回路部品を表すマクロを配置するレイアウトにおける密度検証方法であって、チップへ配置するマクロのレイアウトデータ作成の段階で、マクロの特定層のデータ密度を算出し、マクロのレイアウトデータ作成の段階で作成されるマクロの端子情報やサイズ情報を含むファイルに、パラメータとして当該マクロに対応付けて付与し、マクロの端子情報やサイズ情報を元にチップへマクロの配置をするレイアウト段階で、パラメータを参照することにより、マクロの密度を反映したチップ上における密度の検証を行う。
この関連技術は、チップ上への各種回路部品を表すマクロを配置するレイアウトにおける密度検証方法であって、チップへ配置するマクロのレイアウトデータ作成の段階で、マクロの特定層のデータ密度を算出し、マクロのレイアウトデータ作成の段階で作成されるマクロの端子情報やサイズ情報を含むファイルに、パラメータとして当該マクロに対応付けて付与し、マクロの端子情報やサイズ情報を元にチップへマクロの配置をするレイアウト段階で、パラメータを参照することにより、マクロの密度を反映したチップ上における密度の検証を行う。
LSIレイアウト設計用マクロモデルについて、マクロ外周部から、一定の距離分だけ内部の配線形状を保持したモデルを作成し、このモデルを用いてメタル密度チェック及び修正を行う。
本発明のレイアウト密度検証システムは、レイアウトデータに含まれるマクロの座標情報を取得し、レイアウトデータに含まれるマクロの数、位置、及び形状を特定するレイアウトデータ解析部と、メタル密度チェックを行う際にチェック単位となるウィンドウの1辺の長さを特定し、レイアウトデータに含まれるマクロに対し、マクロの外周から内側に向かって、少なくともウィンドウの1辺の長さの幅の領域を確保し、確保された幅の領域だけ内部の配線形状を保持し、他の内部領域をメタルでマスクしたモデルを作成するモデル作成部と、作成されたモデルに対し、メタルでマスクされた領域のメタル密度を100%と判断し、内部の配線形状が保持された領域のメタル密度チェックを行い、マクロのメタル密度の分布をチェックするメタル密度チェック部とを具備する。
本発明のレイアウト密度検証方法は、レイアウトデータに含まれるマクロの座標情報を取得し、レイアウトデータに含まれるマクロの数、位置、及び形状を特定するステップと、メタル密度チェックを行う際にチェック単位となるウィンドウの1辺の長さを特定するステップと、レイアウトデータに含まれるマクロに対し、マクロの外周から内側に向かって、少なくともウィンドウの1辺の長さの幅の領域を確保し、確保された幅の領域だけ内部の配線形状を保持し、他の内部領域をメタルでマスクしたモデルを作成するステップと、作成されたモデルに対し、メタルでマスクされた領域のメタル密度を100%と判断し、内部の配線形状が保持された領域のメタル密度チェックを行い、マクロのメタル密度の分布をチェックするステップとを含む。
本発明のレイアウト密度検証用プログラムは、レイアウトデータに含まれるマクロの座標情報を取得し、レイアウトデータに含まれるマクロの数、位置、及び形状を特定するステップと、メタル密度チェックを行う際にチェック単位となるウィンドウの1辺の長さを特定するステップと、レイアウトデータに含まれるマクロに対し、マクロの外周から内側に向かって、少なくともウィンドウの1辺の長さの幅の領域を確保し、確保された幅の領域だけ内部の配線形状を保持し、他の内部領域をメタルでマスクしたモデルを作成するステップと、作成されたモデルに対し、メタルでマスクされた領域のメタル密度を100%と判断し、内部の配線形状が保持された領域のメタル密度チェックを行い、マクロのメタル密度の分布をチェックするステップとをコンピュータに実行させるためのプログラムである。
メタル密度チェックの精度を向上し、メタル密度チェック実行時のメモリ使用量、処理負荷、及び処理時間を削減する。
以下に、本発明の実施形態について添付図面を参照して説明する。
図5を参照すると、本発明のレイアウト密度検証システムは、記憶部10と、処理部20と、表示部30を備える。
図5を参照すると、本発明のレイアウト密度検証システムは、記憶部10と、処理部20と、表示部30を備える。
記憶部10は、レイアウトデータ、及び当該レイアウトデータに基づく処理結果データを記憶する。このとき、記憶部10は、外部の入力装置や記憶装置からレイアウトデータを取得する。或いは、記憶部10は、レイアウトデータを予め記憶していても良い。記憶部10の例として、メモリ等の半導体記憶装置、ハードディスク等の外部記憶装置(ストレージ)、又は、記憶媒体(メディア)等が考えられる。但し、実際には、これらの例に限定されない。
処理部20は、レイアウトデータに基づいて、メタル密度チェックを行い、処理結果データを作成する。メタル密度チェックとは、所定の領域内のメタル密度の分布のチェックを示す。処理部20の例として、CPU(Central Processing Unit)やマイクロプロセッサ(microprocessor)等の処理装置、又は同様の機能を有する半導体集積回路(Integrated Circuit(IC))等が考えられる。なお、処理部20は、各々の機能をコンピュータに実行させるためのプログラムでも良い。但し、実際には、これらの例に限定されない。
表示部30は、処理結果データを表示する。表示部30の例として、LCD(液晶ディスプレイ)やPDP(プラズマディスプレイ)、有機ELディスプレイ(organic electroluminescence display)等の表示装置、又は、表示内容を壁やスクリーンに投影するプロジェクタ等の映写装置、表示内容を用紙等に印刷するプリンタ等の印刷装置等が考えられる。或いは、表示部30は、外部の表示装置や記憶装置に処理結果データを出力するためのインターフェース(I/F:interface)でも良い。すなわち、表示部30は、何らかの出力装置であれば良い。但し、実際には、これらの例に限定されない。
処理部20は、レイアウトデータ解析部21と、モデル作成部22と、メタル密度チェック部23と、メタル密度修正部24を備える。
レイアウトデータ解析部21は、レイアウトデータを解析し、マクロの数や位置、及び形状を特定する。例えば、レイアウトデータ解析部21は、マクロの頂点部(隅/角)の座標情報を抽出し、座標情報に基づいて、マクロの数や位置を特定する。このとき、レイアウトデータ解析部21は、座標情報の数が4つであれば、マクロの形状が四角形(矩形)であると判定する。
モデル作成部22は、個々のマクロに対し、マクロ外周部(マクロの外縁/端)からマクロの内側に向かって、一定の距離分だけ内部の配線形状を保持したモデル(LSIレイアウト設計用マクロモデル)を作成する。このとき、モデル作成部22は、配線形状が保持された領域以外の部分はメタルでマスクする。本発明では、モデル作成部22は、メタル密度チェックを行う際にチェック単位となるウィンドウ(チェックウィンドウ)の1辺の長さを特定し、マクロ外周部から内側に向かって、ウィンドウの1辺の長さと同じか、それ以上の幅の領域を確保し、確保された幅の領域だけ内部の配線形状を保持したモデルを作成する。すなわち、モデル作成部22は、マクロの外周部に沿って、少なくともウィンドウの1辺の長さと同じ幅の領域を確保し、確保された幅の領域だけ内部の配線形状を保持したモデルを作成する。このとき、確保された幅の領域が、ウィンドウの1辺の長さを超過する場合、超過分は、ウィンドウの1辺の長さを超えない長さであると好適である。その理由は、本発明では、最低限、マクロ外周部からウィンドウ分の領域だけ内部の配線形状を保持できていれば良く、必要以上の領域に内部の配線形状を保持すると、マクロのメタル密度チェックにおける負荷が増えるためである。
ここでは、モデル作成部22は、マクロの形状が四角形(矩形)であれば、マクロ内の領域をテーブル化する。また、モデル作成部22は、マクロの形状が四角形(矩形)で無ければ、マクロ外周部から、一定の距離分だけ内部の配線形状を保持したモデルを作成する。通常、マクロの形状が四角形(矩形)で無い場合、多角形であることが多い。すなわち、モデル作成部22は、マクロの形状が四角形(矩形)のような単純な形状であれば、テーブル形式でのメタル密度の検証方法を選択する。その理由は、マクロの形状が四角形(矩形)であれば、ウィンドウがテーブル形式で区切られたテーブル内の各領域の境界にかかる場合でも、メタル密度チェックを容易に行うことができるからである。また、多角形形状のマクロに対しては、テーブル形式のマクロモデルでは誤差が発生しやすいためである。例えば、テーブル形式のマクロモデルを多角形形状のマクロに対して適用した場合、マクロの形状によっては、区切られた領域の境界等の問題で、ウィンドウが3つ以上の領域にまたがることもあり、1つの領域内のメタル密度の分布を正確に把握できない事態が考えられる。
メタル密度チェック部23は、マクロの頂点部(隅/角)の1つから順番に、ウィンドウサイズ分ずつ、マクロのメタル密度チェックを行う。例えば、メタル密度チェック部23は、上面図で示されたマクロの左上から右下まで、行あるいは列に沿って、ウィンドウサイズ分ずつ、マクロのメタル密度チェックを行う。なお、ウィンドウサイズとは、ウィンドウにより覆われた領域、もしくはウィンドウの枠により囲まれた領域を示す。また、メタル密度チェック部23は、メタル密度チェックの結果を示すデータを作成し、記憶部10に格納する。或いは、メタル密度チェック部23は、メタル密度チェックの結果を示すデータを、直接、外部に出力しても良い。更に、メタル密度チェック部23は、マクロのメタル密度が所定の基準を満たしているか判定する。
メタル密度修正部24は、マクロのメタル密度が所定の基準を満たしていない場合、メタル密度を修正する。例えば、メタル密度修正部24は、予め設定された規則に従って、マクロの内部の配線のレイアウトを修正する。或いは、メタル密度修正部24は、外部入力に応じて、マクロの内部の配線のレイアウトを修正する。
図6を参照して、本発明に係るLSIレイアウト設計用マクロモデルについて説明する。
本発明のレイアウト密度検証システムでは、LSIレイアウト設計用マクロモデルにおいて、マクロ外周部から内側にレイアウト形状を見せるように、メタル密度チェックを行う際に、少なくともチェック単位となるウィンドウの1辺の長さの幅の領域を確保する。確保された領域以外の部分はメタルでマスクする。
本発明のレイアウト密度検証システムでは、LSIレイアウト設計用マクロモデルにおいて、マクロ外周部から内側にレイアウト形状を見せるように、メタル密度チェックを行う際に、少なくともチェック単位となるウィンドウの1辺の長さの幅の領域を確保する。確保された領域以外の部分はメタルでマスクする。
通常、ウィンドウの形状は正方形であり、ウィンドウサイズは仕様により決まっている。なお、ウィンドウサイズは、任意に変更可能にしても良い。
図7を参照して、本発明におけるレイアウト密度検証の手順について説明する。
(1)ステップS101
レイアウトデータ解析部21は、レイアウトデータを参照する。ここでは、レイアウトデータ解析部21は、記憶部10に格納されたレイアウトデータを読み取る。
(1)ステップS101
レイアウトデータ解析部21は、レイアウトデータを参照する。ここでは、レイアウトデータ解析部21は、記憶部10に格納されたレイアウトデータを読み取る。
(2)ステップS102
レイアウトデータ解析部21は、レイアウトデータに基づいて、レイアウトデータの配線層の階層毎に、マクロ情報と、形状情報を取得し、レイアウトデータに含まれるマクロの数を確認する。マクロ情報には、レイアウトデータに含まれるマクロの数を示す情報を含む。形状情報は、マクロの頂点部(隅/角)の位置を示す座標情報を含む。ここでは、レイアウトデータ解析部21は、レイアウトデータの配線層のうち最下位層から順に、マクロ情報と、形状情報を取得し、レイアウトデータに含まれるマクロの数を確認する。
レイアウトデータ解析部21は、レイアウトデータに基づいて、レイアウトデータの配線層の階層毎に、マクロ情報と、形状情報を取得し、レイアウトデータに含まれるマクロの数を確認する。マクロ情報には、レイアウトデータに含まれるマクロの数を示す情報を含む。形状情報は、マクロの頂点部(隅/角)の位置を示す座標情報を含む。ここでは、レイアウトデータ解析部21は、レイアウトデータの配線層のうち最下位層から順に、マクロ情報と、形状情報を取得し、レイアウトデータに含まれるマクロの数を確認する。
(3)ステップS103
レイアウトデータ解析部21は、マクロ毎に、マクロの形状が四角形(矩形)か否か判定する。例えば、レイアウトデータ解析部21は、マクロの頂点部(隅/角)の座標情報の数が4つであれば、マクロの形状が四角形(矩形)であると判定する。
レイアウトデータ解析部21は、マクロ毎に、マクロの形状が四角形(矩形)か否か判定する。例えば、レイアウトデータ解析部21は、マクロの頂点部(隅/角)の座標情報の数が4つであれば、マクロの形状が四角形(矩形)であると判定する。
(4)ステップS104
モデル作成部22は、マクロの形状が四角形(矩形)であれば、マクロ内の領域をテーブル化する。ここでは、モデル作成部22は、マクロ内の領域をテーブル形式に区切ったモデルを作成する。なお、区切られたテーブル内の各領域のサイズは、ウィンドウサイズにしても良い。
モデル作成部22は、マクロの形状が四角形(矩形)であれば、マクロ内の領域をテーブル化する。ここでは、モデル作成部22は、マクロ内の領域をテーブル形式に区切ったモデルを作成する。なお、区切られたテーブル内の各領域のサイズは、ウィンドウサイズにしても良い。
(5)ステップS105
メタル密度チェック部23は、区切られたテーブル内の各領域におけるメタル密度の分布をチェックし、マクロ内のメタル密度の分布を領域別のテーブル形式で表現した結果データを作成し、記憶部10に格納する。
メタル密度チェック部23は、区切られたテーブル内の各領域におけるメタル密度の分布をチェックし、マクロ内のメタル密度の分布を領域別のテーブル形式で表現した結果データを作成し、記憶部10に格納する。
(6)ステップS106
モデル作成部22は、マクロの形状が四角形(矩形)で無ければ、本発明に係るLSIレイアウト設計用マクロモデルを作成する。ここでは、モデル作成部22は、図6に示すようなLSIレイアウト設計用マクロモデルを作成する。通常、マクロの形状が四角形(矩形)で無い場合、多角形であることが多い。
モデル作成部22は、マクロの形状が四角形(矩形)で無ければ、本発明に係るLSIレイアウト設計用マクロモデルを作成する。ここでは、モデル作成部22は、図6に示すようなLSIレイアウト設計用マクロモデルを作成する。通常、マクロの形状が四角形(矩形)で無い場合、多角形であることが多い。
(7)ステップS107
メタル密度チェック部23は、LSIレイアウト設計用マクロモデルにおいて、一部又は全部がマスクされていない領域のメタル密度の分布をチェックし、一部又は全部がマスクされていない領域のメタル密度を示す結果データを作成し、記憶部10に格納する。或いは、外部に出力する。なお、LSIレイアウト設計用マクロモデルにおいて、全面的にマスクされている領域のメタル密度は、常に100%となる。従って、メタル密度チェック部23は、無条件に、全面的にマスクされている領域のメタル密度を100%と判断する。
メタル密度チェック部23は、LSIレイアウト設計用マクロモデルにおいて、一部又は全部がマスクされていない領域のメタル密度の分布をチェックし、一部又は全部がマスクされていない領域のメタル密度を示す結果データを作成し、記憶部10に格納する。或いは、外部に出力する。なお、LSIレイアウト設計用マクロモデルにおいて、全面的にマスクされている領域のメタル密度は、常に100%となる。従って、メタル密度チェック部23は、無条件に、全面的にマスクされている領域のメタル密度を100%と判断する。
(8)ステップS108
メタル密度チェック部23は、マクロのメタル密度チェックが終了すると、対象となる階層内の残りのマクロのメタル密度チェックを開始する。例えば、メタル密度チェック部23は、レイアウトデータ解析部21又はモデル作成部22に、マクロのメタル密度チェックが終了した旨を通知し、残りのマクロのメタル密度チェックのための処理の開始を要求するようにしても良い。なお、実際には、メタル密度チェック部23は、同一階層内の全てのマクロのメタル密度チェックを同時に行うようにしても良い。
メタル密度チェック部23は、マクロのメタル密度チェックが終了すると、対象となる階層内の残りのマクロのメタル密度チェックを開始する。例えば、メタル密度チェック部23は、レイアウトデータ解析部21又はモデル作成部22に、マクロのメタル密度チェックが終了した旨を通知し、残りのマクロのメタル密度チェックのための処理の開始を要求するようにしても良い。なお、実際には、メタル密度チェック部23は、同一階層内の全てのマクロのメタル密度チェックを同時に行うようにしても良い。
(9)ステップS109
メタル密度チェック部23は、対象となる階層内の全てのマクロのメタル密度チェックが終了すると、上位階層にあるマクロのメタル密度チェックを開始する。
メタル密度チェック部23は、対象となる階層内の全てのマクロのメタル密度チェックが終了すると、上位階層にあるマクロのメタル密度チェックを開始する。
(10)ステップS110
メタル密度チェック部23は、レイアウトデータに含まれる全ての配線層のマクロのメタル密度チェックを完了すると、記憶部10に格納されている個々のメタル密度チェックの結果データに基づいて、個々のマクロのメタル密度が基準を満たしているか否か判定する。なお、実際には、メタル密度チェック部23は、対象となる階層内の全てのマクロのメタル密度チェックを完了する毎に、或いは、個々のマクロのメタル密度チェックを完了する毎に、記憶部10に格納されている個々のマクロのメタル密度が基準を満たしているか否か判定するようにしても良い。メタル密度チェック部23は、全ての配線層のマクロのメタル密度が基準を満たしている場合、処理を終了する。
メタル密度チェック部23は、レイアウトデータに含まれる全ての配線層のマクロのメタル密度チェックを完了すると、記憶部10に格納されている個々のメタル密度チェックの結果データに基づいて、個々のマクロのメタル密度が基準を満たしているか否か判定する。なお、実際には、メタル密度チェック部23は、対象となる階層内の全てのマクロのメタル密度チェックを完了する毎に、或いは、個々のマクロのメタル密度チェックを完了する毎に、記憶部10に格納されている個々のマクロのメタル密度が基準を満たしているか否か判定するようにしても良い。メタル密度チェック部23は、全ての配線層のマクロのメタル密度が基準を満たしている場合、処理を終了する。
(11)ステップS111
メタル密度修正部24は、メタル密度チェックが行われたマクロのうち1つでもメタル密度が基準を満たしていない場合、メタル密度が基準を満たすように、内部の配線形状を変更し、メタル密度を修正する。ここでは、メタル密度修正部24は、修正後のデータに基づいて、格納されているレイアウトデータを更新し、再度、メタル密度チェックのための処理を開始する。
メタル密度修正部24は、メタル密度チェックが行われたマクロのうち1つでもメタル密度が基準を満たしていない場合、メタル密度が基準を満たすように、内部の配線形状を変更し、メタル密度を修正する。ここでは、メタル密度修正部24は、修正後のデータに基づいて、格納されているレイアウトデータを更新し、再度、メタル密度チェックのための処理を開始する。
図8を参照して、LSIレイアウト設計用マクロモデルの生成手順について説明する。
(1)ステップS201
レイアウトデータ解析部21は、レイアウトデータを解析し、マクロの数や位置、及び形状を特定する。このとき、レイアウトデータ解析部21は、マクロ毎に、マクロの内部構造を確認する。ここでは、図9に示すように、マクロは、ピンと、ワイヤーと、ダミーメタルを含むものとする。
レイアウトデータ解析部21は、レイアウトデータを解析し、マクロの数や位置、及び形状を特定する。このとき、レイアウトデータ解析部21は、マクロ毎に、マクロの内部構造を確認する。ここでは、図9に示すように、マクロは、ピンと、ワイヤーと、ダミーメタルを含むものとする。
(2)ステップS202
モデル作成部22は、図10に示すように、マクロ境界から内側にメタル密度のチェックウインドウの1辺に相当する距離で内部領域を設定する。
モデル作成部22は、図10に示すように、マクロ境界から内側にメタル密度のチェックウインドウの1辺に相当する距離で内部領域を設定する。
(3)ステップS203
モデル作成部22は、内部領域内の各層の配線、及びVIA(上下層配線の接続部)を削除する。ここでは、図11に示すように、モデル作成部22は、内部領域内のワイヤーやダミーメタルを削除する。
モデル作成部22は、内部領域内の各層の配線、及びVIA(上下層配線の接続部)を削除する。ここでは、図11に示すように、モデル作成部22は、内部領域内のワイヤーやダミーメタルを削除する。
(4)ステップS204
モデル作成部22は、内部領域、及び残った配線、VIA、及びピンをOBS図形に変換し、LSIレイアウト設計用マクロモデルとする。ここでは、図12に示すように、モデル作成部22は、内部領域内を全面メタルとし、マクロの全体図をOBS図形に変換する。なお、OBS図形とは、モデル内に配線禁止領域を示した図形である。
モデル作成部22は、内部領域、及び残った配線、VIA、及びピンをOBS図形に変換し、LSIレイアウト設計用マクロモデルとする。ここでは、図12に示すように、モデル作成部22は、内部領域内を全面メタルとし、マクロの全体図をOBS図形に変換する。なお、OBS図形とは、モデル内に配線禁止領域を示した図形である。
以上のように、本発明は、LSIレイアウト設計用マクロモデルにおいて、メタル密度チェックを行う際にチェック単位となるウィンドウの1辺の長さ分と同等、もしくは長さ分以上だけ、マクロ外周部から内側にレイアウト形状を見せるような構造を持たせたマクロモデルを作成することで、マクロモデル使用時のメタル密度チェックの精度を向上させると共に、処理実行時のメモリ消費量及び実行時間の削減を行うことを特徴とする。
本発明では、LSIレイアウト設計用マクロモデルについて、マクロ外周部から、一定の距離分だけ内部の配線形状を保持したモデルを作成し、このモデルを用いてメタル密度チェック及び修正を行う。
本発明により、メタル密度チェックの精度を向上し、メタル密度チェック実行時のメモリ使用量、処理負荷、及び処理時間を削減する。その理由は、マクロ外周部からメタル密度チェックのウィンドウサイズ分だけマクロ内の配線形状を保持しており、マクロ周辺部におけるメタル密度の状況を正確に表現できるためである。また、マクロ内部のチェック不要な部分がマスクされており、モデルのデータ量が削減されているためである。
以上、本発明の実施形態を詳述してきたが、実際には上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
10… 記憶部
20… 処理部
21… レイアウトデータ解析部
22… モデル作成部
23… メタル密度チェック部
24… メタル密度修正部
30… 表示部
20… 処理部
21… レイアウトデータ解析部
22… モデル作成部
23… メタル密度チェック部
24… メタル密度修正部
30… 表示部
Claims (15)
- レイアウトデータに含まれるマクロの座標情報を取得し、前記レイアウトデータに含まれるマクロの数、位置、及び形状を特定するレイアウトデータ解析部と、
メタル密度チェックを行う際にチェック単位となるウィンドウの1辺の長さを特定し、前記レイアウトデータに含まれるマクロに対し、前記マクロの外周から内側に向かって、少なくとも前記ウィンドウの1辺の長さの幅の領域を確保し、前記確保された幅の領域だけ内部の配線形状を保持し、他の内部領域をメタルでマスクしたモデルを作成するモデル作成部と、
前記作成されたモデルに対し、メタルでマスクされた領域のメタル密度を100%と判断し、内部の配線形状が保持された領域のメタル密度チェックを行い、前記マクロのメタル密度の分布をチェックするメタル密度チェック部と
を具備する
レイアウト密度検証システム。 - 請求項1に記載のレイアウト密度検証システムであって、
前記レイアウトデータ解析部は、前記マクロの形状が矩形か否か判定し、
前記モデル作成部は、前記マクロの形状が矩形でなければ、前記マクロの外周から内側に向かって、少なくとも前記ウィンドウの1辺の長さの幅の領域を確保し、前記確保された幅の領域内に内部の配線形状を保持し、他の内部領域をメタルでマスクしたモデルを作成する
レイアウト密度検証システム。 - 請求項2に記載のレイアウト密度検証システムであって、
前記モデル作成部は、前記マクロの形状が矩形であれば、前記マクロ内の領域をテーブル形式に区切り、
前記メタル密度チェック部は、前記区切られたテーブル内の各領域におけるメタル密度の分布をチェックし、前記マクロのメタル密度の分布を領域別のテーブル形式で表現した結果データを作成する
レイアウト密度検証システム。 - 請求項1乃至3のいずれか一項に記載のレイアウト密度検証システムであって、
前記メタル密度チェック部は、配線層の最下位層から順に、同一階層内のマクロのメタル密度の分布をチェックし、同一階層内の全てのマクロのメタル密度の分布のチェックを完了した場合、上位層のマクロのメタル密度の分布をチェックする
レイアウト密度検証システム。 - 請求項1乃至4のいずれか一項に記載のレイアウト密度検証システムであって、
前記レイアウトデータに含まれるマクロのうち、少なくとも1つのマクロのメタル密度が所定の基準を満たしていない場合、メタル密度が所定の基準を満たしていないマクロのメタル密度を修正し、前記レイアウトデータを更新し、前記更新されたレイアウトデータを前記レイアウトデータ解析部に提供するメタル密度修正部
を更に具備する
レイアウト密度検証システム。 - レイアウトデータに含まれるマクロの座標情報を取得し、前記レイアウトデータに含まれるマクロの数、位置、及び形状を特定するステップと、
メタル密度チェックを行う際にチェック単位となるウィンドウの1辺の長さを特定するステップと、
前記レイアウトデータに含まれるマクロに対し、前記マクロの外周から内側に向かって、少なくとも前記ウィンドウの1辺の長さの幅の領域を確保し、前記確保された幅の領域だけ内部の配線形状を保持し、他の内部領域をメタルでマスクしたモデルを作成するステップと、
前記作成されたモデルに対し、メタルでマスクされた領域のメタル密度を100%と判断し、内部の配線形状が保持された領域のメタル密度チェックを行い、前記マクロのメタル密度の分布をチェックするステップと
を含む
レイアウト密度検証方法。 - 請求項6に記載のレイアウト密度検証方法であって、
前記マクロの形状が矩形か否か判定するステップと、
前記マクロの形状が矩形でなければ、前記マクロの外周から内側に向かって、少なくとも前記ウィンドウの1辺の長さの幅の領域を確保し、前記確保された幅の領域内に内部の配線形状を保持し、他の内部領域をメタルでマスクしたモデルを作成するステップと
を更に含む
レイアウト密度検証方法。 - 請求項7に記載のレイアウト密度検証方法であって、
前記マクロの形状が矩形であれば、前記マクロ内の領域をテーブル形式に区切るステップと、
前記区切られたテーブル内の各領域におけるメタル密度の分布をチェックし、前記マクロのメタル密度の分布を領域別のテーブル形式で表現した結果データを作成するステップと
を更に含む
レイアウト密度検証方法。 - 請求項6乃至8のいずれか一項に記載のレイアウト密度検証方法であって、
配線層の最下位層から順に、同一階層内のマクロのメタル密度の分布をチェックするステップと、
同一階層内の全てのマクロのメタル密度の分布のチェックを完了した場合、上位層のマクロのメタル密度の分布をチェックするステップと
を更に含む
レイアウト密度検証方法。 - 請求項6乃至9のいずれか一項に記載のレイアウト密度検証方法であって、
前記レイアウトデータに含まれるマクロのうち、少なくとも1つのマクロのメタル密度が所定の基準を満たしていない場合、メタル密度が所定の基準を満たしていないマクロのメタル密度を修正し、前記レイアウトデータを更新するステップ
を更に含む
レイアウト密度検証方法。 - レイアウトデータに含まれるマクロの座標情報を取得し、前記レイアウトデータに含まれるマクロの数、位置、及び形状を特定するステップと、
メタル密度チェックを行う際にチェック単位となるウィンドウの1辺の長さを特定するステップと、
前記レイアウトデータに含まれるマクロに対し、前記マクロの外周から内側に向かって、少なくとも前記ウィンドウの1辺の長さの幅の領域を確保し、前記確保された幅の領域だけ内部の配線形状を保持し、他の内部領域をメタルでマスクしたモデルを作成するステップと、
前記作成されたモデルに対し、メタルでマスクされた領域のメタル密度を100%と判断し、内部の配線形状が保持された領域のメタル密度チェックを行い、前記マクロのメタル密度の分布をチェックするステップと
をコンピュータに実行させるための
レイアウト密度検証用プログラム。 - 請求項11に記載のレイアウト密度検証用プログラムであって、
前記マクロの形状が矩形か否か判定するステップと、
前記マクロの形状が矩形でなければ、前記マクロの外周から内側に向かって、少なくとも前記ウィンドウの1辺の長さの幅の領域を確保し、前記確保された幅の領域内に内部の配線形状を保持し、他の内部領域をメタルでマスクしたモデルを作成するステップと
を更にコンピュータに実行させるための
レイアウト密度検証用プログラム。 - 請求項12に記載のレイアウト密度検証用プログラムであって、
前記マクロの形状が矩形であれば、前記マクロ内の領域をテーブル形式に区切るステップと、
前記区切られたテーブル内の各領域におけるメタル密度の分布をチェックし、前記マクロのメタル密度の分布を領域別のテーブル形式で表現した結果データを作成するステップと
を更にコンピュータに実行させるための
レイアウト密度検証用プログラム。 - 請求項11乃至13のいずれか一項に記載のレイアウト密度検証用プログラムであって、
配線層の最下位層から順に、同一階層内のマクロのメタル密度の分布をチェックするステップと、
同一階層内の全てのマクロのメタル密度の分布のチェックを完了した場合、上位層のマクロのメタル密度の分布をチェックするステップと
を更にコンピュータに実行させるための
レイアウト密度検証用プログラム。 - 請求項11乃至14のいずれか一項に記載のレイアウト密度検証用プログラムであって、
前記レイアウトデータに含まれるマクロのうち、少なくとも1つのマクロのメタル密度が所定の基準を満たしていない場合、メタル密度が所定の基準を満たしていないマクロのメタル密度を修正し、前記レイアウトデータを更新するステップ
を更にコンピュータに実行させるための
レイアウト密度検証用プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008286539A JP2010113586A (ja) | 2008-11-07 | 2008-11-07 | レイアウト密度検証システム、レイアウト密度検証方法、及びレイアウト密度検証用プログラム |
US12/612,955 US20100122226A1 (en) | 2008-11-07 | 2009-11-05 | Layout density verification system and layout density verification method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008286539A JP2010113586A (ja) | 2008-11-07 | 2008-11-07 | レイアウト密度検証システム、レイアウト密度検証方法、及びレイアウト密度検証用プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010113586A true JP2010113586A (ja) | 2010-05-20 |
Family
ID=42166336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008286539A Withdrawn JP2010113586A (ja) | 2008-11-07 | 2008-11-07 | レイアウト密度検証システム、レイアウト密度検証方法、及びレイアウト密度検証用プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100122226A1 (ja) |
JP (1) | JP2010113586A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212377A (ja) * | 2009-03-09 | 2010-09-24 | Toshiba Corp | 半導体集積回路設計装置および半導体集積回路設計方法 |
CN109359363B (zh) * | 2018-09-30 | 2023-07-18 | 上海华力微电子有限公司 | 一种图形密度的分析方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003108622A (ja) * | 2001-09-27 | 2003-04-11 | Nec Corp | 配線モデル化手法、配線モデル、配線モデルの抽出方法及び配線設計手法 |
US7363099B2 (en) * | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
US6770554B1 (en) * | 2003-03-27 | 2004-08-03 | Applied Micro Circuits Corporation | On-chip interconnect circuits with use of large-sized copper fill in CMP process |
US7155689B2 (en) * | 2003-10-07 | 2006-12-26 | Magma Design Automation, Inc. | Design-manufacturing interface via a unified model |
US7197737B1 (en) * | 2003-12-23 | 2007-03-27 | Cypress Semiconductor Corporation | Techniques for placing dummy features in an integrated circuit based on dielectric pattern density |
JP2006344176A (ja) * | 2005-06-10 | 2006-12-21 | Nec Electronics Corp | 密度を考慮したマクロ配置設計装置、プログラム及び設計方法 |
US7886262B2 (en) * | 2006-08-15 | 2011-02-08 | Chew Marko P | System and method of maximizing integrated circuit manufacturing yield with fabrication process simulation driven layout optimization |
JP2008153447A (ja) * | 2006-12-18 | 2008-07-03 | Nec Electronics Corp | シミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法 |
US7937674B2 (en) * | 2006-12-29 | 2011-05-03 | Cadence Design Systems, Inc. | Method, system, and computer program product for predicting thin film integrity, manufacturability, reliability, and performance in electronic designs |
US7814447B2 (en) * | 2006-12-29 | 2010-10-12 | Cadence Design Systems, Inc. | Supplant design rules in electronic designs |
TWI416096B (zh) * | 2007-07-11 | 2013-11-21 | Nova Measuring Instr Ltd | 用於監控圖案化結構的性質之方法及系統 |
US8001495B2 (en) * | 2008-04-17 | 2011-08-16 | International Business Machines Corporation | System and method of predicting problematic areas for lithography in a circuit design |
US8136068B2 (en) * | 2008-09-30 | 2012-03-13 | Cadence Design Systems, Inc. | Methods, systems, and computer program products for implementing compact manufacturing models in electronic design automation |
-
2008
- 2008-11-07 JP JP2008286539A patent/JP2010113586A/ja not_active Withdrawn
-
2009
- 2009-11-05 US US12/612,955 patent/US20100122226A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20100122226A1 (en) | 2010-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8732626B2 (en) | System and method of circuit layout for multiple cells | |
JP2009065056A (ja) | 半導体集積回路のレイアウト方法、レイアウトプログラム、及びレイアウト装置 | |
US8809072B2 (en) | Sub-resolution assist feature arranging method and computer program product and manufacturing method of semiconductor device | |
TWI476617B (zh) | 自動產生違反電路設計規則解決方案的方法及其系統 | |
JP2011028098A (ja) | パターン評価方法、パターン作成方法およびパターン評価プログラム | |
JP2007256305A (ja) | 回路パターンデータ補正方法及び半導体装置の製造方法 | |
JP2010021187A (ja) | 半導体集積回路の設計方法、設計プログラム、及び半導体集積回路の製造方法 | |
JP2010113586A (ja) | レイアウト密度検証システム、レイアウト密度検証方法、及びレイアウト密度検証用プログラム | |
JP2010532511A (ja) | 固定及び自由レイアウトエンティティを含む回路レイアウトを修正するためのレイアウト修正エンジン | |
US9946829B2 (en) | Methods for redistributing cell densities in layout area of IC | |
CN114444426A (zh) | 芯片设计方法、装置、存储介质及电子设备 | |
JP2009014790A (ja) | フォトマスクパターン検証方法、フォトマスクパターン検証装置、半導体集積回路の製造方法、フォトマスクパターン検証制御プログラムおよび可読記憶媒体 | |
JP2016105446A (ja) | 設計方法、設計装置及びプログラム | |
JP2012042498A (ja) | マスクパターン作成方法およびリソグラフィターゲットパターン作成方法 | |
JP2004302110A (ja) | マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法 | |
JP4946655B2 (ja) | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置および設計支援方法 | |
US8443310B2 (en) | Pattern correcting method, mask forming method, and method of manufacturing semiconductor device | |
US20150143304A1 (en) | Target Point Generation for Optical Proximity Correction | |
JP6745614B2 (ja) | 基板設計装置および基板設計プログラム | |
US9747403B2 (en) | Power-and-ground (PG) network characterization and distributed PG network creation for hierarchical circuit designs | |
JP4265722B2 (ja) | パターンデータ修正方法及び装置 | |
US8806417B1 (en) | Rule coverage rate auto-extraction and rule number auto-mark | |
US20120183906A1 (en) | Mask pattern generating method, manufacturing method of semiconductor device, and computer program product | |
JP6498983B2 (ja) | 半導体集積回路の設計支援装置及び設計支援方法 | |
CN113779920B (zh) | 元件侦测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120110 |