JP6745614B2

JP6745614B2 - 基板設計装置および基板設計プログラム

Info

Publication number: JP6745614B2
Application number: JP2016048025A
Authority: JP
Inventors: 公彦川本; 功治松浦
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2016-03-11
Filing date: 2016-03-11
Publication date: 2020-08-26
Anticipated expiration: 2036-03-11
Also published as: JP2017162336A

Description

本発明は、基板に部品を配置するための基板設計を行うための技術に関するものである。

近年、プリント基板に搭載される電子部品の小型化が著しく進んでいる。プリント基板には小型化した電子部品が多数搭載されるため、プリント基板の設計に多くの時間を要している。更に、電子部品が配置される箇所が決定された後も、一定割合以上のパターン配線が行われないと電子部品の配置の可否を判断することができない。

特許文献１には、電子部品の配置を設計するときに、プリント基板の面積に対する電子部品の面積の比率を用いて、電子部品を配置できるか見極めるための技術が開示されている。
特許文献２には、特許文献１と同様の技術を利用して電子部品の自動配置を行うための技術が開示されている。
これらの技術では、電子部品を配置できるかを見極めるための判定値が予め用意されるが、判定値の決定には過去の設計実績および個人のノウハウに頼らざるを得ない。そのため、これらの技術を利用して電子部品の配置を決定するにはプリント基板に冗長な面積を要する場合がある。
また、電子部品個々の電極の配置状態および接続パターンの配線方向などによって、配線に必要となる領域が電子部品のある部分に偏った状態になる場合がある。その場合、これらの技術では電子部品の周辺に冗長な領域を要するため、これらの技術を近年の高密度設計に使用することは困難である。

特開２００１−７６０２１号公報特開２０１２−１１８６１５号公報

本発明は、基板に部品を高い密度で配置できるようにすることを目的とする。

本発明の基板設計装置は、
部品の形状と大きさとを示す部品外形と、当該部品が有する端子の位置を示す端子情報とを含んだ部品データの集合である部品データベースから、基板に配置される対象となる対象部品毎の部品データを取得するデータ取得部と、
対象部品毎に、対象部品の部品データを用いて、対象部品の形状と大きさとに対応する部品矩形を算出する部品矩形算出部と、
対象部品毎に、部品矩形の周囲に付加領域を付加して、対象部品のために前記基板に確保される範囲の大きさを有する占有矩形を算出する占有矩形算出部とを備え、
付加領域は、対象部品が有する端子に配線するために必要な接続領域を含み、
占有矩形算出部は、端子情報に基づいて、端子が位置しない側に対しては部品間の必要間隔を有する第２の付加領域の幅を算出し、端子が位置する側に対しては、前記端子情報に基づく前記接続領域の幅が前記部品間の必要間隔より狭くない場合、前記接続領域を含む第２の付加領域の幅を算出し、前記端子情報に基づく前記接続領域の幅が前記部品間の必要間隔より狭い場合、前記部品間の必要間隔を有するように前記第２の付加領域の幅を算出することを特徴とする。

本発明によれば、付加領域を調整することによって適正な占有矩形を得ることができる。そして、適正な占有矩形を用いて部品の配置領域を決定することにより、基板に部品を高い密度で配置することが可能になる。

実施の形態１における基板設計装置１００の構成図。実施の形態１における基板設計方法のフローチャート。実施の形態１における部品データベース２１０の構成図。実施の形態１における接続データベース２２０の構成図。実施の形態１における部品矩形３１０を示す図。実施の形態１における占有矩形３２０を示す図。実施の形態１における仕様データ２３０の内容を示す図。実施の形態２における占有矩形３２０を示す図。実施の形態３における占有矩形３２０を示す図。実施の形態における基板設計装置１００のハードウェア構成図。

実施の形態１．
基板設計装置１００について、図１から図６に基づいて説明する。

＊＊＊構成の説明＊＊＊
図１に基づいて、基板設計装置１００の構成について説明する。
基板設計装置１００は、プロセッサ９０１とメモリ９０２と補助記憶装置９０３と入力装置９０７と出力装置９０８といったハードウェアを備えるコンピュータである。プロセッサ９０１は、信号線を介して他のハードウェアと接続されている。

プロセッサ９０１は、プロセッシングを行うＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）であり、他のハードウェアを制御する。具体的には、プロセッサ９０１は、ＣＰＵ、ＤＳＰまたはＧＰＵである。ＣＰＵはＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔの略称であり、ＤＳＰはＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒの略称であり、ＧＰＵはＧｒａｐｈｉｃｓＰｒｏｃｅｓｓｉｎｇＵｎｉｔの略称である。
メモリ９０２は揮発性の記憶装置である。メモリ９０２は、主記憶装置またはメインメモリとも呼ばれる。具体的には、メモリ９０２はＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）である。
補助記憶装置９０３は不揮発性の記憶装置である。具体的には、補助記憶装置９０３は、ＲＯＭ、ＨＤＤまたはフラッシュメモリである。ＲＯＭはＲｅａｄＯｎｌｙＭｅｍｏｒｙの略称であり、ＨＤＤはＨａｒｄＤｉｓｋＤｒｉｖｅの略称である。
入力装置９０７は、入力を受け付ける装置である。具体的には、入力装置９０７は、キーボード、マウス、テンキーまたはタッチパネルである。
出力装置９０８は、出力を行う装置である。具体的には、出力装置９０８は、表示を行うモニタ、または、印刷を行うプリンタである。

基板設計装置１００は、データ取得部１１０と部品矩形算出部１２０と占有矩形算出部１３０と配置領域決定部１４０と配線設計部１５０といった「部」を機能構成の要素として備える。「部」の機能はソフトウェアで実現される。「部」の機能については後述する。

補助記憶装置９０３には、「部」の機能を実現するプログラムが記憶されている。「部」の機能を実現するプログラムは、メモリ９０２にロードされて、プロセッサ９０１によって実行される。
さらに、補助記憶装置９０３にはＯＳ（ＯｐｅｒａｔｉｎｇＳｙｓｔｅｍ）が記憶されている。ＯＳの少なくとも一部は、メモリ９０２にロードされて、プロセッサ９０１によって実行される。
つまり、プロセッサ９０１は、ＯＳを実行しながら、「部」の機能を実現するプログラムを実行する。
「部」の機能を実現するプログラムを実行して得られるデータは、メモリ９０２、補助記憶装置９０３、プロセッサ９０１内のレジスタまたはプロセッサ９０１内のキャッシュメモリといった記憶装置に記憶される。
なお、基板設計装置１００が複数のプロセッサ９０１を備えて、複数のプロセッサ９０１が「部」の機能を実現するプログラムを連携して実行してもよい。

メモリ９０２はデータを記憶する記憶部１９１として機能する。但し、メモリ９０２以外の記憶装置が記憶部１９１として機能してもよい。
入力装置９０７は入力を受け付ける受付部１９５として機能する。
出力装置９０８は出力を行う出力部１９６として機能する。

プロセッサ９０１とメモリ９０２と補助記憶装置９０３とをまとめたハードウェアを「プロセッシングサーキットリ」という。
「部」は「処理」または「工程」に読み替えてもよい。「部」の機能はファームウェアで実現してもよい。
「部」の機能を実現するプログラムは、磁気ディスク、光ディスクまたはフラッシュメモリ等の不揮発性の記憶媒体に記憶することができる。

＊＊＊動作の説明＊＊＊
基板設計装置１００の動作は基板設計方法に相当する。また、基板設計方法の手順は基板設計プログラムの手順に相当する。

図２に基づいて、基板設計方法を説明する。
ステップＳ１０１において、設計者は、入力装置９０７を操作して、部品指定情報を基板設計装置１００に入力する。
そして、受付部１９５は、入力された部品指定情報を受け付ける。

部品指定情報は、対象部品を指定する情報である。具体的には、部品指定情報は、対象部品毎の部品識別子を含む。部品識別子は部品を識別する。具体的な部品識別子は部品の名称である。
対象部品は、基板に配置される対象となる部品である。
基板は、プリント基板またはプリント配線板ともいう。
部品は、基板に搭載される電子部品である。

ステップＳ１１０はデータ取得処理である。
ステップＳ１１０において、データ取得部１１０は、部品指定情報を用いて、対象部品毎の部品データ２１１を部品データベース２１０から取得する。

図３に基づいて、部品データベース２１０を説明する。
部品データベース２１０は、部品データ２１１の集合であり、記憶部１９１に予め記憶される。
部品データ２１１は、部品識別子、部品外形、実装種類および端子毎の端子情報など、部品に関する情報を含む。
部品外形は、部品の形状と大きさとを示す。
実装種類は、部品が基板に実装される方法の種類を示す。具体的には、実装種類は、挿入実装または表面実装である。挿入実装の部品は基板に挿入されて基板に半田付けされる。表面実装の部品は基板の表面に半田付けされる。
端子情報は、部品が有する端子に関する情報であり、端子識別子、相対位置および端子形状などを示す。端子識別子は端子を識別する。相対位置は部品のうちの端子が位置する部分を示す。端子形状は端子の形状を示す。

図２に戻り、ステップＳ１１０の説明を続ける。
具体的には、データ取得部１１０は、部品指定情報に含まれる部品識別子毎に、同じ部品識別子を含んだ部品データ２１１を部品データベース２１０から取得する。

さらに、データ取得部１１０は、部品指定情報を用いて、対象部品毎の接続データ２２１を接続データベース２２０から取得する。

図４に基づいて、接続データベース２２０を説明する。
接続データベース２２０は、接続データ２２１の集合であり、記憶部１９１に予め記憶される。
接続データ２２１は、部品識別子および端子毎の接続先情報を含む。
接続先情報は、部品が有する端子の接続先を示す。

図２に戻り、ステップＳ１１０の説明を続ける。
具体的には、データ取得部１１０は、部品指定情報に含まれる部品識別子毎に、同じ部品識別子を含んだ接続データ２２１を接続データベース２２０から取得する。

ステップＳ１２０は部品矩形算出処理である。
ステップＳ１２０において、部品矩形算出部１２０は、対象部品３００毎に、対象部品３００の部品データ２１１を用いて、部品矩形３１０を算出する。
部品矩形３１０は、対象部品３００の形状と大きさとに対応する矩形である。

図５に基づいて、部品矩形３１０を説明する。
部品矩形３１０は、対象部品３００を囲う大きさを有する。具体的には、部品矩形３１０は、対象部品３００の幅Ｗと対象部品３００の奥行きＤとを縦横の長さとして有する。幅Ｗおよび奥行きＤは、部品データ２１１の部品外形が示す値である。
対象部品３００は、本体３０１と端子３０２とを備える。端子３０２は、本体３０１に接続される。図５において、複数の端子３０２があるが、１つの端子３０２にのみ符号を付し、他の端子３０２に対する符号は省略する。
図５において、部品矩形３１０のそれぞれの辺は、本体３０１または端子３０２に接している。

ステップＳ１３０は占有矩形算出処理である。
ステップＳ１３０において、占有矩形算出部１３０は、対象部品３００毎に、対象部品３００の部品矩形３１０を用いて、占有矩形３２０を算出する。
占有矩形３２０は、対象部品３００のために基板に確保される領域の大きさを有する。つまり、占有矩形３２０と同じ大きさを有する領域が、対象部品３００のために基板に確保される。

図６に基づいて、占有矩形３２０を説明する。
占有矩形３２０は、部品矩形３１０の周囲に付加領域３２１を付加して得られる矩形である。
付加領域３２１は、部品矩形３１０の周囲に付加される領域であり、部品間に必要な間隔以上の幅Ｓを有する。
接続領域３２２は、対象部品３００が有する端子３０２に配線するために必要な領域である。言い換えると、接続領域３２２は、対象部品３００から配線を引き出すために必要となる領域である。接続領域３２２は付加領域３２１に含まれる。図６において、接続領域３２２は、ＶＩＡ３０３が設けられる領域である。ＶＩＡはビアホールの略称である。

図２に戻り、ステップＳ１３０の説明を続ける。
占有矩形算出部１３０は、占有矩形３２０を算出する際に仕様データ２３０を参照する。

図７に基づいて、仕様データ２３０を説明する。
仕様データ２３０は、基板設計の仕様に関する情報を含んだデータであり、記憶部１９１に予め記憶される。
仕様データ２３０は、基板外形、層数、ＶＩＡ外形、間隔情報および配線パターン情報などを含む。
基板外形は、基板の形状と大きさとを示す。
層数は、基板が有する層の数である。
ＶＩＡ外形は、ＶＩＡの形状と大きさを示す。
間隔情報は、部品、パターンおよびＶＩＡなどの要素毎に、要素間の必要間隔を示す。必要間隔は、要素間に必要な間隔である。
配線パターン情報は、配線パターンに関する情報である。

図２に戻り、ステップＳ１３０の説明を続ける。
具体的には、占有矩形算出部１３０は、以下のように占有矩形３２０を算出する。
まず、占有矩形算出部１３０は、ＶＩＡ外形を用いて、接続領域３２２となる矩形を算出する。
次に、占有矩形算出部１３０は、接続領域３２２の幅を部品間の必要間隔と比較する。接続領域３２２の幅は、端子３０２が位置する側の辺と対向する辺との間隔である。
次に、接続領域３２２の幅が部品間の必要間隔より狭い場合、占有矩形算出部１３０は、接続領域３２２の幅を、部品間の必要間隔に変更する。
次に、占有矩形算出部１３０は、部品データ２１１に含まれる端子情報を参照して、端子３０２の位置を特定する。そして、占有矩形算出部１３０は、部品矩形３１０に対して端子３０２が位置する側に接続領域３２２を付加する。
次に、占有矩形算出部１３０は、部品矩形３１０と接続領域３２２とを囲う占有矩形３２０を算出する。算出される占有矩形３２０は、端子３０２が位置する側で接続領域３２２に接して、端子３０２が位置しない側で部品矩形３１０に接する。
そして、占有矩形算出部１３０は、端子３０２が位置しない側の付加領域３２１の幅を、部品間の必要間隔に変更する。付加領域３２１の幅は、部品矩形３１０の辺と占有矩形３２０の辺との間隔である。

接続領域３２２が不要である場合、付加領域３２１は、部品間の必要間隔と同じ幅を有して部品矩形３１０を囲う領域である。

占有矩形算出処理（Ｓ１３０）について補足する。
挿入実装の部品に関して、基板の層数によっては複数の層で配線パターンの引き出しが可能であるため、付加領域３２１が不要な場合がある。
表面実装の部品に関して、複数の層に配線パターンを配線するために、ＶＩＡ３０３を設けるための接続領域３２２を、占有矩形３２０の中に盛り込むことが可能である。具体的な部品は、ＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）である。

ステップＳ１４０は配置領域決定処理である。
ステップＳ１４０において、配置領域決定部１４０は、仕様データ２３０に含まれる基板外形と、対象部品３００毎の占有矩形３２０とを用いて、対象部品３００毎の配置領域を決定する。
配置領域は、基板の中で対象部品３００が配置される領域である。

具体的には、配置領域決定部１４０は、詰め込み問題の解法アルゴリズムを計算することによって、対象部品３００毎の配置領域を決定する。
詰め込み問題とは、様々な大きさの矩形を互いに重ならないように平面内に配置する問題である。
具体的な解法アルゴリズムは、ＢＬＦ法である。ＢＬＦは（Ｂｏｔｔｏｍ−Ｌｅｆｔ−Ｆｉｌｌ）の略称である。

解法アルゴリズムの計算において、対象部品３００毎の占有矩形３２０は、基板外形に対して、以下のように配置される。
対象部品３００毎の占有矩形３２０は、互いに接する位置に配置することができる。
基板外形からはみ出る占有矩形３２０がある場合、その占有矩形３２０は、向きを変えて、基板外形に配置される。

以下の（１）または（２）の場合、配置領域決定部１４０はエラーメッセージを出力部１９６に入力し、出力部１９６はエラーメッセージを表示する。その後、ステップＳ１５０が実行されずに、処理は終了する。
（１）占有矩形３２０の面積の合計が基板の面積を上回る。
（２）少なくともいずれかの対象部品３００の配置領域を決定することができない。つまり、全ての占有矩形３２０を基板外形の中に配置することができない。

全ての対象部品３００の配置領域を決定することができた場合、つまり、全ての占有矩形３２０を基板外形の中に配置することができた場合、処理はステップＳ１５０に進む。

ステップＳ１５０は配線設計処理である。
ステップＳ１５０において、配線設計部１５０は、対象部品３００毎の配置領域に基づいて、配線設計を行う。
具体的には、配線設計部１５０は、仕様データ２３０に含まれる配線パターン情報およびＶＩＡ外形を用いて、配線設計を行う。配線設計は従来技術である。

＊＊＊実施の形態１の効果＊＊＊
付加領域３２１を調整することによって適正な占有矩形３２０を得ることができる。そして、適正な占有矩形３２０を用いて部品の配置領域を決定することにより、基板に部品を高い密度で配置することが可能になる。

実施の形態２．
対象部品３００において端子３０２が本体３０１の１辺にのみある場合について、図８に基づいて説明する。但し、実施の形態１と重複する説明は省略または簡略する。

＊＊＊構成の説明＊＊＊
基板設計装置１００の構成は、実施の形態１と同じである。

＊＊＊動作の説明＊＊＊
基板設計方法の処理の流れは、実施の形態１と同じである。
但し、端子３０２が対象部品３００の本体３０１の１辺にのみある場合、占有矩形算出部１３０は、以下のように動作する。
占有矩形算出処理（Ｓ１３０）において、占有矩形算出部１３０は、部品矩形３１０に対して端子３０２がある側の１辺にのみ接続領域３２２を付加して、占有矩形３２０を算出する。

図８において、対象部品３００は、本体３０１の１辺にのみ端子３０２を有する表面実装の部品である。
ＶＩＡ３０３を設けるための接続領域３２２がない場合、端子３０２を複数の配線層に配線することはできない。
そのため、占有矩形算出部１３０は、端子３０２がある側にのみ接続領域３２２を付加して、占有矩形３２０を算出する。
付加領域３２１は、端子３０２がある側で幅が広く、端子３０２がない側で幅が狭い。

＊＊＊実施の形態２の効果＊＊＊
付加領域３２１が冗長な幅を持たないため、占有矩形３２０が冗長な大きさにならない。そのため、基板に部品を高い密度で配置することが可能になる。

実施の形態３．
端子３０２の接続先を考慮した形態について、図９に基づいて説明する。但し、実施の形態１と重複する説明は省略または簡略する。

＊＊＊動作の説明＊＊＊
基板設計方法の処理の流れは、実施の形態１と同じである。
但し、占有矩形算出部１３０は、端子３０２の接続先を考慮する。
占有矩形算出処理（Ｓ１３０）において、占有矩形算出部１３０は、対象部品３００毎に対象部品３００の接続データを用いて、対象部品３００が有する部品から部品矩形３１０の外の接続先に接続される端子３０２を特定する。そして、占有矩形算出部１３０は、特定された端子３０２を対象にして接続領域３２２を算出する。

図９において、奇数番目の端子３０２の接続先は端子３０２の先端側であり、偶数番目の端子３０２の接続先は端子３０２の根元側である。この場合、偶数番目の端子３０２に対する接続領域を付加する必要はない。
そのため、占有矩形算出部１３０は、奇数番目の端子３０２を対象にして接続領域３２２を算出する。その結果、接続領域３２２が小さくなる。

＊＊＊実施の形態３の効果＊＊＊
接続領域３２２が冗長な大きさを持たないため、占有矩形３２０が冗長な大きさにならない。そのため、基板に部品を高い密度で配置することが可能になる。

＊＊＊実施の形態の補足＊＊＊
実施の形態において、基板設計装置１００の機能はハードウェアで実現してもよい。
図１０に、基板設計装置１００の機能がハードウェアで実現される場合の構成を示す。
基板設計装置１００は処理回路９９０を備える。処理回路９９０はプロセッシングサーキットリともいう。
処理回路９９０は、実施の形態で説明した「部」の機能を実現する専用の電子回路である。この「部」には記憶部１９１も含まれる。
具体的には、処理回路９９０は、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ロジックＩＣ、ＧＡ、ＡＳＩＣ、ＦＰＧＡまたはこれらの組み合わせである。ＧＡはＧａｔｅＡｒｒａｙの略称であり、ＡＳＩＣはＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔの略称であり、ＦＰＧＡはＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙの略称である。
なお、基板設計装置１００が複数の処理回路９９０を備えて、複数の処理回路９９０が「部」の機能を連携して実現してもよい。

基板設計装置１００の機能は、ソフトウェアとハードウェアとの組み合わせで実現してもよい。つまり、「部」の一部をソフトウェアで実現し、「部」の残りをハードウェアで実現してもよい。

実施の形態は、好ましい形態の例示であり、本発明の技術的範囲を制限することを意図するものではない。実施の形態は、部分的に実施してもよいし、他の形態と組み合わせて実施してもよい。フローチャート等を用いて説明した手順は、適宜に変更してもよい。

１００基板設計装置、１１０データ取得部、１２０部品矩形算出部、１３０占有矩形算出部、１４０配置領域決定部、１５０配線設計部、１９１記憶部、１９５受付部、１９６出力部、２１０部品データベース、２１１部品データ、２２０接続データベース、２２１接続データ、２３０仕様データ、３００対象部品、３０１本体、３０２端子、３０３ＶＩＡ、３１０部品矩形、３２０占有矩形、３２１付加領域、３２２接続領域、９０１プロセッサ、９０２メモリ、９０３補助記憶装置、９０７入力装置、９０８出力装置、９９０処理回路。

Claims

部品の形状と大きさとを示す部品外形と、当該部品が有する端子の位置を示す端子情報とを含んだ部品データの集合である部品データベースから、基板に配置される対象となる対象部品毎の部品データを取得するデータ取得部と、
対象部品毎に、対象部品の部品データを用いて、対象部品の形状と大きさとに対応する部品矩形を算出する部品矩形算出部と、
対象部品毎に、部品矩形の周囲に付加領域を付加して、対象部品のために前記基板に確保される範囲の大きさを有する占有矩形を算出する占有矩形算出部と
を備える基板設計装置であって、
前記付加領域は、対象部品が有する端子に配線するために必要な接続領域を含み、
前記占有矩形算出部は、前記端子情報に基づいて、端子が位置しない側に対しては部品間の必要間隔を有する第１の付加領域の幅を算出し、端子が位置する側に対しては、前記端子情報に基づく前記接続領域の幅が前記部品間の必要間隔より狭くない場合、前記接続領域を含む第２の付加領域の幅を算出し、前記端子情報に基づく前記接続領域の幅が前記部品間の必要間隔より狭い場合、前記部品間の必要間隔を有するように前記第２の付加領域の幅を算出すること
を特徴とする基板設計装置。
前記データ取得部は、部品が有する端子毎に端子の接続先を示す情報を含んだ接続データの集合である接続データベースから、対象部品毎の接続データを取得し、
前記占有矩形算出部は、対象部品毎に対象部品の接続データを用いて対象部品が有する部品から部品矩形の外の接続先に接続される端子を特定し、特定された端子のみを対象にして前記接続領域を算出する
請求項１に記載の基板設計装置。
前記部品矩形のそれぞれの辺は、当該部品の本体または端子に接している
請求項１または請求項２に記載の基板設計装置。
前記基板の形状と大きさとを示す情報と対象部品毎の占有矩形とを用いて、対象部品毎に、前記基板の中で対象部品が配置される領域を決定する配置領域決定部
を備える請求項１から請求項３のいずれか１項に記載の基板設計装置。
部品の形状と大きさとを示す部品外形と、当該部品が有する端子の位置を示す端子情報とを含んだ部品データの集合である部品データベースから、基板に配置される対象となる対象部品毎の部品データを取得するデータ取得部と、
対象部品毎に、対象部品の部品データを用いて、対象部品の形状と対象部品の大きさとに対応する部品矩形を算出する部品矩形算出部と、
対象部品毎に、部品矩形の周囲に付加領域を付加して、対象部品のために前記基板に確保される範囲の大きさを有する占有矩形を算出する占有矩形算出部として
コンピュータを機能させるための基板設計プログラムであって、
前記付加領域は、対象部品が有する端子に配線するために必要な接続領域を含み、
前記占有矩形算出部は、前記端子情報に基づいて、端子が位置しない側に対しては部品間の必要間隔を有する第２の付加領域の幅を算出し、端子が位置する側に対しては、前記端子情報に基づく前記接続領域の幅が前記部品間の必要間隔より狭くない場合、前記接続領域を含む第２の付加領域の幅を算出し、前記端子情報に基づく前記接続領域の幅が前記部品間の必要間隔より狭い場合、前記部品間の必要間隔を有するように前記第２の付加領域の幅を算出すること
を特徴とする基板設計プログラム。