JP2010212377A - 半導体集積回路設計装置および半導体集積回路設計方法 - Google Patents

Abstract

【課題】タイミングマージンの厳しい信号のメタル配線における膜厚変動を抑制することのできる半導体集積回路設計装置および半導体集積回路設計方法を提供する。
【解決手段】半導体集積回路設計装置１は、指定信号メタルパターン抽出部１１が、指定された信号名のメタルパターンを記憶装置１０００に格納されたレイアウトデータから抽出し、メタルパターン周囲領域設定部１２が、指定信号メタルパターン抽出部１１により抽出されたメタルパターンの周囲に所定の領域を設定し、メタル被覆率評価部１３が、メタルパターン周囲領域設定部１２により設定された周囲領域のメタル被覆率を算出して、そのメタル被覆率が所定値以上あるかどうかを評価し、メタル被覆率が所定値未満と評価されたときは、ダミーメタル挿入部１４が、上述の周囲領域にダミーメタルを挿入する。
【選択図】図１

Description

本発明は、半導体集積回路設計装置および半導体集積回路設計方法に関する。

半導体集積回路のメタル配線の配線密度が基板上の位置によって大きく異なると、製造工程において、メタルのエッチングの進行速度が基板上の位置によって異なってしまい、配線幅が変動するという問題が発生する。

この問題に対して、従来、ダミーメタルを挿入して、メタル配線層の被覆率（単位領域に占めるメタル面積の割合）を一定の範囲に保つことが行われており、被覆率を２５％〜８５％に設定している例もある（例えば、特許文献１参照。）。

さらに、製造工程の一層の微細化の進展により、近年では、上述の配線幅変動の問題に加えて、メタル配線層の被覆率の違いによる、メタル配線の膜厚の変動の影響が顕著になってきている。特に、タイミングがクリティカルなパスのメタル配線に膜厚減少が発生すると、配線抵抗が増大して信号遅延が増加し、半導体集積回路の動作上のタイミングマージンへ与える影響が無視できなくなる。

このようなメタル配線の膜厚の変動は、メタル配線層の被覆率が低いほど大きくなることが知られている。そこで、この場合も、ダミーメタルを挿入して被覆率を上げることが、その対策として有効である。その場合、例えば被覆率を５０％以上にすると、メタル配線の膜厚変動を抑えることができる例などが知られている。したがって、メタル配線の膜厚の変動によるタイミングマージンへの影響を発生させないためには、メタル配線層の被覆率をチップ全域で５０％程度以上に高くすることが望まれる。

しかし、多層配線を使用している場合、下層のメタル配線の膜厚の変動は、その配線位置に積層された上層のメタル配線の、基板からの距離の変動を引き起こす。基板からの距離が変動すると上層メタル配線の対基板容量が変化するので、ダミーメタル挿入位置には、上下層の配線位置関係も考慮する必要がある。そのため、チップ全面を高被覆率とするダミーメタル挿入には多大な設計期間を要し、その実現に非常な困難を伴う、という問題があった。

特開２００２−５０６２６号公報 （第５ページ、図１）

そこで、本発明の目的は、タイミングマージンの厳しい信号のメタル配線における膜厚変動を抑制することのできる半導体集積回路設計装置および半導体集積回路設計方法を提供することにある。

本発明の一態様によれば、指定された信号名のメタルパターンをレイアウトデータから抽出する指定信号メタルパターン抽出手段と、前記指定信号メタルパターン抽出手段により抽出されたメタルパターンの周囲に所定の領域を設定するメタルパターン周囲領域設定手段と、前記メタルパターン周囲領域設定手段により設定された所定領域のメタル被覆率を算出し、前記メタル被覆率が所定値以上あるかどうかを評価するメタル被覆率評価手段と、前記メタル被覆率評価手段により前記メタル被覆率が所定値未満と評価されたときに、前記所定領域にダミーメタルを挿入するダミーメタル挿入手段とを備えることを特徴とする半導体集積回路設計装置が提供される。

また、本発明の別の一態様によれば、タイミングがクリティカルなパスの信号名を指定するステップと、指定された前記信号名のメタルパターンをレイアウトデータから抽出するステップと、抽出された前記メタルパターンの周囲に所定の領域を設定するステップと、設定された前記所定領域のメタル被覆率を算出するステップと、算出された前記メタル被覆率がメタル膜厚変動抑止に効果のある所定値以上であるかどうかを評価するステップと、前記メタル被覆率が前記所定値未満であるときに、前記所定の領域にダミーメタルを挿入するステップとを備えることを特徴とする半導体集積回路設計方法が提供される。

また、本発明のさらに別の一態様によれば、クロックツリーの任意の分岐点の信号名を指定するステップと、指定された前記信号名の全メタルパターンをレイアウトデータから抽出するステップと、抽出された前記全メタルパターンの周囲にそれぞれ所定の領域を設定するステップと、設定された前記それぞれの所定の領域のメタル被覆率を算出するステップと、前記メタル被覆率が総て同じになるように前記それぞれの所定の領域にダミーメタルを挿入するステップとを備えることを特徴とする半導体集積回路設計方法が提供される。

さらに、本発明の別の一態様によれば、指定された信号名のメタルパターンをレイアウトデータから抽出する指定信号メタルパターン抽出手段と、前記指定信号メタルパターン抽出手段によりメタルパターンが抽出された層よりも下層の全メタル層に対して、前記抽出されたメタルパターンの配置位置と同じ位置をダミーメタル配置禁止領域に設定するダミーメタル配置禁止領域設定手段と、前記下層のメタル層の前記同じ位置にあるメタルパターンを前記レイアウトデータから抽出する下層メタル層メタルパターン抽出手段と、前記指定信号メタルパターン抽出手段により抽出されたメタルパターンの周囲および前記下層メタル層メタルパターン抽出手段により抽出されたメタルパターンの周囲に、それぞれ所定の領域を設定するメタルパターン周囲領域設定手段と、前記メタルパターン周囲領域設定手段により設定された所定領域のメタル被覆率を算出し、前記メタル被覆率が所定値以上あるかどうかを評価するメタル被覆率評価手段と、前記メタル被覆率評価手段により前記メタル被覆率が所定値未満と評価された前記所定領域の前記ダミーメタル配置禁止領域を除く領域にダミーメタルを挿入するダミーメタル挿入手段とを備えることを特徴とする半導体集積回路設計装置が提供される。

また、本発明のさらに別の一態様によれば、タイミングがクリティカルなパスの信号名を指定するステップと、指定された前記信号名のメタルパターンをレイアウトデータから抽出するステップと、前記メタルパターンが抽出された層よりも下層の全メタル層に対して、前記抽出されたメタルパターンの配置位置と同じ位置をダミーメタル配置禁止領域に設定するステップと、前記下層のメタル層の前記同じ位置にあるメタルパターンを前記レイアウトデータから抽出するステップと、抽出された前記信号名のメタルパターンの周囲および前記下層のメタル層のメタルパターンの周囲に、それぞれ所定の領域を設定するステップと、設定された前記それぞれの所定領域のメタル被覆率を算出するステップと、算出された前記メタル被覆率がメタル膜厚変動抑止に効果のある所定値以上であるかどうかを評価するステップと、前記メタル被覆率が前記所定値未満であると評価された前記所定の領域の、上層から設定された前記ダミーメタル配置禁止領域以外の領域に、ダミーメタルを挿入するステップとを備えることを特徴とする半導体集積回路設計方法が提供される。

本発明によれば、タイミングマージンの厳しい信号のメタル配線における膜厚変動を抑制することができる。

本発明の実施例１に係る半導体集積回路設計装置の構成の例を示すブロック図。 メタル被覆率とメタル膜厚変動率の関係の例を示す図。 実施例１の半導体集積回路設計装置を用いてタイミングがクリティカルなパスのメタル配線の膜厚変動を抑制する第１の方法の処理の流れの例を示すフロー図。 図３のフローの実行例を示す模式的パターンレイアウト図。 実施例１の半導体集積回路設計装置を用いてタイミングがクリティカルなパスのメタル配線の膜厚変動を抑制する第２の方法の処理の流れの例を示すフロー図。 図５のフローの実行例を示す模式的パターンレイアウト図。 実施例１の半導体集積回路設計装置を用いてクロック信号のメタル配線の膜厚変動を抑制する方法の処理の流れの例を示すフロー図。 図７のフローを説明するための回路図および模式的パターンレイアウト図。 クロックツリーの例を示す図。 半導体集積回路の多層配線層の模式的断面図。 本発明の実施例２に係る半導体集積回路設計装置の構成の例を示すブロック図。 実施例２の半導体集積回路設計装置を用いて上層メタル層のタイミングがクリティカルなパス配線の膜厚変動を抑制する方法の処理の流れの例を示すフロー図。 図１２のフローの実行例を示す模式的パターンレイアウト図。

以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。

図１は、本発明の実施例１に係る半導体集積回路設計装置の構成の例を示すブロック図である。

本実施例の半導体集積回路設計装置１は、指定された信号名のメタルパターンを記憶装置１０００に格納されたレイアウトデータから抽出する指定信号メタルパターン抽出部１１と、指定信号メタルパターン抽出部１１により抽出されたメタルパターンの周囲に所定の領域を設定するメタルパターン周囲領域設定部１２と、メタルパターン周囲領域設定部１２により設定された周囲領域のメタル被覆率を算出し、そのメタル被覆率が所定値以上あるかどうかを評価するメタル被覆率評価部１３と、メタル被覆率評価部１３によりメタル被覆率が所定値未満と評価されたときに、上述の周囲領域にダミーメタルを挿入するダミーメタル挿入部１４と、を備える。

図２は、本実施例の半導体集積回路設計装置１が設計の対象とする半導体集積回路のメタル被覆率とメタル膜厚変動率の関係を示す図である。

図２に示すように、設計対象の半導体集積回路では、メタル被覆率が５０％以上あればメタル膜厚の変動は生じないが、メタル被覆率が５０％未満の場合、メタル膜厚の変動が発生し、メタル被覆率が低いほどメタル膜厚の減少が大きくなる。

このメタル膜厚の減少が、タイミングマージンの厳しい信号のメタル配線に発生すると、タイミングエラーを引き起こす可能性が高くなる。

そこで、本実施例の半導体集積回路設計装置１では、タイミングマージンの厳しい信号を指定して信号名を入力すると、その信号名のメタルパターンを記憶装置１０００に格納されたレイアウトデータから抽出し、そのメタルパターンの周囲のメタル被覆率が５０％以上となるように、ダミーメタルの挿入を行う。

図３に、タイミングマージンの厳しい信号としてタイミングがクリティカルなパスの信号名を指定したときの、半導体集積回路設計装置１の処理の流れをフロー図で示す。

この図３のフロー図および図４の模式的パターンレイアウト図を用いて、タイミングがクリティカルなパスのメタルパターンに対する半導体集積回路設計装置１の処理の流れを説明する。

図３のフローの処理の開始にあたっては、まず、半導体集積回路設計装置１へタイミングがクリティカルなパスの信号名を指定する入力を行う（ステップＳ０１）。

このタイミングがクリティカルなパスの信号名の指定を受けて、指定信号メタルパターン抽出部１１は、図４（ａ）に示すように、そのタイミングがクリティカルなパスのメタルパターン１０１を記憶装置１０００に格納されたレイアウトデータから抽出する（ステップＳ０２）。

続いて、メタルパターン周囲領域設定部１２が、抽出されたメタルパターン１０１の周囲に、図４（ｂ）に示すような所定の周囲領域１０２を設定する（ステップＳ０３）。

次に、メタル被覆率評価部１３が、周囲領域１０２のメタル被覆率を算出し（ステップＳ０４）、その算出したメタル被覆率が、５０％以上であるかどうかを評価する（ステップＳ０５）。

その評価の結果、メタル被覆率が５０％以上であれば（ＹＥＳ）、本フローの処理はそのまま終了するが、メタル被覆率が５０％未満であるときは（ＮＯ）、図４（ｃ）に示すように、ダミーメタル挿入部１４が、周囲領域１０２にダミーメタル１０３を挿入する。

これにより、チップ全体のメタル被覆率を高くすることは困難であっても、タイミングマージンの厳しいクリティカルパスのメタルパターンの周囲についてはメタル被覆率を高めることができ、タイミングがクリティカルなパスのメタル配線の膜厚変動を抑制することができる。その結果、タイミングがクリティカルなパスのタイミングマージンの変動を抑制することができる。

ところで、タイミングがクリティカルなパスのメタル配線の膜厚変動を抑制する効果は、そのメタル配線の周囲領域の面積を狭く取り、その面積内でのメタル被覆率が高いほど高くなる。しかし、周囲領域の面積が狭い場合、メタル被覆率が５０％未満でも、配線密度がある程度高いと、ダミーメタルを配置するスペースが取れないことがある。

そこで、次に、タイミングがクリティカルなパスのメタル配線のごく近傍にダミーメタルが配置できない場合でも、半導体集積回路設計装置１を用いて、タイミングがクリティカルなパスのメタル配線のできるだけ近くにダミーメタルを配置する方法について説明する。この方法では、メタル被覆率を算出する領域を段階的に広くして、ダミーメタルを配置するスペースを確保するようにする。

図５に、メタル被覆率を算出する領域を段階的に広くしながらダミーメタルを挿入する方法の処理の流れをフロー図で示す。

この図５のフロー図および図６の模式的パターンレイアウト図を用いて、タイミングがクリティカルなパスのメタルパターンの近傍にダミーメタルが配置できない場合の、ダミーメタル挿入処理について説明する。

図５のフローの処理の開始にあたっては、まず、半導体集積回路設計装置１へタイミングがクリティカルなパスの信号名を指定する入力を行う（ステップＳ１１）。

このタイミングがクリティカルなパスの信号名の指定を受けて、指定信号メタルパターン抽出部１１は、図６（ａ）に示すように、そのタイミングがクリティカルなパスのメタルパターン２０１を記憶装置１０００に格納されたレイアウトデータから抽出する（ステップＳ１２）。

続いて、メタルパターン周囲領域設定部１２が、抽出されたメタルパターン２０１の周囲に、図６（ａ）に示すように、面積の異なる３つの周囲領域、すなわち、小面積周囲領域２０２、中面積周囲領域２０３、大面積周囲領域２０４を設定する（ステップＳ１３）。

次に、メタル被覆率評価部１３が、小面積周囲領域２０２のメタル被覆率を算出し（ステップＳ１４）、その算出したメタル被覆率が、５０％以上であるかどうかを評価する（ステップＳ１５）。

その評価の結果、メタル被覆率が５０％以上であれば（ＹＥＳ）、本フローの処理はそのまま終了するが、メタル被覆率が５０％未満であるときは（ＮＯ）、ダミーメタル挿入部１４が、小面積周囲領域２０２にダミーメタルを挿入する（ステップＳ１６）。

ただし、図６（ａ）に示す例では、小面積周囲領域２０２にスペースがなく、小面積周囲領域２０２にダミーメタルは挿入できなかったものとする。

次に、そのダミーメタル挿入効果を検証するため、メタル被覆率評価部１３は、再度、小面積周囲領域２０２のメタル被覆率を算出し、被覆率５０％以上を達成できたかどうかを評価する（ステップＳ１７）。

その評価の結果、メタル被覆率５０％以上を達成できていれば（ＹＥＳ）、本フローの処理は終了するが、メタル被覆率が５０％未満であるときは（ＮＯ）、メタル被覆率評価部１３は、続いて、中面積周囲領域２０３のメタル被覆率を算出し（ステップＳ１８）、その算出したメタル被覆率が、５０％以上であるかどうかを評価する（ステップＳ１９）。

その評価の結果、メタル被覆率が５０％以上であれば（ＹＥＳ）、本フローの処理は終了するが、メタル被覆率が５０％未満であるときは（ＮＯ）、ダミーメタル挿入部１４が、中面積周囲領域２０３に、図６（ｂ）に示すように、ダミーメタル２０５を挿入する（ステップＳ２０）。

次に、そのダミーメタル挿入効果を検証するため、メタル被覆率評価部１３は、再度、中面積周囲領域２０３のメタル被覆率を算出し、被覆率５０％以上を達成できたかどうかを評価する（ステップＳ２１）。

その評価の結果、メタル被覆率５０％以上を達成できていれば（ＹＥＳ）、本フローの処理は終了するが、メタル被覆率が５０％未満であるときは（ＮＯ）、メタル被覆率評価部１３は、続いて、大面積周囲領域２０４のメタル被覆率を算出し（ステップＳ２２）、その算出したメタル被覆率が、５０％以上であるかどうかを評価する（ステップＳ２３）。

その評価の結果、メタル被覆率が５０％以上であれば（ＹＥＳ）、本フローの処理は終了するが、メタル被覆率が５０％未満であるときは（ＮＯ）、ダミーメタル挿入部１４が、大面積周囲領域２０４に、図６（ｃ）に示すように、ダミーメタル２０５を挿入し（ステップＳ２４）、本フローの処理を終了する。

このフローの処理により、タイミングがクリティカルなパスのメタル配線のごく近傍にはダミーメタルが配置できなくても、タイミングがクリティカルなパスのメタル配線を含む中面積あるいは大面積の領域のメタル被覆率を高めることができる。これにより、タイミングがクリティカルなパスのメタル配線の膜厚変動ができるだけ小さくなるようにすることができる。

次に、タイミングマージンの厳しい信号がクロック信号であるときの処理の例を示す。

一般に、同期設計された半導体集積回路では、クロック配線末端でのクロックスキューを低減させるために、クロックバッファをツリー状に段階的に配置してクロック配線を分岐させるクロックツリー構造がとられる。このようなクロックツリー構造では、各分岐点で分岐されるクロック配線の遅延時間のバランスが当初の設計通りに保たれることにより、クロックスキューの発生が防止できる。

したがって、クロックツリーの分岐点で分岐される複数のクロック配線について、それぞれのクロック配線の周囲領域のメタル被覆率の間に差があると、クロック配線の遅延時間のバランスが崩れ、クロック配線末端でクロックスキューが発生するようになる。

そこで、本実施例の半導体集積回路設計装置１を用いて、クロックツリーの分岐点で分岐される複数のクロック配線のそれぞれの周囲領域のメタル被覆率を同じにする方法を示す。

図７は、上述の方法の処理の流れの例を示すフロー図である。この処理の流れについて、図８を参照しながら説明する。

図７のフローの処理の開始にあたっては、まず、半導体集積回路設計装置１へクロック信号の信号名を指定する入力を行う（ステップＳ２１）。

例えば、図８（ａ）に示す回路において、クロックバッファＢ０の出力の信号名であるＣＫ１を指定したとする。ここで、このクロック信号ＣＫ１は、分岐点Ｐ１で分岐され、クロックバッファＢ１に接続されるクロック配線３０１と、クロックバッファＢ２に接続されるクロック配線４０１に枝分かれしているものとする。

クロック信号の信号名の指定を受けると、指定信号メタルパターン抽出部１１は、そのクロック信号のメタルパターンを記憶装置１０００に格納されたレイアウトデータから抽出する（ステップＳ２２）。

例えば、図８（ａ）のクロック信号ＣＫ１に対しては、図８（ｂ）に示すようなクロック配線３０１に対するメタルパターン３１１と、図８（ｃ）に示すようなクロック配線４０１に対するメタルパターン４１１を抽出する。

続いて、メタルパターン周囲領域設定部１２が、抽出された全メタルパターンのそれぞれに対して、所定の周囲領域を設定する（ステップＳ２３）。

例えば、図８（ｂ）のメタルパターン３１１に対しては周囲領域３１２を設定し、図８（ｃ）のメタルパターン４１１に対して周囲領域４１２を設定する。

次に、メタル被覆率評価部１３が、それぞれの周囲領域、例えば、図８（ｂ）の周囲領域３１２および図８（ｃ）の周囲領域４１２のメタル被覆率をそれぞれ算出する（ステップＳ２４）。

最後に、ダミーメタル挿入部１４が、総ての周囲領域のメタル被覆率が等しくなるようにダミーメタルを挿入する（ステップＳ２５）。

このとき、ダミーメタル挿入部１４は、総ての周囲領域のメタル被覆率ができるだけ高く、かつ等しくなるように、ダミーメタルの挿入を行う。

例えば、図８（ｂ）の周囲領域３１２にはダミーメタル３１３を挿入し、図８（ｃ）の周囲領域４１２にはダミーメタル４１３を挿入する。これにより、メタルパターン３１１とメタルパターン４１１の膜厚変動率は等しくなり、クロックスキューの発生を抑制することができる。

このような、クロック配線に対する処理をクロックツリーの分岐レベルごとに行う。その例を、図９に示すクロックツリー配線を例にとって説明する。

図９に示すクロックツリーでは、第１レベルの分岐のクロック信号がＣＫ１、第２レベルの分岐のクロック信号がＣＫ２１、ＣＫ２２、第３レベルの分岐のクロック信号がＣＫ３１、ＣＫ３２、ＣＫ３３、ＣＫ３４、ＣＫ３５、ＣＫ３６であるとする。

このような場合、クロック信号の信号名の指定として、ＣＫ１を入力すると、第１レベルの分岐のクロック配線に対して図７に示すフローの処理が行われる。また、クロック信号の信号名の指定として、ＣＫ２１、ＣＫ２２を入力すると、第２レベルの分岐のクロック配線に対して図７に示すフローの処理が行われる。同様に、クロック信号の信号名の指定として、ＣＫ３１、ＣＫ３２、ＣＫ３３、ＣＫ３４、ＣＫ３５、ＣＫ３６を入力すると、第３レベルの分岐のクロック配線に対して図７に示すフローの処理が行われる。

これにより、クロックツリーの各分岐レベルにおいて、クロック配線の膜厚を同じにすることができる。

このような本実施例によれば、チップ全体のメタル被覆率を高くすることが困難な場合でも、タイミングマージンの厳しいクリティカルパスのメタル配線の周囲領域についてはメタル被覆率を高めることができるので、タイミングがクリティカルなパスのメタル配線における膜厚変動を抑制することができる。また、クロックツリーにより分岐されるクロック信号のメタルパターンに対して、それぞれの周囲領域のメタル被覆率を同じにすることができるので、それぞれのメタルパターンの膜厚変動率を等しくすることができ、クロックスキューの発生を抑制することができる。

図１０は、半導体集積回路の多層配線層の構造を示す模式的断面図である。

図１０（ａ）は、上層のメタル層にタイミングがクリティカルなパスのメタルパターン５０１があり、そのメタルパターン５０１が、下層メタル層のメタルパターン５０２の上に積層されている例を示している。この場合、下層メタル層のメタルパターン５０２の周囲領域のメタル被覆率が低く、メタルパターン５０２の膜厚が減少している様子を示す。

下層メタル層のメタルパターンにこのような膜厚減少があると、その影響が上層のメタル層にも及び、上層のメタル層のタイミングがクリティカルなパスのメタルパターン５０１の対基板容量が変動する恐れがある。その結果、タイミングがクリティカルなパスのタイミングマージンが悪化することがある。

このような場合、図１０（ｂ）に示すように、下層メタル層のメタルパターン５０２の近傍にダミーメタル５０３を配置し、メタルパターン５０２の膜厚減少を抑止すれば、上層のメタルパターン５０１の基板との距離の変動を抑止することができる。

同時に、メタルパターン５０１と同位置にメタルパターンが配置されていない下層のメタル層に対しては、ダミーメタル配置禁止領域５０４を設けるようにする。これは、下層のメタル層にダミーメタルが配置され、その周辺のメタル被覆率が低い場合、そのダミーメタルに膜厚変動が発生し、その影響が上層のタイミングがクリティカルなパスのメタルパターン５０１に影響に及ぶ恐れがあるためである。その防止策として、下層のメタル層にダミーメタル配置禁止領域５０４を設ける。

そこで、本実施例では、多層配線層構造の半導体集積回路の設計において、上層メタル層のタイミングがクリティカルなパスのメタルパターンにタイミング上の影響を及ぼさないようなダミーメタルの配置を、下層メタル層に対して行う設計装置の例を示す。

図１１は、本発明の実施例２に係る半導体集積回路設計装置の構成の例を示すブロック図である。

本実施例の半導体集積回路設計装置２は、指定された信号名のメタルパターンを記憶装置１０００に格納されたレイアウトデータから抽出する指定信号メタルパターン抽出部２１と、指定信号メタルパターン抽出部２１によりメタルパターンが抽出された層よりも下層の全メタル層に対して、その抽出されたメタルパターンの配置位置と同じ位置をダミーメタル配置禁止領域に設定するダミーメタル配置禁止領域設定部２２と、その抽出されたメタルパターンの配置位置と同じ位置にある下層のメタル層のメタルパターンを上述のレイアウトデータから抽出する下層メタル層メタルパターン抽出部２３と、指定信号メタルパターン抽出部２１により抽出されたメタルパターンの周囲および下層メタル層メタルパターン抽出部２３により抽出されたメタルパターンの周囲に、それぞれ所定の周囲領域を設定するメタルパターン周囲領域設定部２４と、メタルパターン周囲領域設定部２４により設定された周囲領域のメタル被覆率を算出し、そのメタル被覆率が所定値以上あるかどうかを評価するメタル被覆率評価部２５と、メタル被覆率評価部２５によりメタル被覆率が所定値未満と評価された周囲領域のダミーメタル配置禁止領域を除く領域にダミーメタルを挿入するダミーメタル挿入部２６と、を備える。

次に、本実施例の半導体集積回路設計装置２を用いて、多層配線層構造の半導体集積回路のタイミングがクリティカルなパスのメタルパターンに対してダミーメタルを挿入する処理の方法について説明する。

図１２は、多層配線層構造の半導体集積回路のタイミングがクリティカルなパスのメタルパターンに対してダミーメタルを挿入する処理の流れの例を示すフロー図である。

図１２のフローの処理の開始にあたっては、まず、半導体集積回路設計装置２へタイミングがクリティカルなパスの信号名を指定する入力を行う（ステップＳ３１）。

このタイミングがクリティカルなパスの信号名の指定を受けて、指定信号メタルパターン抽出部２１は、そのタイミングがクリティカルなパスのメタルパターンを記憶装置１０００に格納されたレイアウトデータから抽出する（ステップＳ３２）。

次に、ダミーメタル配置禁止領域設定部２２が、タイミングがクリティカルなパスのメタルパターンが抽出された層よりも下層の全メタル層に対して、その抽出されたメタルパターンの配置位置と同じ位置をダミーメタル配置禁止領域に設定する（ステップＳ３３）。

一方、下層メタル層メタルパターン抽出部２３は、タイミングがクリティカルなパスのメタルパターンの配置位置と同じ位置に下層のメタル層のメタルパターンがある場合は、その下層のメタルパターンをレイアウトデータから抽出する（ステップＳ３４）。

続いて、メタルパターン周囲領域設定部２４が、指定信号メタルパターン抽出部２１により抽出されたメタルパターンの周囲および下層メタル層メタルパターン抽出部２３により抽出されたメタルパターンの周囲に、それぞれ所定の周囲領域を設定する（ステップＳ３５）。

次に、メタル被覆率評価部２５が、それぞれの周囲領域のメタル被覆率を算出し（ステップＳ３６）、その算出したメタル被覆率が、それぞれ５０％以上であるかどうかを評価する（ステップＳ３７）。

その評価の結果、メタル被覆率が５０％以上（ＹＥＳ）である周囲領域については、本フローによる処理は終了する。

一方、メタル被覆率が５０％未満（ＮＯ）である周囲領域には、ダミーメタル挿入部２６が、ダミーメタルを挿入する。そのとき、ダミーメタル挿入部２６は、その周囲領域内に、以前の処理の際に設定されたダミーメタル配置禁止領域があれば、そのダミーメタル配置禁止領域を除く領域にダミーメタルを挿入する（ステップＳ３８）。

図１３に、本フローによる処理の実行例を模式的パターンレイアウト図で示す。

図１３では、指定信号メタルパターン抽出部２１により、上層のメタル層Ｍ４にタイミングがクリティカルなパスのメタルパターン６０１が抽出された例を示す。この場合、ダミーメタル配置禁止領域設定部２２により、下層のメタル層Ｍ３〜Ｍ１のメタルパターン６０１と同じ位置に、ダミーメタル配置禁止領域６１４、６２４、６３４が設定される。

また、下層メタル層メタルパターン抽出部２３により、メタル層Ｍ３およびメタル層Ｍ１において、メタルパターン６０１と同じ位置に、メタルパターン６１１と、メタルパターン６３１が、それぞれ抽出されたものとする。

そこで、メタルパターン周囲領域設定部２４により、メタルパターン６０１、６１１、６３１のそれぞれの周囲に、周囲領域６０２、６１２、６３２が設定される。

この周囲領域６０２、６１２、６３２について、メタル被覆率評価部２５によるメタル被覆率の算出および評価が行われ、メタル被覆率が不足している場合、それぞれの周囲領域に、ダミーメタル６０３、６１３、６３３が挿入される。このとき、ダミーメタル配置禁止領域６１４、６３４には、ダミーメタルの挿入は行われない。

なお、メタルパターン６０１と同じ位置にメタルパターンのないメタル層Ｍ２においても、例えば他のタイミングがクリティカルなパスに対する処理のためにダミーメタルの挿入が必要になった場合には、ダミーメタル配置禁止領域６２４を除く領域にダミーメタル６２３が挿入される。

このような本実施例によれば、上層のメタル層にタイミングがクリティカルなパスのメタルパターンがある場合、その配置位置と同じ位置に下層のメタルパターンがあるときは、そのメタルパターンの周囲領域については、メタル被覆率が所定値以上になるようにダミーメタルの挿入が行われ、下層のメタルパターンがないときは、その配置位置がダミーメタル配置禁止領域に設定される。これにより、下層のメタルパターンの膜厚変動に影響されて上層メタル層のタイミングがクリティカルなパスのメタルパターンと基板との距離が変動することを抑制することができる。

１、２ 半導体集積回路設計装置
１１、２１ 指定信号メタルパターン抽出部
１２、２４ メタルパターン周囲領域設定部
１３、２５ メタル被覆率評価部
１４、２６ ダミーメタル挿入部
２２ ダミーメタル配置禁止領域設定部
２３ 下層メタル層メタルパターン抽出部

Claims (5)

1. 指定された信号名のメタルパターンをレイアウトデータから抽出する指定信号メタルパターン抽出手段と、
   前記指定信号メタルパターン抽出手段により抽出されたメタルパターンの周囲に所定の領域を設定するメタルパターン周囲領域設定手段と、
   前記メタルパターン周囲領域設定手段により設定された所定領域のメタル被覆率を算出し、前記メタル被覆率が所定値以上あるかどうかを評価するメタル被覆率評価手段と、
   前記メタル被覆率評価手段により前記メタル被覆率が所定値未満と評価されたときに、前記所定領域にダミーメタルを挿入するダミーメタル挿入手段と
   を備えることを特徴とする半導体集積回路設計装置。
2. タイミングがクリティカルなパスの信号名を指定するステップと、
   指定された前記信号名のメタルパターンをレイアウトデータから抽出するステップと、
   抽出された前記メタルパターンの周囲に所定の領域を設定するステップと、
   設定された前記所定領域のメタル被覆率を算出するステップと、
   算出された前記メタル被覆率がメタル膜厚変動抑止に効果のある所定値以上であるかどうかを評価するステップと、
   前記メタル被覆率が前記所定値未満であるときに、前記所定の領域にダミーメタルを挿入するステップと
   を備えることを特徴とする半導体集積回路設計方法。
3. クロックツリーの任意の分岐点の信号名を指定するステップと、
   指定された前記信号名の全メタルパターンをレイアウトデータから抽出するステップと、
   抽出された前記全メタルパターンの周囲にそれぞれ所定の領域を設定するステップと、
   設定された前記それぞれの所定の領域のメタル被覆率を算出するステップと、
   前記メタル被覆率が総て同じになるように前記それぞれの所定の領域にダミーメタルを挿入するステップと
   を備えることを特徴とする半導体集積回路設計方法。
4. 指定された信号名のメタルパターンをレイアウトデータから抽出する指定信号メタルパターン抽出手段と、
   前記指定信号メタルパターン抽出手段によりメタルパターンが抽出された層よりも下層の全メタル層に対して、前記抽出されたメタルパターンの配置位置と同じ位置をダミーメタル配置禁止領域に設定するダミーメタル配置禁止領域設定手段と、
   前記下層のメタル層の前記同じ位置にあるメタルパターンを前記レイアウトデータから抽出する下層メタル層メタルパターン抽出手段と、
   前記指定信号メタルパターン抽出手段により抽出されたメタルパターンの周囲および前記下層メタル層メタルパターン抽出手段により抽出されたメタルパターンの周囲に、それぞれ所定の領域を設定するメタルパターン周囲領域設定手段と、
   前記メタルパターン周囲領域設定手段により設定された所定領域のメタル被覆率を算出し、前記メタル被覆率が所定値以上あるかどうかを評価するメタル被覆率評価手段と、
   前記メタル被覆率評価手段により前記メタル被覆率が所定値未満と評価された前記所定領域の前記ダミーメタル配置禁止領域を除く領域にダミーメタルを挿入するダミーメタル挿入手段と
   を備えることを特徴とする半導体集積回路設計装置。
5. タイミングがクリティカルなパスの信号名を指定するステップと、
   指定された前記信号名のメタルパターンをレイアウトデータから抽出するステップと、
   前記メタルパターンが抽出された層よりも下層の全メタル層に対して、前記抽出されたメタルパターンの配置位置と同じ位置をダミーメタル配置禁止領域に設定するステップと、
   前記下層のメタル層の前記同じ位置にあるメタルパターンを前記レイアウトデータから抽出するステップと、
   抽出された前記信号名のメタルパターンの周囲および前記下層のメタル層のメタルパターンの周囲に、それぞれ所定の領域を設定するステップと、
   設定された前記それぞれの所定領域のメタル被覆率を算出するステップと、
   算出された前記メタル被覆率がメタル膜厚変動抑止に効果のある所定値以上であるかどうかを評価するステップと、
   前記メタル被覆率が前記所定値未満であると評価された前記所定の領域の、上層から設定された前記ダミーメタル配置禁止領域以外の領域に、ダミーメタルを挿入するステップと
   を備えることを特徴とする半導体集積回路設計方法。

Images