CN108280317B - 显示驱动集成电路结构及制作方法 - Google Patents

显示驱动集成电路结构及制作方法 Download PDF

Info

Publication number
CN108280317B
CN108280317B CN201810394505.9A CN201810394505A CN108280317B CN 108280317 B CN108280317 B CN 108280317B CN 201810394505 A CN201810394505 A CN 201810394505A CN 108280317 B CN108280317 B CN 108280317B
Authority
CN
China
Prior art keywords
wiring
integrated circuit
wiring region
area
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810394505.9A
Other languages
English (en)
Other versions
CN108280317A (zh
Inventor
康旭
梁丕树
夏群兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Aixiesheng Technology Co Ltd
Original Assignee
Shenzhen Aixiesheng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Aixiesheng Technology Co Ltd filed Critical Shenzhen Aixiesheng Technology Co Ltd
Priority to CN201810394505.9A priority Critical patent/CN108280317B/zh
Publication of CN108280317A publication Critical patent/CN108280317A/zh
Application granted granted Critical
Publication of CN108280317B publication Critical patent/CN108280317B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种显示驱动集成电路结构，包括集成电路板以及设于所述集成电路板的电子单元，所述集成电路板上设置有多个高度不同的布线区域，不同的所述布线区域对应不同的该区域内的电子单元覆盖率。本发明提供提供显示驱动集成电路结构及制作方法对不规则的长条形状集成电路做出布局优化，通过划分不同的布线区域，设置不同布线区域的电子单元覆盖率，以达到降低拥塞指数，降低实际的连线延迟，使物理设计时序性能满足设计要求。

Description

显示驱动集成电路结构及制作方法
技术领域
本发明涉及集成电路IC芯片设计中安全相关领域，特别是涉及一种显示驱动集成电路结构及制作方法。
背景技术
随着深亚微米工艺的应用，逻辑门之间的连线主导了电路的时序性能。整体集成电路需要多个模块配合工作，数字布局布线模块也只是其中一个部分。目前广泛使用的布局布线流行工具有Synopsys公司ASTRO和Candence公司的Encounter。布线工具会自动进行布线拥塞消除、优化时序、减小耦合效应、消除串扰、降低功耗、保证信号完整性等问题。但是不规则的形状、与模拟交互的接口分布、数据传输端口的驱动电子单元限制要求等，都会影响到实际操作中布局布线的实现。对于不规则形状数字集成电路的布局布线，在不设置屏蔽的情况下，标准电子单元自由摆放，可能会造成一部分空间电子单元拥挤，一部分空间空闲。造成这样情况的原因是电子单元之间通过连线相互关联，相关的电子单元会尽可能摆放靠近以使得走线距离短；但同时，这也会导致一个问题，即连线同层之间交叠，造成拥塞。一旦拥塞指数超出工具可自动优化的部分，那么工具将无法自动实现，如何能在有限的空间内提高利用率，这是目前最主要最关键的问题。
发明内容
基于此，有必要针对拥塞指数超出工具可自动优化，工具将无法自动实现问题，提供一种显示驱动集成电路结构及制作方法。
一种显示驱动集成电路结构，包括集成电路板以及设于所述集成电路板的电子单元，所述集成电路板上设置有多个高度不同的布线区域，不同的所述布线区域对应不同的该区域内的电子单元覆盖率。
在其中一个实施例中，高度最大的所述布线区域具有最大的电子单元覆盖率，高度最小的所述布线区域具有最小的电子单元覆盖率。
在其中一个实施例中，所述布线区域包括第一布线区域、第二布线区域、第三布线区域以及第四布线区域，所述第一布线区域、所述第二布线区域、所述第三布线区域以及所述第四布线区域具有互不相同的高度。
在其中一个实施例中，所述第四布线区域的高度大于所述第一布线区域和第二布线区域的高度，小于所述第三布线区域的高度。
在其中一个实施例中，所述第四布线区域高度为200um，所述第四布线区域的电子单元覆盖率为60％。
在其中一个实施例中，所述集成电路板中传输端口区域不设置电子单元。
在其中一个实施例中，所述布线区域之间的相邻边不放置电子单元。
在其中一个实施例中，所述电子单元包括组合逻辑门单元及时序逻辑门单元中的至少一种。
一种显示驱动集成电路结构制作方法，包括如下步骤：
提供一集成电路板；
将所述集成电路板划分呈多个不同的布线区域，不同所述布线区域具有对应的该区域内的电子单元覆盖率；
依据所述电子单元覆盖率制作对应高度的所述布线区域；
在对应的所述布线区域布线。
在其中一个实施例中，所述第二布线区域根据所述集成电路板整体摆放单元的密度设置单元覆盖率，
若所述集成电路板整体放置的电子单元面积占所述集成电路板整体面积0％～55％，则所述第二布线区域不放置电子单元；
若所述集成电路板整体放置的电子单元面积占所述集成电路板整体面积55～62％，则所述第二布线区域单元覆盖率小于或等于30％。
本发明提供提供显示驱动集成电路结构及制作方法对不规则的长条形状集成电路做出布局优化，通过划分不同的布线区域，设置不同布线区域的电子单元覆盖率，以达到降低拥塞指数，降低实际的连线延迟，使物理设计时序性能满足设计要求。
附图说明
图1为显示驱动集成电路结构示意图；
图2为显示驱动集成电路结构制作方法。
具体实施方式
为了便于理解本发明，下面将参照相关附图对显示驱动集成电路结构进行更全面的描述。附图中给出了显示驱动集成电路结构的首选实施例。但是，显示驱动集成电路结构可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对显示驱动集成电路结构的公开内容更加透彻全面。
如图1所示，一种显示驱动集成电路结构，包括集成电路板以及设于所述集成电路板的电子单元(图未示)，所述集成电路板的可以为任意形状，一般地，为适应不同的产品装配需求和装配空间所限，所述集成电路板为不规则的长条形，这种不规则的形状对布线要求更高。
本实施方式中，所述集成电路板设置有多个高度不同的布线区域，不同的所述布线区域对应不同的该布线区域内的电子单元覆盖率。所述电子单元覆盖率为在所述布线区域中电子单元的总面积与该布线区域面积的百分比。所述电子单元可以为组合逻辑门单元、时序逻辑门单元或者其他电子单元。
高度最大的所述布线区域具有最大的电子单元覆盖率，高度最小的所述布线区域具有最小的电子单元覆盖率。这样设计的集成电路板，可以降低布线拥塞，减小耦合效应、消除串扰、降低功耗，并能够保证信号的完整性。
具体地，所述布线区域包括第一布线区域10、第二布线区域20、第三布线区域30以及第四布线区域40。所述第一布线区域10、所述第二布线区域20、所述第三布线区域30以及所述第四布线区域40的高度各不相同，且分别对应不同的电子单元覆盖率。
图示的实施方式中，所述第一布线区域10、所述第二布线区域20、所述第三布线区域30以及所述第四布线区域40沿所述集成电路板的长度方向依次排布，所述第一布线区域10高度小于其他布线区域，且所述第一布线区域10在各所述布线区域中电子单元覆盖率为最低。所述第三布线区域30高度大于其他布线区域，且所述第三布线区域30在各所述布线区域中电子单元覆盖率为最高。
所述第三布线区域30、所述第四布线区域40、所述第二布线区域20、所述第一布线区域10的的高度依次递减，所述电子单元覆盖率根据所述布线区域高度从厚到薄依次递减。
所述集成电路板设置有传输端口区域60，所述传输端口区域60用于设置数据传输端口，为降低布线拥塞，所述传输端口区域60不设置电子单元。本实施方式中，所述第三布线区域30及第四布线区域40设置有所述传输端口区域60。可以理解，依据实际需求，所述第一布线区域10和/或所述第二布线区域20也可以设置传输端口区域60，如果设置传输端口区域60，考虑到布线拥塞问题，所述第一布线区域10和/或所述第二布线区域20的电子单元覆盖率可以相应调整。
优选地，所述第四布线区域40的电子单元覆盖率为50～70％。在本实施例中，所述第四布线区域40的电子单元覆盖率为60％。可以理解，所述电子单元覆盖率也可为57％、58、59％、61％、62％、63％等。
图示的实施例中，所述第一布线区域高度为80um，所述第一布线区域的电子单元覆盖率为0％。所述第二布线区域高度为120um，所述第二布线区域的电子单元覆盖率为30％。所述第三布线区域高度为220um，所述第三布线区域的电子单元覆盖率为100％。所述第四布线区域高度为200um，所述第四布线区域的电子单元覆盖率为60％。
不同所述布线区域之间的相邻边不放置电子单元，用以避免同层线间交叠，产生短路。
相邻所述布线区域之间具有拐角50，本实施例中，各所述拐角50的角度相同，优选地，所述拐角的角度可为240～300度。图示的实施例中，所述拐角50的角度为270°。可以理解，所述拐角50的角度也可为250°、260°、280°、290°、300°等。
如图2所示，一种显示驱动集成电路结构制作方法，
步骤210，提供一集成电路板边框形状。
步骤220，将所述集成电路板划分呈多个不同的布线区域，不同所述布线区域具有对应的该区域内的电子单元覆盖率。
步骤230，依据所述电子单元覆盖率制作对应高度的所述布线区域。
步骤240，在对应的所述布线区域布线。
具体地，所述集成电路板划分有第一布线区域10、第二布线区域20、第三布线区域30以及第四布线区域40。
所述第一布线区域10根据是否设置所述数据传输端口，确定电子单元覆盖率，若所述第一布线区域10未设置所述数据传输端口，则所述第一布线区域10不设置电子单元；若所述第一布线区域10设置所述数据传输端口，则所述第一布线区域10的电子单元覆盖率为0～10％。
所述第二布线区域20根据所述集成电路板整体摆放电子单元的密度设置电子单元覆盖率，若所述集成电路板整体放置的电子单元面积占所述集成电路板整体面积0％～55％，则所述第二布线区域20不放置电子单元；若所述集成电路板整体放置的电子单元面积占所述集成电路板整体面积55～62％，则所述第二布线区域20电子单元覆盖率小于或等于30％。
本发明提供显示驱动集成电路结构对不规则的长条形状集成电路做出布局优化，通过划分不同的布线区域，设置不同布线区域的电子单元覆盖率，以达到降低拥塞指数，降低实际的连线延迟，使物理设计时序性能满足设计要求。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种显示驱动集成电路结构，包括集成电路板以及设于所述集成电路板的电子单元，其特征在于：所述集成电路板上设置有多个高度不同的布线区域，不同的所述布线区域对应不同的该区域内的电子单元覆盖率；
高度最大的所述布线区域具有最大的电子单元覆盖率，高度最小的所述布线区域具有最小的电子单元覆盖率；
所述布线区域包括第一布线区域、第二布线区域、第三布线区域以及第四布线区域，所述第一布线区域、所述第二布线区域、所述第三布线区域以及所述第四布线区域具有互不相同的高度。
2.根据权利要求1所述的显示驱动集成电路结构，其特征在于，所述第四布线区域的高度大于所述第一布线区域和第二布线区域的高度，小于所述第三布线区域的高度。
3.根据权利要求2所述的显示驱动集成电路结构，其特征在于，所述第四布线区域高度为200um，所述第四布线区域的电子单元覆盖率为60％。
4.根据权利要求1所述的显示驱动集成电路结构，其特征在于，所述集成电路板中传输端口区域不设置电子单元。
5.根据权利要求1所述的显示驱动集成电路结构，其特征在于，所述布线区域之间的相邻边不放置电子单元。
6.根据权利要求1所述的显示驱动集成电路结构，其特征在于，所述电子单元包括组合逻辑门单元及时序逻辑门单元中的至少一种。
7.一种显示驱动集成电路结构制作方法，其特征在于，包括如下步骤：
提供一集成电路板；
将所述集成电路板划分呈多个不同的布线区域，不同所述布线区域具有对应的该区域内的电子单元覆盖率；高度最大的所述布线区域具有最大的电子单元覆盖率，高度最小的所述布线区域具有最小的电子单元覆盖率；所述布线区域包括第一布线区域、第二布线区域、第三布线区域以及第四布线区域，所述第一布线区域、所述第二布线区域、所述第三布线区域以及所述第四布线区域具有互不相同的高度；
依据所述电子单元覆盖率制作对应高度的所述布线区域；
在对应的所述布线区域布线。
8.根据权利要求7所述的显示驱动集成电路结构制作方法，其特征在于，所述第二布线区域根据所述集成电路板整体摆放电子单元的密度设置电子单元覆盖率，
若所述集成电路板整体放置的电子单元面积占所述集成电路板整体面积0％～55％，则所述第二布线区域不放置电子单元；
若所述集成电路板整体放置的电子单元面积占所述集成电路板整体面积55～62％，则所述第二布线区域电子单元覆盖率小于或等于30％。
CN201810394505.9A 2018-04-27 2018-04-27 显示驱动集成电路结构及制作方法 Active CN108280317B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810394505.9A CN108280317B (zh) 2018-04-27 2018-04-27 显示驱动集成电路结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810394505.9A CN108280317B (zh) 2018-04-27 2018-04-27 显示驱动集成电路结构及制作方法

Publications (2)

Publication Number Publication Date
CN108280317A CN108280317A (zh) 2018-07-13
CN108280317B true CN108280317B (zh) 2024-02-13

Family

ID=62811956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810394505.9A Active CN108280317B (zh) 2018-04-27 2018-04-27 显示驱动集成电路结构及制作方法

Country Status (1)

Country Link
CN (1) CN108280317B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197356A (ja) * 1987-02-12 1988-08-16 Matsushita Electric Ind Co Ltd 集積回路装置
JPH0683910A (ja) * 1992-09-03 1994-03-25 Toshiba Corp 配線領域決定装置
JPH11145300A (ja) * 1997-11-13 1999-05-28 Seiko Epson Corp 半導体集積回路
TW425667B (en) * 1999-09-08 2001-03-11 Taiwan Semiconductor Mfg Selectivity reduction method to different pattern densities for inter-metal dielectric during planarization processing
JP2004233401A (ja) * 2003-01-28 2004-08-19 Sony Corp フォトマスク、フォトマスクの作製方法、及び露光方法
JP2007220881A (ja) * 2006-02-16 2007-08-30 Fujitsu Ltd 半導体集積回路装置及びその製造方法
CN101452176A (zh) * 2007-12-05 2009-06-10 株式会社半导体能源研究所 显示装置及其制造方法
TW201248309A (en) * 2011-05-20 2012-12-01 United Microelectronics Corp Dummy patterns and method for generating dummy patterns
CN102938244A (zh) * 2012-11-08 2013-02-20 友达光电（苏州）有限公司 显示面板及其主动元件阵列基板
CN105702673A (zh) * 2014-11-28 2016-06-22 刘邦俊 集成电路的布局结构及方法
CN106601715A (zh) * 2016-12-21 2017-04-26 成都芯源系统有限公司 集成电路芯片及其制作方法
CN208110603U (zh) * 2018-04-27 2018-11-16 深圳市爱协生科技有限公司 显示驱动集成电路结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212377A (ja) * 2009-03-09 2010-09-24 Toshiba Corp 半導体集積回路設計装置および半導体集積回路設計方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197356A (ja) * 1987-02-12 1988-08-16 Matsushita Electric Ind Co Ltd 集積回路装置
JPH0683910A (ja) * 1992-09-03 1994-03-25 Toshiba Corp 配線領域決定装置
JPH11145300A (ja) * 1997-11-13 1999-05-28 Seiko Epson Corp 半導体集積回路
TW425667B (en) * 1999-09-08 2001-03-11 Taiwan Semiconductor Mfg Selectivity reduction method to different pattern densities for inter-metal dielectric during planarization processing
JP2004233401A (ja) * 2003-01-28 2004-08-19 Sony Corp フォトマスク、フォトマスクの作製方法、及び露光方法
JP2007220881A (ja) * 2006-02-16 2007-08-30 Fujitsu Ltd 半導体集積回路装置及びその製造方法
CN101452176A (zh) * 2007-12-05 2009-06-10 株式会社半导体能源研究所 显示装置及其制造方法
TW201248309A (en) * 2011-05-20 2012-12-01 United Microelectronics Corp Dummy patterns and method for generating dummy patterns
CN102938244A (zh) * 2012-11-08 2013-02-20 友达光电（苏州）有限公司 显示面板及其主动元件阵列基板
CN105702673A (zh) * 2014-11-28 2016-06-22 刘邦俊 集成电路的布局结构及方法
CN106601715A (zh) * 2016-12-21 2017-04-26 成都芯源系统有限公司 集成电路芯片及其制作方法
CN208110603U (zh) * 2018-04-27 2018-11-16 深圳市爱协生科技有限公司 显示驱动集成电路结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
芯片级集成电路的布图与布局设计详解;尹晓月 等;《电子科学技术》;正文第98-102页 *

Also Published As

Publication number Publication date
CN108280317A (zh) 2018-07-13

Similar Documents

Publication Publication Date Title
US10651175B2 (en) Semiconductor device comprising a standard cell including a non-active fin area
US6974978B1 (en) Gate array architecture
US9035679B2 (en) Standard cell connection for circuit routing
US6951007B2 (en) Wire layout design apparatus and method for integrated circuits
US8026537B2 (en) Semiconductor integrated circuit having an oblique global signal wiring and semiconductor integrated circuit wiring method
TWI609608B (zh) 多對差動線印刷電路板共模濾波器
CN103117270A (zh) 高速记忆芯片模块和有高速记忆芯片模块的电子系统装置
TW201306232A (zh) 半導體裝置，半導體裝置之設計方法，半導體裝置之設計裝置及程式
US7996796B2 (en) Method and program for designing semiconductor device
US8289051B2 (en) Input/output core design and method of manufacture therefor
US8239809B2 (en) 3-dimensional integrated circuit designing method
CN112150933A (zh) 显示面板及显示装置
US6651236B2 (en) Semiconductor integrated circuit device, and method of placement and routing for such device
JPH073668B2 (ja) 入出力回路コンポーネントの位置決め方法及び入出力回路
CN108280317B (zh) 显示驱动集成电路结构及制作方法
CN112699631B (zh) 解决布线通道拐角处布线拥塞问题的设计优化方法
JP2009272340A (ja) 半導体集積回路
US6477696B2 (en) Routing definition to optimize layout design of standard cells
CN208110603U (zh) 显示驱动集成电路结构
CN215266279U (zh) 一种芯片的供电结构及芯片
US7089519B1 (en) Method and system for performing placement on non Manhattan semiconductor integrated circuits
CN110866372A (zh) n倍驱动两输入与非门标准单元及其版图
TWI714865B (zh) 晶圓結構
US8943456B2 (en) Layout determining for wide wire on-chip interconnect lines
CN113675187A (zh) 一种运算单元无缝拼接的芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518101 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Aixiesheng Technology Co.,Ltd.

Address before: 518101 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province

Applicant before: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant