TWI609608B - 多對差動線印刷電路板共模濾波器 - Google Patents

Description

多對差動線印刷電路板共模濾波器 發明領域

本發明之一或多個實施例一般係有關於互連體之領域。更特別地，本發明之一或多個實施例係關於多層差動線印刷電路板共模濾波器。

發明背景

於一電腦系統內之裝置間的通訊可能涉及高速/高頻資料鏈路。以至今所增進的資料速率，由於來自高速資料的共模雜訊放射，無線效能會被顯著地下降。

依據本發明之一實施例，係特地提出一種裝置，其包括：一多層印刷電路板；於該印刷電路板之一第一層上形成一第一差動對之一第一信號線及一第二信號線；於該印刷電路板之該第一層上之一第二差動對；以及於該印刷電路板之一第二層上之一共模濾波器，該共模濾波器包含缺乏該印刷電路板之顯著存在的介電材料，該共模濾波器涵蓋直接在該第一差動對及該第二差動對兩者之至少一部份下面之區域。

100‧‧‧系統

102‧‧‧發送裝置

104‧‧‧接收裝置

106‧‧‧互連體

108‧‧‧第一差動對

110‧‧‧第一p信號

112‧‧‧第一n信號

114‧‧‧第二差動對

116‧‧‧第二p信號

118‧‧‧第二n信號

200‧‧‧系統

202、204、206‧‧‧差動對

207‧‧‧共模濾波器

208‧‧‧垂直濾波器部分

210‧‧‧平行濾波器部分

212‧‧‧對間濾波器部分

214‧‧‧PCB

300‧‧‧系統

302、304、306‧‧‧差動對

308‧‧‧共模濾波器

310‧‧‧第一PCB層

312‧‧‧第一PCB層頂部表面

314‧‧‧第二PCB層

316‧‧‧第二PCB層頂部表面

318‧‧‧橫向濾波器部分

320‧‧‧對間濾波器部分

400‧‧‧系統

402、404、406‧‧‧差動對

408‧‧‧PCB

410、412、414、416‧‧‧濾波器部分

500‧‧‧系統

502、504、506‧‧‧差動對

508‧‧‧共模濾波器

510‧‧‧第一PCB層

512‧‧‧第一PCB層頂部表面

514‧‧‧第二PCB層

516‧‧‧第二PCB層頂部表面

518‧‧‧橫向濾波器部分

520‧‧‧對間濾波器部分

600‧‧‧系統

602‧‧‧處理器

604‧‧‧記憶體控制器

606‧‧‧系統記憶體

608‧‧‧I/O控制器

610‧‧‧網路控制器

612‧‧‧輸入/輸出裝置

本發明之各種實施例係以所伴隨圖式之各圖中以例子方式來說明，而並非做為限制的方式。在這些圖式中：第1圖為根據本發明之一實施例之一互連體實例之一方塊圖。

第2圖為根據本發明之一實施例之多對差動線共模濾波實例之平視圖之一圖形說明。

第3圖為根據本發明之一實施例之多對差動線共模濾波實例之剖視圖之一圖形說明。

第4圖為根據本發明之一實施例之多對差動線共模濾波實例之平視圖之一圖形說明。

第5圖為根據本發明之一實施例之多對差動線共模濾波實例之剖視圖之一圖形說明。

第6圖為根據本發明之一實施例之適用於多對差動線共模濾波之一電子裝置實例之一方塊圖。

較佳實施例之詳細說明

在接下來之描述中，許多具體詳細資料比如邏輯實現、信號及匯流排之尺寸及稱謂，系統組件之型態及相互關聯性，以及邏輯分割/整合之選擇都被提出以提供一更完整的了解。然而熟於此技術者在沒有這些具體詳細資料下，也可了解本發明可以被實施。在其他例子中，控制結構及閘層級電路並沒有被詳細顯示，以免阻礙本發明之闡 述。那些熟於此技者在所包括的這些描述下，將可以在沒有不適當的實驗下，就可以實現適當邏輯電路。

此外，雖然在此所描述的實施例是關於多對差動線共模濾波，那些熟於此技者將會了解，本發明之實施例可適用於其他系統。其他結構可能落入本發明之實施例內，如附件之申請專利範圍所界定。所選擇及描述之以下描述之實施例是為了對本發明之實施例之原理及其實際之應用作最佳的解釋。這些實施例被選擇以藉此使其他熟於此技者能以最好的方式應用本發明，以及具有不同改變之各種實施例係適用於所思及之特定使用。

第1圖為根據本發明之一實施例之一互連體實例之一方塊圖。如圖所示，系統100包括發送裝置102、接收裝置104、互連體106、第一差動對108、第一P信號110、第一n信號112、第二差動對114、第二P信號116，及第二n信號118。

發送裝置102及接收裝置104可以表示任何型態之積體電路裝置。在一個實施例中，舉例而言，發送裝置102可能是一個處理器或控制器，而接收裝置104可以是一個記憶體或輸入/輸出裝置。發送裝置102及接收裝置104可以被整合至相同平台，比如一個印刷電路板，或可以被併入由某個距離所分開的個別平台。

互連體106可以代表使用差動對之任何串列匯流排。在一個實施例中，互連體106代表快速週邊組件互連(PCI Express^TM)。雖然如所顯示的係包括兩個差動對，互連 體106也可以是使用任何數目之差動對。

如圖所示，第一p信號110及第一n信號112形成第一差動對108，而第二p信號116及第二n信號118形成第二差動對114，用以於發送裝置102發送資料至接收裝置104。如於此技藝者所知悉，於高速/高頻發訊中，差動發訊提供優於單端發訊之優點，特別就雜訊容限而言。在一實施例中，p信號110及116和n信號112及118包含匹配之長度及幾何形狀，且不須如所顯示的呈拉直狀態。

第2圖為根據本發明之一實施例之多對差動線共模濾波實例之平視圖之一圖形說明。如圖所示，系統200包括差動對202、204及206、共模濾波器207、垂直濾波器部分208、平行濾波器部分210、對間濾波器部分212、及印刷電路板214。系統200之其他組件，舉例而言，如發送裝置及接收裝置，並未顯示於圖中。

印刷電路板214主要包括一特定的介電材料。在一實施例中，印刷電路板214主要包括玻璃纖維。印刷電路板214可能包括多層，比方說，用以調適信號路由、用於裝置配置、電源面及接地面……等。差動對202、204及206代表介於一發送裝置及一接收裝置間互連體之一部分。雖然顯示三個差動對，其他差動對也可以被使用是應該可以被理解的。差動對202、204及206可以存在於印刷電路板214之一頂層，或在一較低層。

共模濾波器207可以部分地存在或全部存在於和差動對202、204及206之那一層不同之印刷電路板214之另一 不同層。共模濾波器207可能包括垂直濾波器部分208、平行濾波器部分210及對間濾波器部分212。共模濾波器207可包含缺乏印刷電路板214之顯著存在之介電材料。在一實施例中，共模濾波器207可代表空洞，在其他實施例中，共模濾波器207或共模濾波器207之一些部分包含傳導或磁性耗損材料。

第3圖為根據本發明之一實施例之多對差動線共模濾波實例之剖視圖之一圖形說明。如圖所示，系統300包括差動對302、304及306、共模濾波器308、第一PCB層310、第一PCB層頂部表面312、第二PCB層314、第二PCB層頂部表面316、橫向濾波器部分318及對間濾波器部分320。雖然所顯示的包括2層，系統300可以包括具有3或多層之一多層印刷電路板。

雖然差動對302、304及306係顯示於第一PCB層頂部表面312，差動對302、304及306也可以是在第一PCB層頂部表面下面，或是在系統300之另一層上或下面，或在未顯示之其他層。同時，雖然共模濾波器308係顯示於第二PCB層頂部表面316上，共模濾波器308也可以在第二PCB層頂部表面316下面，或於系統300之其他層之上或下面。在一實施例中，第一PCB層310係主要使用於組件配置及信號路由且第二PCB層314係主要使用於電源面或接地面之一內部層。

共模濾波器涵蓋直接在各差動對302、304及306之至少一部分下面之一區域。如圖所示，共模濾波器308包 括經提起之橫向濾波器部分318，其位於差動對302、304及306之外部空間之下面，以及經提起之對間濾波器部分320，其位於差動對302、304及306間之一空間下面。然而這些經提起之濾波器部份並不須要呈現於所有的實施例中。在一實施例中，共模濾波器308包含缺乏第一PCB層之一顯著存在之介電材料，舉例而言，如一空洞。在另一實施例中，共模濾波器308包含磁性損耗材料或傳導損耗材料。在另一實施例中，共模濾波器308包含一各種介電材料。

第4圖為根據本發明之一實施例之多對差動線共模濾波實例之平視圖之一圖形說明。如圖所示，系統400包括差動對402、404及406、印刷電路板408及濾波器部份410、412、414及416。系統400之其他組件，例如發送及接收裝置並未顯示。

濾波器部份410、412、414及416可以延伸到印刷電路板408之表面，且可以是連接至位於該印刷電路板408之表面下之另一表面，舉例而言，如第5圖所示。在一實施例中，濾波器部份410、412、414及416包含一個不同於印刷電路板408之顯著存在介電材料之一介電材料。在另一實施例中，濾波器部份410、412、414及416包含磁性或傳導損耗材料，舉例而言，如鐵磁體(ferrite)。

第5圖為根據本發明之一實施例之多對差動線共模濾波實例之剖視圖之一圖形說明。如圖所示，系統500包括差動對502、504及506、共模濾波器508、第一PCB層510、第一PCB層頂部表面512、第二PCB層514、第二PCB層頂部 表面516、橫向濾波器部分518及對間濾波器部分520。

如圖所示，橫向濾波器部分518(差動對502、504及506外部)及對間濾波器部分520(差動對502、504及506間)延伸至第一PCB層頂部表面512，然而這並非在所有實施例中都是須要。舉例而言，在某些實施例中共模濾波器508可以部份地或全部地在第二PCB層頂部表面516下面形成。在一些實施例中，共模濾波器508包含一介電材料，其不同於第二PCB層514之一顯著存在介電材料。雖然差動對502、504及506係顯示於第一PCB層頂部表面512上面，差動對502、504及506也可於第一PCB層頂部表面512下面，或在系統500之另一層上面或下面，或未顯示的其他層上或下面。

第6圖為根據本發明之一實施例之適用於多對差動線共模濾波之一電子裝置實例之一方塊圖。電子裝置600是想要表示任何一個廣大變化之傳統及非傳統電子裝置、膝上型電腦、手機、無線通訊用戶單位、個人數位助理，或任何受益於本發明之教示之任何電子裝置。依據所說明之實施例，電子裝置600可包括一或多個處理器602、記憶體控制器604、系統記憶體606、輸入/輸出控制器608、網路控制器610，及輸入/輸出裝置612，其以第6圖所顯示的方式耦接。電子裝置600可包括組件間的連接體，此連接體包括先前所描述如本發明之實施例中之差動對及多對差動線共模濾波。

處理器602可表示任何廣大變化之控制邏輯，其包括但並不限制為一或多個微處理器、可程式邏輯裝置 (PLD)、可程式邏輯陣列(PLA)、特殊應用積體電路(ASIC)、微控制器、及其他類似裝置，雖然本發明並不限於在這方面。在一實施例中，微處理器602為Intel相容處理器。處理器602具有一指令集，該指令集包含可被如一個應用程式或作業系統所請求之多個機器層級指令。

記憶體控制器604可表示任何類型之晶片組或控制邏輯，其介接系統記憶體606與電子裝置600之其他組件。在一實施例中，介於處理器602及記憶體控制器604之連接體可以是包括一個或多個差動對之高速/高頻串列鏈結。在另一實施例中，記憶體控制器604可被併入處理器602，而且差動對可直接連接處理器602與系統記憶體606。

系統記憶體606可表示用來儲存資料及指令之任何型態之記憶體裝置。這些資料及指令可以已經或將被處理器602所使用。典型地，雖然本發明並不限於在這方面，系統記憶體606將包含動態隨機存取記憶體(DRAM)。在一實施例中，系統記憶體606可包含RDRAM記憶體(RDRAM)。在另一實施例中，系統記憶體606可包含雙倍資料速率同步DRAM(DDRSDRAM)。

輸入/輸出(I/O)控制器608可表示任何型態之晶片組或控制邏輯，其將I/O裝置612與電子裝置600之其他組件介接。在一個實施例中，I/O控制器608可以被歸類為一個南橋。在另一實施例中，I/O控制器608可以遵循2003年4月15日PCI特殊利益團體所發行之快速週邊組件互連(PCI Express^TM)基本規格1.0a修正版。

網路控制器610可表示可讓電子裝置600去與其他電子設備或裝置通訊之任何型態之裝置。在一實施例中，網路控制器610可符合電子電機工程協會(IEEE)802.11b標準(1999年9月16日通過，補充至1999年版ANSI/IEEE 802.11b)。在另一實施例中，網路控制器610可以是一乙太網路介面卡。

輸入/輸出(I/O)裝置612可表示任何型態之裝置，週邊或組件，其提供輸入至電子裝置600或處理來自該電子裝置600之輸出。

即便本發明之各種實施例之許多特徵和優點及本發明之各種實施例之詳細結構及功能已經在前文描述中被提出，這些揭露之內容僅作為說明之用是可以被理解的。在一些實例中，特定次組裝就是以這樣的方式僅僅用來被詳細描述，不過這樣的次組裝可以被使用於本發明之其他實施例則是可以被理解及想要去進行的。藉由在後附申請專利範圍所表述之各項的一般廣泛之意義所指出之本發明的各實施例原理的最完整之程度範圍內，特別是物體之結構或物件之處理，可作出多種詳細地改變。

在已經揭露示範性實施例及最佳模式下，可對所揭露之實施例作出多種改良及變化，而同時仍然落在後附申請專利範圍所界定之本發明之實施例之範圍內。

300‧‧‧系統

302、304、306‧‧‧差動對

308‧‧‧共模濾波器

310‧‧‧第一PCB層

312‧‧‧第一PCB層頂部表面

314‧‧‧第二PCB層

316‧‧‧第二PCB層頂部表面

318‧‧‧橫向濾波器部分

320‧‧‧對間濾波器部分

Claims (20)

1. 一種電子裝置，其包括：一多層印刷電路板，其包括一第一介電材料，其中該第一介電材料係該多層印刷電路板之任何介電材料之一最主要者；形成於該印刷電路板之一第一層上之一第一差動對之一第一信號線及一第二信號線；於該印刷電路板之該第一層上之一第二差動對；以及於該印刷電路板之一第二層上之一共模濾波器，其中所有該第一介電材料係位於該共模濾波器外部，其中該共模濾波器直接地延伸在該第一差動對之一部分下面，並且進一步直接地延伸在該第二差動對之一部份下面。
2. 如申請專利範圍第1項之裝置，其中該共模濾波器包含直接位於該第一差動對及該第二差動對間之一區域下面之該第二層上之一空洞。
3. 如申請專利範圍第1項之裝置，其中該共模濾波器包含一磁性損耗材料。
4. 如申請專利範圍第1項之裝置，其中該共模濾波器包含一傳導損耗材料。
5. 如申請專利範圍第1項之裝置，進一步包含在該共模濾波器上之該印刷電路板之該第一層上的一第三差動對，該第三差動對鄰近於該第一差動對及該第二差動 對。
6. 如申請專利範圍第1項之裝置，其中該印刷電路板之該第一層包含一表面層。
7. 如申請專利範圍第6項之裝置，其中該共模濾波器包含向上延伸至介於該第一差動對及該第二差動對間之一區域之該表面層之介電材料。
8. 如申請專利範圍第1項之裝置，其中該印刷電路板之該第二層包含一電源面。
9. 一種電子裝置，其包含：於一多層印刷電路板上之一積體電路裝置，該多層印刷電路板上包括一第一介電材料，其中該第一介電材料係該多層印刷電路板之任何介電材料之一最主要者；與該積體電路裝置耦接之一第一差動對，該第一差動對於該印刷電路板之一第一層上；與該積體電路裝置耦接之一第二差動對，該第二差動對實質平行於在該印刷電路板之該第一層上的該第一差動對；以及於該印刷電路板之一第二層上之一共模濾波器，其中所有該第一介電材料係位於該共模濾波器外部，其中該共模濾波器直接地延伸在該第一差動對之一部分下面，並且進一步直接地延伸在該第二差動對之一部份下面。
10. 如申請專利範圍第9項之裝置，其中該共模濾波器進一步包含直接位於該第一差動對及該第二差動對間之一區域下面之該第二層上之一空洞。
11. 如申請專利範圍第9項之裝置，其中該共模濾波器包含一磁性損耗材料。
12. 如申請專利範圍第9項之裝置，其中該共模濾波器包含一傳導損耗材料。
13. 如申請專利範圍第9項之裝置，其中該共模濾波器進一部包含向上延伸至介於該第一差動對及該第二差動對間之一區域之該印刷電路板之該第一層的介電材料。
14. 如申請專利範圍第9項之裝置，其中該印刷電路板之該第二層包含一接地面。
15. 一種運算系統，其包含：一網路控制器；於一多層印刷電路板上之一記憶體；於該多層印刷電路板上之一處理器；耦接至該處理器及該記憶體之一第一差動對，該第一差動對包含一第一信號線及一第二信號線，且被設置於該印刷電路板之一第一層上；耦接至該處理器及該記憶體之一第二差動對，該第二差動對被設置於該印刷電路板之該第一層上；以及於該印刷電路板之一第二層上之一共模濾波器，其中該共模濾波器直接地延伸在該第一差動對之一部分下面，並且進一步直接地延伸在該第二差動對之一部份下面。
16. 如申請專利範圍第15項之系統，其中該共模濾波器進一步包含一磁性損耗材料。
17. 如申請專利範圍第15項之系統，其中該共模濾波器進一步包含一傳導損耗材料。
18. 如申請專利範圍第15項之系統，其中該共模濾波器進一步包含於一印刷電路板中之一空洞。
19. 如申請專利範圍第15項之系統，進一步包含其中該共模濾波器於該第一差動對及該第二差動對間延伸。
20. 如申請專利範圍第15項之系統，進一步包含其中該共模濾波器以平行於該第一差動對及該第二差動對之方式延伸。