TWI614867B - 用於電子封裝體之電氣互連件 - Google Patents

用於電子封裝體之電氣互連件 Download PDF

Info

Publication number
TWI614867B
TWI614867B TW104134050A TW104134050A TWI614867B TW I614867 B TWI614867 B TW I614867B TW 104134050 A TW104134050 A TW 104134050A TW 104134050 A TW104134050 A TW 104134050A TW I614867 B TWI614867 B TW I614867B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
signal conductor
signal
trench
layer
Prior art date
Application number
TW104134050A
Other languages
English (en)
Other versions
TW201631727A (zh
Inventor
康聰 楊
目榮 謝
仲杰 馬
霍華德Ｌ 赫克
忠斌 康
史帝芬Ｈ 海爾
桂菁 黃
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201631727A publication Critical patent/TW201631727A/zh
Application granted granted Critical
Publication of TWI614867B publication Critical patent/TWI614867B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一些實例形式係關於用於一電子封裝體之一電氣互連件。該電氣互連件包括一介電層，其包括形成至該介電質層之一個表面中的一溝槽，及一信號導體，其填充該溝槽及延伸至介電層之該一個表面上方。該電氣互連件進一步包括安裝於該介電層之一相對側上之一導電參考層。當電流通過該信號導體時，該導電參考層以電磁方式耦合至該信號導體。

Description

用於電子封裝體之電氣互連件 發明領域
本文所描述之實施例大體上係關於電子封裝體，且更特定而言係關於用於電子封裝體之電氣互連件。
發明背景
行動產品(例如，行動電話、智慧型電話、平板電腦等)不斷經設計為更緊湊及可攜。因此，減小包括於行動產品中之電子裝置之外觀尺寸、z高度及重量係極其重要的。
隨著事物經製造得更小可產生的問題中之一者為信號完整性問題。作為實例，頻道阻抗不連續性及串擾為在高速封裝及PCB設計期間不斷解決的常見問題。
在一些電子裝置中，信號串擾係在包括多個高速平行匯流排之習知系統中發生的常見問題。信號串擾問題可藉由限制高速平行匯流排設計按比例調整(例如，頻率、功率、矽面積、封裝體層計數及頻道長度)而具有負面的設計影響。
力圖減輕信號完整性問題之習知解決方案通常需要某種形式之設計折衷。此等設計折衷中之一或多者通常限制啟用較小外觀尺寸的高速封裝體及PCB以及更緊湊型高速封裝體及PCB。
作為第一實例，高速封裝體及PCB可增加高速封裝體及PCB之層計數及/或Z高度。可增加信號路由層及接地層之數目以緩解信號完整性問題(例如，歸因於中斷/擁塞路由區域或空隙/分隔平面上路由區域)。
作為第二實例，高速封裝體及PCB可減小路由密度(亦即，增加路由間距)。可藉由使互連件以至少2x間距保持遠離彼此以(i)減小串擾及(ii)向其他路由層過渡而避開空隙/分裂平面上路由區域來最佳化高速封裝體及PCB之佈局以減少信號完整性問題。
作為第三實例，高速封裝體及PCB可需要增加功率消耗。功率消耗之此增加通常與電路圖案組合，其中應用作用中串擾消除及終止以減輕串擾及反射。
因此，存在對可解決頻道阻抗不連續性及串擾問題同時最小化任何設計折衷的互連件結構的需要。解決頻道阻抗不連續性及串擾問題同時最小化任何設計折衷可實現較小外觀尺寸及更緊湊封裝體以及PCB設計。較小外觀尺寸及更緊湊封裝體以及PCB設計在可穿戴裝置、平板電腦、智慧型電話及超級本(以及其他電子裝置)之行動空間中可尤其重要。
依據本發明之一實施例，係特定提出一種用於一電子封裝體之電氣互連件，其包含：一介電層，其包括形成至該介電層之一個表面中之一溝槽；一信號導體，其填充該溝槽及延伸至介電層之該一個表面上方；以及一導電參考層，其安裝於該介電層之一相對側上，其中當電流通過該信號導體時，該導電參考層係電磁地耦合至該信號導體。
10、70‧‧‧電氣互連件
11、71‧‧‧介電層
12、75、81A、81B、81C、81D‧‧‧溝槽
13、72‧‧‧表面
14、76、80A、80B、80C、80D、80E‧‧‧信號導體
15、77‧‧‧導電參考層
16、73‧‧‧相對表面/相對側
17A‧‧‧第一部分
17B‧‧‧第二部分
18、84‧‧‧第二介電層
19、85‧‧‧開口
20、86‧‧‧焊料凸塊
30A、30B、90‧‧‧電子封裝體
61、63‧‧‧導電材料
62‧‧‧圖案化之遮罩
78‧‧‧突起
100‧‧‧電子裝置
600、1700‧‧‧方法
610、620、1710、1720、1730‧‧‧步驟
1800‧‧‧電子設備
1802‧‧‧系統匯流排
1810‧‧‧電子總成
1812‧‧‧處理器
1814‧‧‧通信電路
1816‧‧‧顯示裝置
1818‧‧‧揚聲器
1820‧‧‧外部記憶體
1822‧‧‧主記憶體
1824‧‧‧硬碟機
1826‧‧‧抽取式媒體
1830‧‧‧鍵盤/控制器
圖1說明用於電子封裝體之實例電氣互連件。
圖2說明用於電子封裝體之另一實例電氣互連件。
圖3說明包括圖1及/或圖2之實例電氣互連件之實例電子封裝體。
圖4說明圖2之電氣互連件，其中額外介電層及焊料凸塊已經添加至電氣互連件。
圖5說明包括圖1、圖2及/或圖4之實例電氣互連件之另一實例電子封裝體。
圖6為說明製造電氣互連件之實例方法之流程圖。
圖7說明圖6之方法之一部分，其中溝槽及導電材料形成於介電層之一側中。
圖8說明圖6之方法之另一部分，其中經圖案化遮罩形成至導電材料上。
圖9說明圖6之方法之另一部分，其中溝槽填充有 延伸至介電層之一個表面上方之信號導體。
圖10說明圖6之方法之另一部分，其中經圖案化遮罩及導電材料自介電層之一個表面移除以形成信號導體。
圖11展示在信號導體之第一部分與信號導體之第二部分之間無任何實際未對準之情況下製造的電氣互連件。
圖12展示在信號導體之第一部分與信號導體之第二部分之間存在未對準之情況下製造的電氣互連件。
圖13說明用於電子封裝體之另一實例電氣互連件。
圖14說明包括圖13之實例電氣互連件之實例電子封裝體。
圖15為包括互連兩個矽裝置之高速封裝體上互連件(OPI)匯流排的實例電子裝置之俯視圖。
圖16為圖15中所示之電子裝置的側視圖。
圖17為說明製造電氣互連件之另一實例方法之流程圖。
圖18為包括本文所描述之電氣互連件及/或電子封裝體之電子設備的方塊圖。
較佳實施例之詳細說明
以下描述及圖式充分說明特定實施例，以使熟習此項技術者能夠實踐以下描述及圖式。其他實施例可併有 結構、邏輯、電氣、過程及其他改變。一些實施例之部分及特徵可包括於其他實施例之部分及特徵中或取代其他實施例之部分及特徵。申請專利範圍中闡述之實施例涵蓋彼等請求項之所有可用等效者。
如本申請案中所使用的諸如「水平」之定向術語係相對於平行於晶圓或基板之習知平面或表面的平面而定義，而不考慮晶圓或基板之定向如何。術語「垂直」係指垂直於如上文所定義之水平的方向。介詞，諸如「在......上」、「側」(如在「側壁」中)、「較高」、「較低」、「在......上方」及「在......之下」係相對於晶圓或基板之頂表面上之習知平面或表面而定義，而不考慮電氣互連件或電子封裝體之定向如何。
本文所描述之電氣互連件及方法可增加至返迴路徑之耦合及減少阻抗失配(無路由密度及/或層計數中之對應設計折衷)。此外，本文所描述之電氣互連件及方法可選擇性地或統一地應用於電子封裝體之特定區域。
本文所描述之電氣互連件及方法可最小化由於空隙/分裂平面上路由及/或及收縮中斷/擁塞區處之跡線寬度導致的頻道阻抗失配。在一些其他形式中，電氣互連件及方法可另外或替代地在跡線至跡線間距減小時(例如，在跡線位於擁塞區時)最小化串擾同時維持目標阻抗。
圖1及圖2說明用於電子封裝體(圖1中未展示)之實例電氣互連件10。圖3說明包括圖1及/或圖2之實例電氣互連件10之實例電子封裝體30A。
如圖1及圖2中所示，實例電氣互連件10包括介電層11，該介電層11包括形成至介電層11之一個表面13中之溝槽12。信號導體14填充溝槽12及延伸至介電層11之一個表面13上方。導電參考層15安裝於介電層11之相對側16上。當電流通過信號導體14時，導電參考層15以電磁方式耦合至信號導體14。
實例電氣互連件10可在最小頻道阻抗失配(例如，50Ω之目標阻抗)下致能較緊密電子封裝體/PCB路由間距，從而提供外觀尺寸減少的可能性。實例電氣互連件10亦可改良歸因於當最小化插入損耗時之經減少信號反射及串擾的電氣效能。
信號導體14可包括填充溝槽12之第一部分17A及溝槽上方之第二部分17B。第一部分17A可與第二部分17B整合(如圖1及圖2中所示)，或為與第二部分17B接合的單獨片件。
圖1展示其中信號導體14之第一部分17A可具有與信號導體14之第二部分17B相同的寬度。圖2展示其中信號導體14之第一部分17A可具有與信號導體14之第二部分17B不同的寬度。如圖2中所示，信號導體14之第二部分17B可接合介電層11之一個表面13。
圖1及圖2展示其中信號導體14之第一部分17A可具有與信號導體14之第二部分17B不同的厚度。應注意，預期電氣互連件10之形式，其中信號導體14之第一部分17A可具有與信號導體14之第二部分17B相同的厚度。
在圖4中說明的電氣互連件10之實例形式中，介電層11為第一介電層11且電氣互連件10進一步包括安裝至第一介電層11之一個表面13之第二介電層18。第二介電層18包括暴露信號導體14之開口19。
焊料凸塊20經電連接至第二介電層18中之開口19內的信號導體14。圖5說明包括圖1、圖2及/或圖4之實例電氣互連件10之實例電子封裝體30B。
當設計緊湊型封裝體及PCB之佈局時，本文所描述之電氣互連件10可致能較大可撓性。此外，電氣互連件10可允許更高程度之空隙/分裂平面上路由區域。
在一些形式中，電氣互連件10可用於局部擁塞區域中以減輕局部擁塞區域中之信號導體14之間的串擾。電氣互連件10亦可潛在地克服信號導體14內之可導致阻抗失配之變化的阻抗(亦即，信號導體14之第一部分17A可用以恢復阻抗)。
圖6為說明製造電氣互連件10之實例方法[600]之流程圖。方法[600]包括[610]在介電層11之一側13中形成溝槽12(參見圖7)，其中介電層之相對側16包括導電參考層15。
方法[600]進一步包括[620]使用延伸至介電層11之一個表面13上方的信號導體14填充介電層11之一個表面13中之溝槽12(參見例如圖9)。當電流通過信號導體14時，信號導體14以電磁方式耦合至導電參考層15。
在方法[600]之一些形式中，[620]使用信號導體 14填充介電層11之一個表面13中之溝槽12可包括(i)將導電材料61形成至介電層11之一個表面13上及介電層11中之溝槽12內(參見圖7)；及(ii)將圖案化之遮罩62形成至導電材料61上。
圖案化之遮罩62位於導電材料61上，該導電材料位於介電層11之一個表面13上，但不在介電層11之溝槽12內(參見圖8)。作為一實例，導電材料61可藉由無電鍍敷(以及現今已知或未來發現的其他技術)而形成至介電層11之一個表面13上及介電層11中之溝槽12內。
此外，[620]使用信號導體14填充介電層11之一個表面13中之溝槽12可包括自介電層11之一個表面13移除圖案化之遮罩62及導電材料61以形成信號導體14(參見圖10)。
作為一實例，導電材料63可藉由電解鍍敷(以及現今已知或未來發現的其他技術)形成在溝槽12內以形成信號導體14。在方法[600]之一些形式中，可藉由電解鍍敷形成信號導體14中之一者以使得信號導體14接合介電層11之一個表面13。應注意，圖10之左側的信號導體14而不是右側的信號導體14進行此舉。
在電氣互連件10之製造期間，所有互連件10經受製造差異。圖11展示在信號導體14之第一部分17A與信號導體14之第二部分17B之間無任何實際未對準之情況下製造的電氣互連件10。對比而言，圖12展示在信號導體14之第一部分17A與信號導體14之第二部分17B之間存在未對準 之情況下製造的電氣互連件10。
本文所描述之電氣互連件10對任何信號導體14未對準(亦即，最小增加的串擾及/或阻抗的最小變化)可較不敏感。儘管有信號導體14之第一部分17A相對於信號導體14之第二部分17B的任何未對準，但與習知互連件相比，電氣互連件10可仍保留較好的電氣效能。
圖13說明用於電子封裝體90之另一實例電氣互連件70(圖14中展示實例電子封裝體90)。電氣互連件70包括介電層71，其包括一個表面72及相對表面73。相對表面73包括溝槽75。
電氣互連件70進一步包括介電層71之一個表面72上之信號導體76及安裝於介電層71之相對表面73上之導電參考層77。導電參考層77接合介電層71之相對表面73且包括填充溝槽75之突起78。當電流通過信號導體76時，信號導體76以電磁方式耦合至導電參考層77。
本文所描述之電氣互連件70可致能用於高速單端互連件(例如，封裝體上互連件(OPI)匯流排)之串擾隔離。突起78可提供更短及更有效的至信號導體76的返迴路徑。與習知設計相比，此等更短及更有效的返迴路徑可減少遠端串擾(FEXT)。
此外，與習知互連件相比，突起78可改良裝置接收器處之整體眼開、電氣突增及下沖效能。電氣互連件70亦可致能封裝體層計數減少(例如，具有微帶線路由設計對比帶狀線)及亦可允許頻道長度之延伸以准許路由可撓 性。
如圖13中所示，信號導體76可為第一信號導體80A且電氣互連件10可進一步包括介電層71之一個表面72上之第二信號導體80B。當電流通過第二信號導體80B時，第二信號導體80B以電磁方式耦合至導電參考層77。
在圖13中所示之互連件70之實例形式中，導電參考層77之突起78定位為與第一信號導體80A及第二信號導體80B等距。應注意，預期突起78相對於第一信號導體80A及第二信號導體80B之其他位置。
在互連件70之一些形式中，介電層71之相對表面73包括複數個溝槽81A、81B、81C、81D，且互連件70進一步包括介電層71之一個表面72上的複數個信號導體80A、80B、80C、80D、80E。導電參考層77包括填充溝槽的複數個突起78，其中當電流通過信號導體80A、80B、80C、80D、80E時，信號導體80A、80B、80C、80D、80E中之每一者以電磁方式耦合至該等突起78中之至少一者。
在圖13中所示之互連件70之實例形式中，至少一些突起78定位為與兩個不同信號導體80A、80B、80C、80D、80E等距。應注意，預期突起78相對於信號導體80A、80B、80C、80D、80E中之每一者之其他位置。
圖14說明包括圖13中所示之實例電氣互連件70之實例電子封裝體90。如圖14中所示，實例電氣互連件70可進一步包括安裝至第一介電層71之一個表面72之第二介電層84。第二介電層84包括暴露信號導體76之開口85。焊 料凸塊86經電連接至第二介電層84中之開口85內的信號導體76。
本文所描述之互連件10、70可用於多種應用。作為實例，互連件10、70可用於高速封裝體上互連件(OPI)匯流排中，該匯流排互連相同封裝體基板上之呈多晶片封裝體(MCP)之形式的兩個或兩個以上矽裝置。
圖15為包括互連兩個矽裝置之高速封裝體上互連件(OPI)匯流排的實例電子裝置100之俯視圖。圖16為圖15中所示之電子裝置100的側視圖。應注意，亦可結合主板級下之路由(未圖示)利用導電參考層77中之突起78(例如，諸如高速DDR記憶體匯流排)。
圖17為說明製造電氣互連件70之另一實例方法[1700]之流程圖。實例方法[1700]包括[1710]在介電層71之一側72上形成信號導體76及[1720]在介電層71之相對表面73中形成溝槽75。方法[1700]進一步包括[1730]在介電層71之相對側上形成導電參考層77。
導電參考層77包括填充溝槽75之突起78。當電流通過信號導體76時，突起78以電磁方式耦合至信號導體76。
在方法[1700]之一些形式中，[1730]在介電層71之相對側73上及溝槽75內形成導電參考層77包括在介電層71之相對側73上及溝槽75內電鍍導電參考層77。應注意，現今已知或未來發現的任何其他技術可用以在介電層71之相對側73上及溝槽75內形成導電參考層77。
方法[1700]可進一步包括在介電層71之一側72上形成複數個信號導體80A、80B、80C、80D、80E，及在介電層71之相對側73中形成複數個溝槽81A、81B、81C、81D。導電參考層77包括填充複數個溝槽81A、81B、81C、81D之複數個突起78。當電流通過各別信號導體80A、80B、80C、80D、80E時，突起78中之每一者以電磁方式耦合至對應的信號導體80A、80B、80C、80D、80E。
在方法[1700]之一些形式中，在介電層71之相對側73中形成複數個溝槽81A、81B、81C、81D包括在介電層71之相對側中形成複數個溝槽81A、81B、81C、81D以使得至少一些突起78定位為與兩個不同信號導體80A、80B、80C、80D、80E等距。應注意，預期突起78相對於對應的信號導體80A、80B、80C、80D、80E之其他位置。
圖18為併入有本文所描述之至少一個電子互連件10、70、電子封裝體30A、30B、90、100及/或方法[600]、[1700]之電子設備1800的方塊圖。電子設備1800僅為其中可使用電子互連件10、70、電子封裝體30A、30B、90、100及/或方法[600]、[1700]之形式之電子設備的一個實例。
電子設備1800之實例包括(但不限於)個人電腦、平板電腦、行動電話、遊戲裝置、MP3或其他數位音樂播放器等。在此實例中，電子設備1800包含資料處理系統，其包括耦合電子設備1800之各種組件之系統匯流排1802。系統匯流排1802提供電子設備1800之各種組件間的通信鏈路，且可實施為單一匯流排、實施為匯流排之組合或以任 何其他合適方式實施。
包括如本文所描述之電子互連件10、70、電子封裝體30A、30B、90、100，及/或方法[600]、[1700]中之任一者之電子總成1810可經耦合至系統匯流排1802。電子總成1810可包括任何電路或電路之組合。在一個實施例中，電子總成1810包括可為任何類型之處理器1812。如本文中所使用，「處理器」意謂任何類型之計算電路，諸如(但不限於)微處理器、微控制器、複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字(VLIW)微處理器、圖形處理器、數位信號處理器(DSP)、多核處理器或任何其他類型之處理器或處理電路。
包括於電子總成1810中的其他類型之電路為自訂電路、特殊應用積體電路(ASIC)或其類似者，諸如在無線裝置(如行動電話、平板電腦、膝上型電腦、雙向無線電及類似電子系統)中使用的一或多個電路(諸如通信電路1814)。IC可執行任何其他類型之功能。
電子設備1800亦可包括外部記憶體1820，其又可包括適合於特定應用之一或多個記憶體元件，諸如，呈隨機存取記憶體(RAM)之形式的主記憶體1822、一或多個硬碟機1824及/或處置抽取式媒體1826(諸如，光碟(CD)、快閃記憶卡、數位視訊磁碟(DVD)及類似者)之一或多個驅動機。
電子設備1800亦可包括顯示裝置1816、一或多個揚聲器1818及鍵盤及/或控制器1830，該鍵盤及/或控制器可 包括滑鼠、軌跡球、觸控式螢幕、語音辨識裝置或准許系統使用者將資訊輸入至電子設備1800中及自電子設備1800接收資訊的任何其他裝置。
為了更好地說明本文中揭示之方法及設備，本文中提供實施例之非限制性清單：
實例1包括用於電子封裝體之電氣互連件。電氣互連件包括介電層，其包括形成至介電質層之一個表面中之溝槽，及信號導體，其填充溝槽及延伸至介電層之一個表面上方。電氣互連件進一步包括安裝於介電層之相對側上之導電參考層。當電流通過信號導體時，導電參考層以電磁方式耦合至信號導體。
實例2包括實例1之電氣互連件，其中信號導體包括填充溝槽之第一部分及溝槽上方的第二部分。
實例3包括實例1至實例2中之任一者之電氣互連件，其中信號導體之第一部分與信號導體之第二部分整合。
實例4包括實例1至實例3中之任一者之電氣互連件，其中信號導體之第一部分具有與信號導體之第二部分不同的寬度。
實例5包括實例1至實例4中之任一者之電氣互連件，其中信號導體之第二部分接合介電層之一個表面。
實例6包括實例1至實例5中之任一者之電氣互連件，其中信號導體之第一部分具有與信號導體之第二部分不同的厚度。
實例7包括實例1至實例6中之任一者之電氣互連件，且進一步包括複數個額外信號導體，其中額外信號導體中之每一者填充介電層中之另一溝槽及延伸至介電層之一個表面上方，其中當電流通過複數個額外信號導體時，複數個額外信號導體各自以電磁方式耦合至導電參考層。
實例8包括實例1至實例7中之任一者之電氣互連件，其中介電層為第一介電層，且進一步包括第二介電層，其安裝至第一介電層之一個表面，其中第二介電層包括暴露信號導體之開口；及焊料凸塊，其電連接至第二介電層之開口內之信號導體。
實例9包括製造用於電子封裝體之電氣互連件之方法。該方法包括在介電層之一側中形成溝槽，其中介電層之相對側包括導電參考層；及使用延伸至介電層之一個表面上方的信號導體填充介電層之一個表面中之溝槽，其中當電流通過信號導體時，信號導體以電磁方式耦合至導電參考層。
實例10包括實例9之方法，其中使用延伸至介電層之一個表面上方的信號導體填充介電層之一個表面中之溝槽包括將導電材料形成至介電層之一個表面上及介電層中之溝槽內，及將圖案化之遮罩形成至導電材料上，其中圖案化之遮罩位於介電層之一個表面上但不位於介電層上之溝槽內。
實例11包括實例9至實例10中之任一者之方法，其中使用延伸至介電層之一個表面上方之信號導體填充介 電層之一個表面中之溝槽進一步包括添加導電材料於溝槽內以形成填充溝槽及延伸至介電層之一個表面上方之信號導體，及自介電層之一個表面移除圖案化之遮罩及導電材料以形成信號導體。
實例12包括實例9至實例11中之任一者之方法，其中將導電材料形成至介電層之一個表面上及介電層中之溝槽內包括將導電材料無電鍍敷至介電層之一個表面上及介電層中之溝槽內。
實例13包括實例9至實例12中之任一者之方法，其中添加導電材料於溝槽內以形成填充溝槽及延伸至介電層之一個表面上方之信號導體包括電解鍍敷導電材料於溝槽內以形成填充溝槽及延伸至介電層之一個表面上方之信號導體。
實例14包括實例9至實例13中之任一者之方法，其中電解鍍敷導電材料於溝槽內以形成填充溝槽及延伸至介電層之一個表面上方之信號導體包括將導電材料電解鍍敷至介電層之一個表面上以使得信號導體接合介電層之一個表面。
實例15包括用於電子封裝體之電氣互連件。電氣互連件包括介電層，該介電層包括一個表面及相對表面，其中相對表面包括溝槽及介電層之一個表面上之信號導體。電氣互連件進一步包括安裝於介電層之相對表面上之導電參考層。導電參考層接合介電層之相對表面且包括填充溝槽之突起，其中當電流通過信號導體時，信號導體以電磁 方式耦合至導電參考層。
實例16包括實例15之電氣互連件，其中信號導體為第一信號導體且進一步包含介電層之一個表面上之第二信號導體，其中當電流通過第二信號導體時，第二信號導體以電磁方式耦合至導電參考層。
實例17包括實例15至實例16中之任一者之電氣互連件，其中導電參考層之突起定位為與信號導體及第二信號導體等距。
實例18包括實例15至實例17中之任一者之電氣互連件，其中介電層之相對表面包括複數個溝槽，且進一步包含介電層之一個表面上之複數個額外信號導體，且其中導電參考層包括填充溝槽之複數個突起，其中當電流通過信號導體時，信號導體中之每一者以電磁方式耦合至該等突起中之至少一者。
實例19包括實例15至實例18中之任一者之電氣互連件，其中至少一些突起定位為與兩個不同信號導體等距。
實例20包括實例15至實例19中之任一者之電氣互連件，其中介電層為第一介電層，且進一步包括第二介電層，其安裝至第一介電層之一個表面，其中第二介電層包括暴露信號導體之開口，及焊料凸塊，其電連接至第二介電層之開口內之信號導體。
實例21包括製造用於電子封裝體之電氣互連件之方法。該方法包括在介電層之一側上形成信號導體；在 介電層之相對側中形成溝槽；及在介電層之相對側上形成導電參考層，其中導電參考層包括填充溝槽之突起，其中當電流通過信號導體時，突起以電磁方式耦合至信號導體。
實例22包括實例21之方法，其中在介電層之相對側上及溝槽內形成導電參考層包括在介電層之相對側上及溝槽內電鍍導電參考層。
實例23包括實例21至實例22中之任一者之方法，且進一步包括在介電層之一側上形成複數個信號導體及在介電層之相對側中形成複數個溝槽，其中導電參考層包括填充複數個溝槽之複數個突起，其中當電流通過各別信號導體時，該等突起中之每一者以電磁方式耦合至對應的信號導體。
實例24包括實例21至實例23中之任一者之方法，其中在介電層之相對側中形成複數個溝槽包括在介電層之相對側中形成複數個溝槽以使得至少一些突起定位為與兩個不同信號導體等距。
此概述意欲提供本發明標的物之非限制性實例。不意欲提供排他性或詳盡解釋。包括詳細描述以提供關於方法之其他資訊。
以上詳細描述包括對附圖之參考，該等附圖形成詳細描述之一部分。圖式藉由說明之方式展示其中可實踐本發明之特定實施例。此等實施例在本文中亦被稱為「實例」。此等實例可包括除所展示或描述之彼等元件之外的元 件。然而，本發明者亦預期僅提供所展示或描述之彼等元件的實例。此外，本發明人亦預期使用相對於特定實例(或其一或多個態樣)抑或相對於本文中所展示或描述之其他實例(或其一或多個態樣)而展示或描述之彼等元件的任何組合或排列的實例(或其一或多個態樣)。
在此文件中，如在專利文件中所常見，獨立於「至少一個」或「一或多個」之任何其他例項或用法使用術語「一」以包括一個或一個以上。在此文件中，術語「或」用於指非排它性，或使得除非另有指示，否則「A或B」包括「A而非B」、「B而非A」以及「A及B」。在此文件中，術語「包括」及「其中(in which)」用作各別術語「包含」及「其中(wherein)」之通俗易懂的等效物。又，在以下申請專利範圍中，術語「包括」及「包含」為開放式，亦即，包括除了在請求項中列於此類術語之後的元件以外之元件的系統、裝置、物品、組合物、調配物或製程仍被認為在彼請求項之範疇內。此外，在以下申請專利範圍中，術語「第一」、「第二」及「第三」等僅用作標記，且並不意欲對其對象強加數值要求。
以上描述意欲為說明性的而非限制性的。舉例而言，上文所描述之實例(或其一或多個態樣)可彼此結合而使用。此外，本文所描述之方法之次序可為准許製造電氣互連件及/或包括電氣互連件之封裝體的任何次序。其他實施例可諸如由一般熟習此項技術者在審閱以上描述後使用。
提供【摘要】以符合37 C.F.R.§1.72(b)，從而允 許讀者快速地確定技術揭示內容之性質。應遵守以下理解：其將不會用於解釋或限制申請專利範圍之範疇或含義。
另外，在以上【實施方式】中，可將各種特徵分組在一起以簡化本發明。不應將此情況解釋為意欲未主張之揭示特徵對任何請求項而言係必需的。相反地，本發明之標的可在於其比特定揭示之實施例的所有特徵少。因此，據此將以下申請專利範圍併入【實施方式】中，其中每一請求項作為獨立實施例而獨立存在，且預期此等實施例可以各種組合或排列彼此組合。應參考所附申請專利範圍連同該等申請專利範圍所具有的等效物之完整範疇來判定本發明之範疇。
10‧‧‧電氣互連件
11‧‧‧介電層
12‧‧‧溝槽
13‧‧‧表面
14‧‧‧信號導體
15‧‧‧導電參考層
16‧‧‧相對側
17A‧‧‧第一部分
17B‧‧‧第二部分

Claims (24)

  1. 一種用於一電子封裝體中攜載信號的電氣互連件，其包含：一介電層，其係該電子封裝體之一部分，其中該介電層包括形成進入該介電層之一個表面中之一溝槽，其中該溝槽沒有完全地延伸通過該介電層；一信號導體，其於該電子封裝體中攜載信號，其中該信號導體填充該溝槽及延伸至該介電層之該一個表面上方；以及一導電參考層，其係該電子封裝體之一部分，其中該導電參考層係直接安裝於該介電層之一相對側，其中當一信號通過該信號導體時，該導電參考層係電磁地耦合至該信號導體。
  2. 如請求項1之電氣互連件，其中該信號導體包括填充該溝槽之一第一部分及係在該溝槽上方之一第二部分。
  3. 如請求項2之電氣互連件，其中該信號導體之該第一部分係與該信號導體之該第二部分整合。
  4. 如請求項2之電氣互連件，其中該信號導體之該第一部分具有較該信號導體之該第二部分不同的一寬度。
  5. 如請求項4之電氣互連件，其中該信號導體之該第二部分接合該介電層之該一個表面。
  6. 如請求項2之電氣互連件，其中該信號導體之該第一部分具有相較於該信號導體之該第二部分不同的一厚 度。
  7. 如請求項1之電氣互連件，其進一步包含複數個額外信號導體，其中該等額外信號導體中之每一者填充該介電層中之另一溝槽且延伸至介電層之該一個表面上方，其中當電流通過該複數個額外信號導體時，該複數個額外信號導體係各自以電磁地耦合至該導電參考層。
  8. 如請求項1之電氣互連件，其中該介電層為一第一介電層，且進一步包含：一第二介電層，其安裝至該第一介電層之該一個表面，其中該第二介電層包括暴露該信號導體之一開口；以及一焊料凸塊，其係電氣地連接至該第二介電層之該開口內的該信號導體。
  9. 一種形成一裝置之方法，該裝置於一電子封裝體中攜載信號，該方法包含：在一介電層之一表面中形成一溝槽，該介電層係該電子封裝體之一部分，其中該溝槽沒有完全地延伸通過該介電層，其中該介電層之相對側包括一導電參考層，該導電參考層係該電子封裝體之一部分，其中該導電參考層係直接地安裝至該介電層之該相對側；以及以延伸至該介電層之該一個表面上方之一信號導體來填充該介電層之該一個表面中之該溝槽，其中當一信號通過該信號導體時，該信號導體係電磁地耦合至該導電參考層。
  10. 如請求項9之方法，其中以延伸至該介電層之該一個表面上方之一信號導體來填充該介電層之該一個表面中之該溝槽包含：將一導電材料形成至該介電層之該一個表面上及該介電層中之該溝槽內；以及將一圖案化之遮罩形成至該導電材料上，其中該圖案化之遮罩係位於該介電層之該一個表面上但不位於該介電層上之該溝槽內。
  11. 如請求項10之方法，其中以延伸至該介電層之該一個表面上方之一信號導體來填充一介電層之該一個表面中之該溝槽進一步包含：添加導電材料於該溝槽內以形成填充該溝槽及延伸至該介電層之該一個表面上方之該信號導體；以及自該介電層之該一個表面移除該圖案化之遮罩及該導電材料以形成該信號導體。
  12. 如請求項11之方法，其中將一導電材料形成至該介電層之該一個表面上及該介電層中之該溝槽內包括將一導電材料無電鍍敷至該介電層之該一個表面上及該介電層中之該等溝槽內。
  13. 如請求項11之方法，其中添加該導電材料於該等溝槽內以形成填充該溝槽及延伸至該介電層之該一個表面上方之該信號導體包括電解鍍敷該導電材料於該等溝槽內以形成填充該溝槽及延伸至該介電層之該一個表面上方之該信號導體。
  14. 如請求項13之方法，其中電解鍍敷該導電材料於該等溝槽內以形成填充該溝槽及延伸至該介電層之該一個表面上方之該信號導體包括將該導電材料電解鍍敷至該介電層之該一個表面上以使得該信號導體接合該介電層之該一個表面。
  15. 一種用於一電子封裝體中攜載信號的電氣互連件，其包含：一介電層，其係該電子封裝體之一部分，其中該介店層包括一個表面及一相對表面，其中該相對表面包括一溝槽，其中該溝槽沒有完全地延伸通過該介電層；一信號導體，其於該電子封裝體中攜載信號，其中該信號導體係在該介電層之該一個表面上；以及一導電參考層，其係該電子封裝體之一部分，其中該導電參考層係安裝於該介電層之該相對表面上，該導電參考層接合該介電層之該相對表面且包括填充該溝槽之一突起，其中當一信號通過該信號導體時，該信號導體係電磁地耦合至該導電參考層。
  16. 如請求項15之電氣互連件，其中該信號導體為一第一信號導體且進一步包含在該介電層之該一個表面上之一第二信號導體，其中當電流通過該第二信號導體時，該第二信號導體係電磁地耦合至該導電參考層。
  17. 如請求項16之電氣互連件，其中該導電參考層之該突起係與該第一信號導體及該第二信號導體等距被定位。
  18. 如請求項15之電氣互連件，其中該介電層之該相對表面 包括複數個溝槽，且進一步包含在該介電層之該一個表面上之複數個額外信號導體，且其中該導電參考層包括填充該等溝槽之複數個突起，其中當電流通過該等信號導體時，該等信號導體中之每一者係電磁地耦合至該等突起中之至少一者。
  19. 如請求項18之電氣互連件，其中至少一些該等突起與兩個不同信號導體等距被定位。
  20. 如請求項15之電氣互連件，其中該介電層為一第一介電層，且進一步包含：一第二介電層，其安裝至該第一介電層之該一個表面，其中該第二介電層包括暴露該信號導體之一開口；以及一焊料凸塊，其電氣地連接至該第二介電層之該開口內之該信號導體。
  21. 一種形成一裝置之方法，該裝置於一電子封裝體中攜載信號，該方法包含：在一介電層之一側上形成一信號導體，其中該介電層係該電子封裝體之一部分，並且該信號導體於該電子封裝體中攜載一信號；在該介電層之一相對側中形成一溝槽，其中該溝槽沒有完全地延伸通過該介電層；以及在該介電層之該相對側上形成一導電參考層，其中該導電參考層係該電子封裝體之一部分並且包括填充該溝槽之一突起，其中當一信號通過該信號導體時，該 突起係電磁地耦合至該信號導體。
  22. 如請求項21之方法，其中在該介電層之該相對側上及該溝槽內形成一導電參考層包括在該介電層之該相對側上及該溝槽內電鍍該導電參考層。
  23. 如請求項21之方法，其進一步包含：在一介電層之一側上形成複數個信號導體；以及在該介電層之一相對側中形成複數個溝槽，其中該導電參考層包括填充該等複數個溝槽之複數個突起，其中當電流通過該等各別信號導體時，該等突起中之每一者係電磁地耦合至對應的信號導體。
  24. 如請求項23之方法，其中在該介電層之一相對側中形成該等複數個溝槽包括在該介電層之一相對側中形成該等複數個溝槽以使得至少一些該等突起與兩個不同信號導體等距被定位。
TW104134050A 2014-11-26 2015-10-16 用於電子封裝體之電氣互連件 TWI614867B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/555,124 US9552995B2 (en) 2014-11-26 2014-11-26 Electrical interconnect for an electronic package
US14/555,124 2014-11-26

Publications (2)

Publication Number Publication Date
TW201631727A TW201631727A (zh) 2016-09-01
TWI614867B true TWI614867B (zh) 2018-02-11

Family

ID=56010951

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104134050A TWI614867B (zh) 2014-11-26 2015-10-16 用於電子封裝體之電氣互連件

Country Status (4)

Country Link
US (1) US9552995B2 (zh)
JP (1) JP6466305B2 (zh)
MY (1) MY175102A (zh)
TW (1) TWI614867B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955436B2 (en) * 2019-04-24 2024-04-09 Intel Corporation Self-equalized and self-crosstalk-compensated 3D transmission line architecture with array of periodic bumps for high-speed single-ended signal transmission
CN110913570A (zh) * 2019-12-16 2020-03-24 西安子国微科技有限公司 一种高性能信息处理及接口方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541711B1 (en) * 2000-05-22 2003-04-01 Cisco Technology, Inc. Isolated ground circuit board apparatus
TW200820392A (en) * 2006-10-20 2008-05-01 Phoenix Prec Technology Corp Package substrate and method thereof
US20100065969A1 (en) * 2005-10-11 2010-03-18 Chen-Hua Yu Integrated circuit device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065593A (ja) * 1992-04-20 1994-01-14 Sumitomo Electric Ind Ltd 多層配線基板及びその製造方法
JP2001053507A (ja) * 1999-08-13 2001-02-23 Nec Corp 配線基板とその製造方法
CN101232775B (zh) * 1999-09-02 2010-06-09 伊比登株式会社 印刷布线板及其制造方法
JP2001203300A (ja) * 2000-01-18 2001-07-27 Matsushita Electric Ind Co Ltd 配線用基板と半導体装置および配線用基板の製造方法
US6914334B2 (en) * 2002-06-12 2005-07-05 Intel Corporation Circuit board with trace configuration for high-speed digital differential signaling
JP4511294B2 (ja) * 2004-09-22 2010-07-28 京セラ株式会社 配線基板
JP2007193999A (ja) * 2006-01-17 2007-08-02 Sony Chemical & Information Device Corp 伝送ケーブル
JP2007288180A (ja) * 2006-03-24 2007-11-01 Kyocera Corp 配線構造、多層配線基板および電子装置
JP5103088B2 (ja) * 2007-08-02 2012-12-19 信越ポリマー株式会社 伝導ノイズ抑制構造体および配線回路基板
WO2010064467A1 (ja) * 2008-12-05 2010-06-10 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
US8563336B2 (en) * 2008-12-23 2013-10-22 International Business Machines Corporation Method for forming thin film resistor and terminal bond pad simultaneously
US8343810B2 (en) * 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
JP2012124452A (ja) * 2010-12-06 2012-06-28 Samsung Electro-Mechanics Co Ltd プリント基板およびその製造方法
JP2012227211A (ja) * 2011-04-15 2012-11-15 Olympus Corp 差動信号用配線基板
JP2013051367A (ja) * 2011-08-31 2013-03-14 Fujikura Ltd 多層配線板の製造方法
US8716852B2 (en) * 2012-02-17 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical systems (MEMS) having outgasing prevention structures and methods of forming the same
US8987851B2 (en) * 2012-09-07 2015-03-24 Mediatek Inc. Radio-frequency device package and method for fabricating the same
US8962349B1 (en) * 2013-11-25 2015-02-24 Avalanche Technology, Inc. Method of manufacturing magnetic tunnel junction memory element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541711B1 (en) * 2000-05-22 2003-04-01 Cisco Technology, Inc. Isolated ground circuit board apparatus
US20100065969A1 (en) * 2005-10-11 2010-03-18 Chen-Hua Yu Integrated circuit device
TW200820392A (en) * 2006-10-20 2008-05-01 Phoenix Prec Technology Corp Package substrate and method thereof

Also Published As

Publication number Publication date
US9552995B2 (en) 2017-01-24
MY175102A (en) 2020-06-06
US20160148866A1 (en) 2016-05-26
JP6466305B2 (ja) 2019-02-06
TW201631727A (zh) 2016-09-01
JP2016100600A (ja) 2016-05-30

Similar Documents

Publication Publication Date Title
US11901280B2 (en) Ground via clustering for crosstalk mitigation
TWI600114B (zh) 橋接互連、製造橋接互連的方法及封裝組合
TWI610474B (zh) 形成磁性隨機存取記憶體蝕刻間隙壁之方法及藉由該方法所形成之結構
JP2015222979A (ja) デバイス上に取り付けられた個別アンテナを含むパッケージ構造
US9105635B2 (en) Stubby pads for channel cross-talk reduction
AU2017321176B2 (en) Circuits and methods providing mutual capacitance in vertical electrical connections
US20140160707A1 (en) Non-uniform substrate stackup
US9069910B2 (en) Mechanism for facilitating dynamic cancellation of signal crosstalk in differential input/output channels
TWI614867B (zh) 用於電子封裝體之電氣互連件
US9936572B2 (en) Differential trace pair system
US10303225B2 (en) Methods of forming hybrid socket structures for package interconnect applications and structures formed thereby
CN111863736A (zh) 用于实现高速低损耗信号传递并减轻制造风险和成本的封装设计方案
TWI727996B (zh) 具有暴露在側壁上之導電佈線的中介件
Huang et al. Design and electrical performance analysis on coreless flip chip BGA substrate
TWI694574B (zh) 電子封裝體及形成電氣封裝體之方法
US10062981B2 (en) Ground routing device and method
CN108292636B (zh) 包括鳍式过孔的电子封装
KR102669054B1 (ko) 반도체 패키지, 반도체 패키지 제조 방법 및 컴퓨팅 디바이스