JP2015222979A - デバイス上に取り付けられた個別アンテナを含むパッケージ構造 - Google Patents
デバイス上に取り付けられた個別アンテナを含むパッケージ構造 Download PDFInfo
- Publication number
- JP2015222979A JP2015222979A JP2015146685A JP2015146685A JP2015222979A JP 2015222979 A JP2015222979 A JP 2015222979A JP 2015146685 A JP2015146685 A JP 2015146685A JP 2015146685 A JP2015146685 A JP 2015146685A JP 2015222979 A JP2015222979 A JP 2015222979A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- antenna
- semiconductor device
- package structure
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
- H01Q9/04—Resonant antennas
- H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
- H01Q9/045—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
- H01Q1/526—Electromagnetic shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q21/00—Antenna arrays or systems
- H01Q21/0006—Particular feeding systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49016—Antenna or wave energy "plumbing" making
- Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Details Of Aerials (AREA)
- Transceivers (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
【課題】マイクロエレクトロニクスパッケージング構造を形成する方法、及びそれにより形成される関連構造体を提供する。【解決手段】当該方法及び構造体は、デバイスの裏面上に形成された、アンテナ基板を有する個別アンテナと、アンテナ基板を貫通して縦方向に配置されたアンテナ基板貫通ビアと、を有するパッケージ構造を形成することを含み得る。上記デバイス内に縦方向に配置されたデバイス基板貫通ビアが、アンテナ基板貫通ビアと結合され、パッケージ基板が上記デバイスのアクティブ面と結合される。【選択図】 図2
Description
開示の実施形態は、パッケージ構造及びそれを形成する方法に関する。
30GHz以上で動作するミリ波無線器のプラットフォーム上への集積は、デバイス間又はチップ間でのデータの無線伝送を可能にする。デバイス/チップ間でのデータの首尾良い伝送は、インタフェースとしての機能を果たす1つ以上のパッケージレベル集積アンテナを必要とする。例えば超短距離チップ・ツー・チップ通信や、無線デバッグポートを用いたシステム・オン・チップ(SoC)/中央演算処理ユニット(CPU)デバイスのポストシリコン検証などの用途は、パッケージ基板/アンテナアレイ設計において、伝統/従来技術に伴うルーティング損失及びパッケージの面積財産の損失に悩まされ得る。
一態様において、個別(ディスクリート)アンテナを含むパッケージ構造及びそれを形成する方法が提供される。
一態様において、パッケージ構造を形成する方法は、アンテナ基板を有する個別アンテナをデバイスの裏面上に形成することと、前記アンテナ基板中に、前記アンテナ基板を貫通して縦方向に配置されるアンテナ基板貫通ビアを形成することと、前記アンテナ基板貫通ビアを、前記デバイス内に縦方向に配置された基板貫通ビアと結合することとを有する。
本明細書は、特定の実施形態に注目し且つ区別して要求する請求項で締めくくられるが、以下の図を含む添付図面とともに以下の発明の説明を読むことで、これらの実施形態の利点を更に容易に解明することができる。
様々な実施形態に従った構造を表す図の1つである。
様々な実施形態に従った構造を表す図の1つである。
様々な実施形態に従った構造を表す図の1つである。
様々な実施形態に従った構造を表す図の1つである。
実施形態に従ったフローチャートを示す図である。
実施形態に従った構造体を示す図である。
実施形態に従ったシステムを示す図である。
以下の詳細な説明においては、上記方法及び構造体が実施され得る特定の実施形態を例として示す添付図面を参照する。それらの実施形態は、当業者がそれら実施形態を実施することができるように十分に詳細に説明される。理解されるように、様々な実施形態は、相異なるものであったとしても、必ずしも相互に排他的なものではない。例えば、1つの実施形態に関連してここに記載される特定の機能、構造又は特徴は、それら実施形態の精神及び範囲を逸脱することなく、その他の実施形態内で用いられ得る。また、理解されるように、開示の各実施形態内の個々の要素の位置又は構成は、それら実施形態の精神及び範囲を逸脱することなく変更され得る。故に、以下の詳細な説明は限定的な意味で解されるべきものではなく、実施形態の範囲は、適切に解釈される添付の請求項、並びに請求項の権利範囲に均等な範囲全体、によってのみ定められるものである。図面において、複数の図を通して、同一あるいは同様の機能は似通った参照符号によって参照することとする。
例えばマイクロエレクトロニクスデバイスの頂面に配置された個別(ディスクリート)アンテナを含むパッケージ構造を形成するなど、マイクロエレクトロニクスパッケージ構造を形成・利用する方法を説明する。それらの方法及び構造は、デバイスの裏面に配置された個別アンテナを有するパッケージ構造を形成することを含んでいてもよく、個別アンテナは、アンテナ基板と、該アンテナ基板を貫通して縦方向に配置されたアンテナ基板貫通ビアとを有し得る。デバイス内に縦方向に配置された基板貫通ビアが、アンテナ基板貫通ビアと結合され、該デバイスのアクティブ側にパッケージ基板が結合され得る。ここに開示される様々な実施形態のパッケージ構造は、より短距離での伝送用途にディスクリートの個々のアンテナを使用することを可能にする。
図1a−1dは、デバイス上に配置された少なくとも1つの個別アンテナを含んだパッケージ構造の実施形態を例示している。一実施形態において、パッケージ構造100は少なくとも1つの個別アンテナ102を有する(図1a)。個別アンテナ102はアンテナ基板104を有しており、一部の実施形態において、アンテナ基板104はガラス材料を有し得る。他の実施形態において、アンテナ基板104は、具体的な用途に応じて、液晶ポリマー、有機材料、低温焼成セラミックス、アルミナ、アンドープのシリコン、及び何らかの高性能ミリ波基板、のうちの少なくとも1つを有し得る。一実施形態において、アンテナ基板104は約30GHz以上の周波数を有する。一実施形態において、導電材料と誘電材料との交互層を有し得る。一実施形態において、個別アンテナ102は、一部の場合に当該個別アンテナ102の寸法を縮小するように作用し得るhigh−k誘電材料を有し得る。一実施形態において、個別アンテナ102は、放射素子106とアンテナ基板貫通ビア108とを有し得る。一実施形態において、放射素子106は、互いに容量結合して個別アンテナ102の周波数帯域幅を増強し得る複数階層の金属を有し得る(例えば、放射素子は、誘電材料によって分離された複数の金属層を有し得る)。
一実施形態において、放射素子106は、アンテナ基板104の頂部に水平に配置されて、アンテナ基板貫通ビア108に垂直に結合され得る。一実施形態において、個別アンテナ102は、約2mm未満の幅、約2mm未満の長さ、及び約0.4mm未満の高さとし得る寸法を有し得る。個別アンテナ102の寸法は、具体的な用途に応じて異なったものとなり得る。一実施形態において、アンテナ基板104の物理的寸法は、デバイス/アプリケーションが動作することが可能な周波数レンジの波長より遥かに小さくなり得る。一実施形態において、アンテナ基板貫通ビア108は放射素子106に物理的に結合されずに、放射素子106と基板貫通ビア116との間でミリ波信号が電磁結合されてもよい。
アンテナ基板貫通ビア108は、アンテナ基板104内に縦方向に配置され得る。アンテナコンタクト110が、アンテナ基板貫通ビア108と結合されて、アンテナ基板104の底部に配置され得る。アンテナ導通構造112がアンテナコンタクト110と結合され得る。再配線層(RDL)114を有し得るデバイスコンタクト114が、アンテナ導通構造112と結合され得る。デバイスコンタクト114は、デバイス118の裏面に配置され得る。デバイス118は、一実施形態において、例えばミリ波無線器などの無線器119を有するシステム・オン・チップ(SoC)デバイスを有することができ、他の実施形態において、具体的な用途に適した如何なるタイプのデバイスを有していてもよい。
基板貫通ビア(TSV)116を有し得るデバイス基板貫通ビアが、デバイスコンタクト114と結合され、且つデバイス基板118/デバイス内に縦方向に配置され得る。一実施形態において、基板貫通ビア116は、例えば、酸化シリコンなどの絶縁体材料121で表面を覆われ(ライニングされ)得る(図1d;これはTSV116を有するデバイス118の一部を描いている)。絶縁体121でライニングされた基板貫通ビア116は、一部の場合においてシリコン基板材料135を有し得るデバイス材料を貫通して配置されることができ、デバイス118は実施形態において1dB未満の損失を示し得る。デバイス材料135は、例えば酸化物材料などの絶縁材料137によって、デバイス118のデバイスコンタクト114及びアクティブ層/側120から絶縁され得る。
戻って図1aを参照するに、基板貫通ビア116は、(アンテナコンタクト110、導通構造112及びデバイスコンタクト114を間に結合して)アンテナ基板貫通ビア108と電気的且つ物理的に結合されることができ、基板貫通ビア116と結合されたアンテナ基板貫通ビア108は、個別アンテナ102からデバイス118に信号を導通し得る。他の一実施形態において、アンテナ基板貫通ビア108は、導通構造及び金属間接合のうちの一方によって基板貫通ビア116に結合され得る。一実施形態において、個別アンテナ102は、例えばガラスなどの高性能ミリ波アンテナ基板104を有し得る。アンテナ基板104内/上の放射素子106から放射/伝播されることが可能なミリ波信号は、アンテナ基板貫通ビア108と基板貫通ビア116との間の結合によって、個別アンテナ102とデバイス118との間で伝送/伝播され得る。
グランド用アンテナコンタクト111が、アンテナ基板104の底部上に、アンテナコンタクト110に隣接して配設され得る。グランド用アンテナ導通構造113がグランド用アンテナコンタクト111と結合され得る。グランド用デバイスコンタクト115がグランド用アンテナ導通構造113と結合され得る。グランド用デバイスコンタクト115は、デバイス118の裏面に配置され得る。グランド用基板貫通ビア117を有し得るグランド用デバイス基板貫通ビア117が、グランド用デバイスコンタクト115と結合され、デバイス118内で縦方向に配置され得る。グランド用デバイス基板貫通ビア117は、信号用の基板貫通ビア116に隣接することができ、個別アンテナ102の基準となるグランドを提供し得る。
一実施形態において、デバイス118上に、個別アンテナ102に隣接して、第2の個別アンテナ102’が配設され得る。第2の個別アンテナ102’は、アンテナ基板104と同様の材料を有し得るアンテナ基板104’を有する。第2の個別アンテナ102’は、アンテナ基板貫通ビア108’に結合された放射素子106’と、アンテナ基板貫通ビア108’と結合されたアンテナコンタクト110’と、アンテナコンタクト110’と結合されたアンテナ導通構造112’とを有し得る。
デバイスコンタクト114’が、アンテナ導通構造112’と結合され得る。デバイスコンタクト114’は、デバイス118の裏面に配置され得る。デバイス基板貫通ビア116’が、デバイスコンタクト114と結合され、且つデバイス118内に縦方向に配置され得る。デバイス基板貫通ビア116’はアンテナ基板貫通ビア108’と電気的且つ物理的に結合され得る。
グランド用アンテナコンタクト111’が、アンテナ基板104’の底部上に、アンテナコンタクト110’に隣接して配設され得る。グランド用アンテナ導通構造113’がグランド用アンテナコンタクト111’と結合され得る。グランド用デバイスコンタクト115’がグランド用アンテナ導通構造113’と結合され得る。グランド用デバイスコンタクト115’は、デバイス118の裏面に配置され得る。グランド用基板貫通ビア117’を有し得るグランド用デバイス基板貫通ビア117’が、グランド用デバイスコンタクト115’と結合され、デバイス118内で縦方向に配置され得る。グランド用デバイス基板貫通ビア117’は、信号用の基板貫通ビア116’に隣接することができ、第2の個別アンテナ102’の基準となるグランドを提供し得る。
個別アンテナ102、102’は、デバイス118の裏面側に取り付けられ/結合され得る。一実施形態において、放射素子106、106’によってデバイス118と個別アンテナ102、102’との間に誘起され得るミリ波信号は、信号用の基板貫通ビア116、116’とアンテナ基板貫通ビア108、108’との間の直列接続によって搬送され得る。また、信号ビア(基板貫通ビア116、116’とアンテナ基板貫通ビア108、108’との間の直列接続を有し得る)の各々は、具体的な用途に応じて、1つ又は複数のグランド用基板貫通ビア117、117’によって取り囲まれ得る。グランド用基板貫通ビア117、117’は、個別アンテナ102、102’からのミリ波信号の戻り経路(リターンパス)としての機能を果たす。
個別アンテナ102、102’は、パッケージ基板内に実装されたアンテナと比較して大いに改善された電気特性を示す。さらに、縦方向のアンテナ基板貫通ビアと結合されるTSVの縦方向実装は、例えば伝統的なCPU信号のルーティングに必要なパッケージ空間を解放し、ひいては、パッケージ構造100全体の小型性を向上させる。
一実施形態において、デバイス118のアクティブ側/層120は、はんだボール/相互接続(インターコネクト)122によって基板126と結合され得る。他の一実施形態において、デバイス118のアクティブ側120は直接金属間結合によって基板126と結合され得る。一実施形態において、パッケージ構造100は3Dパッケージ構造100を有し得る。一実施形態において、パッケージ構造100は、コアレス・バンプレス・ビルドアップレイヤ(BBUL)パッケージ構造100の一部を有し得る。他の一実施形態において、パッケージ構造100のこの部分は、例えばデバイス102、102’、102”などのマイクロエレクトロニクスデバイスと、当該パッケージ構造100が結合され得る次階層のコンポーネント(例えば、回路基板)との間での電気通信を提供することが可能な如何なる好適タイプのパッケージ構造100を有してもよい。他の一実施形態において、ここに記載のパッケージ構造100は、ダイと、下層のICパッケージに結合された上層の集積回路(IC)パッケージとの間での電気通信を提供することが可能な如何なる好適タイプのパッケージ構造100を有してもよい。
ここに記載の実施形態の基板126は、コア層(誘電体コア又は金属コアの何れか)の周りにビルドアップされた誘電材料と金属との交互層を含む多層基板126を有し得る。他の一実施形態において、基板126は、コアレスの多層基板126を有し得る。その他の種類の基板及び基板材料(例えば、セラミックス、サファイア、ガラスなど)も、開示の実施形態とともに使用され得る。
一実施形態において、デバイスパッケージ構造100は、多層パッケージ基板126上にフリップチップアセンブルされ得るミリ波無線器119を含んだデバイス118を有する。他の一実施形態において、複数の個別チップアンテナ102がデバイス118上に形成/結合されてもよく、デバイス118と結合される個別アンテナの数は具体的な設計要求に依存し得る。ここに記載の実施形態の個別アンテナ102は、パッケージ基板126上の、より少ない領域を占めるとともに、信号損失の有意な減少を示す。さらに、これらの実施形態は、あまり厳しくない信号アイソレーション対策を必要とするのみであり、それによりパッケージフットプリントの縮小をもたらす。
図1bは、例えばBBUL基板127などのコアレス基板127内に、デバイス118(図1aに示したデバイス118及びパッケージ100の関連コンポーネントと同様)が部分的に埋め込まれ得る一実施形態を示している。相互接続122が基板127内に配置されて、コアレス相互接続構造124と結合され得る。一実施形態において、パッケージ構造131は、少なくとも2つの個別アンテナ102、102’を有し得る。部分的埋め込み基板127にデバイス118及び個別アンテナ102、102’を形成/結合する利点は、パッケージ構造131全体のZ高さの低減である。他の一実施形態において、デバイス118及び個別アンテナ102、102’は基板127内に完全に埋め込まれてもよい。
図1cは、互いに積み上げられた2つのデバイス118、118’(図1aに示したデバイス118及びパッケージ100の関連コンポーネントと同様)をパッケージ構造132が有する一実施形態を示している。第1のデバイス/ダイ118は、如何なる好適パッケージ基板126を有してもよいパッケージ基板126と結合(あるいは、上に配置)され、第2のデバイス/ダイ118’は、第1のデバイス118上に配置/積層され得る。第1のデバイス118は第2のデバイス118’と、グランドビア117’及び信号ビア116’並びにグランド相互接続構造123及び信号相互接続構造125によって結合され得る。一実施形態において、個別アンテナ102(図1aの個別アンテナと同様)は、1mmの幅且つ1mmの長さほどの寸法を有することができ、第2のデバイス118’に隣接してデバイス118上に積層され得る。一般に、このような実施形態の個別アンテナの寸法は、僅かに、具体的な用途/設計の周波数レンジ内の最小波長の一部を有する。
一実施形態において、パッケージ構造132は、少なくとも1つの3D積層されたミリ波チップアンテナを含むシステム・オン・チップを有し得る。一部の実施形態において、第1のデバイス118の裏面に複数の個別アンテナが配置/結合されてもよい。一実施形態において、必要に応じての無線周波数干渉(RFI)シールド130が、積層されたデバイス118、118’の周りに配設され、それらを取り囲み得る。一部の実施形態において、RFIシールドは個別アンテナをその他のパッケージ構造部品から更にアイソレートするために使用され得る。
ここに記載の実施形態は、パッケージ構造との個別アンテナの3D集積の実現を含み、そこでは、1つ又は複数の個別ミリ波チップアンテナが主たるシステム・オン・チップ/CPUダイ/デバイスの頂部に取り付けられ、当該デバイスは集積ミリ波無線器を有する。アンテナは、例えばガラスなどの高性能ミリ波基板上に実装されることができ、基板貫通ビアを用いたデバイスと個別アンテナとの間でミリ波信号が結合され得る。ここに記載の実施形態は、例えば超短距離チップ・ツー・チップ通信や、無線デバッグポートを用いたSoC/CPUチップのポストシリコン検証などの用途への3D個別アンテナ集積を支援する。例えば、ロジックアナライザへの無線信号伝達、モバイル装置間やDVD装置と表示装置との間など、装置間での無線複数アンテナ伝送などの用途が、ここで可能にされる。
他の一実施形態において、パッケージ構造を形成する方法を図2に示す。ステップ202にて、デバイスの裏面側に、アンテナ基板を有する少なくとも1つの個別アンテナが形成される。ステップ204にて、アンテナ基板貫通ビアが、アンテナ基板を貫通して形成され、アンテナ基板内に縦方向に配置される。ステップ206にて、アンテナ基板貫通ビアが、上記デバイス内に縦方向に配置された基板貫通ビアと結合され、ステップ208にて、上記デバイスがパッケージ基板と結合される。
次に図3に移るに、コンピュータシステム300の一実施形態が例示されている。システム300は、メインボード310又はその他の回路基板上に配置された多数のコンポーネントを含む。メインボード310は、第1の面312と、反対側の第2の面314とを有し、第1及び第2の面312、314の何れか一方又は双方に様々なコンポーネントが配置され得る。図示された実施形態において、コンピュータシステム300は、メインボードの第1の面312上に配置されたパッケージ構造340(例えば、図1aのパッケージ構造100と同様とし得る)を含んでおり、パッケージ構造340は、ここに記載のパッケージ構造の実施形態の何れかを有し得る。
システム300は、例えば手持ち式あるいは移動式のコンピューティング装置(例えば、携帯電話、スマートフォン、モバイルインターネット装置、音楽プレーヤ、タブレットコンピュータ、ラップトップコンピュータ、ネットトップコンピュータなど)などの如何なる種類のコンピューティングシステムを有していてもよい。しかしながら、開示の実施形態は手持ち式及びその他の移動式のコンピューティング装置に限定されず、これらの実施形態は、例えばデスクトップコンピュータ及びサーバなどの、その他の種類のコンピューティングシステムにも適用され得る。
メインボード310は、当該ボード上の開示の様々なコンポーネントのうちの1つ以上との間での電気通信を提供することが可能な如何なる好適種類の回路基板又はその他の基板を有していてもよい。一実施形態において、例えば、メインボード310は、誘電材料の層によって互いに分離され且つ導電ビアによって相互接続された複数の金属層を有する印刷回路基板(PCB)を有する。それら金属層のうちの何れか1つ以上は、ボード310と結合されたコンポーネント間で電気信号を(恐らくは他の金属層とともに)ルーティングする所望の回路パターンにて形成され得る。しかしながら、理解されるように、開示の実施形態は上述のPCBに限定されるものではなく、また、メインボード310はその他の好適基板を有していてもよい。
パッケージ構造340に加えて、1つ以上の更なるコンポーネントがメインボード310の何れか一方又は双方の面312、314に配置され得る。例として、図示のように、コンポーネント301aがメインボード310の第1の面312上に配置され、コンポーネント301bがメインボード310の反対側の面314上に配置され得る。メインボード310上に配置され得る更なるコンポーネントは、他のICデバイス(例えば、プロセッシングデバイス、メモリデバイス、信号処理デバイス、無線通信デバイス、グラフィックコントローラ及び/又はドライバ、オーディオプロセッサ及び/又はコントローラ、等々)、電力供給コンポーネント(例えば、電圧レギュレータ及び/又はその他の電力管理装置、電池などの電源、及び/又は、キャパシタなどの受動デバイス)、1つ以上のユーザインタフェースデバイス(例えば、音声入力装置、音声出力装置、キーパッド、又はタッチスクリーンディスプレイなどのその他のデータ入力装置、及び/又はグラフィックディスプレイ、等々)、並びにこれら及び/又はその他の装置の組み合わせを含む。
一実施形態において、コンピューティングシステム300は放射線シールドを含む。更なる一実施形態において、コンピューティングシステム300は冷却ソリューションを含む。他の一実施形態において、コンピューティングシステム300はアンテナを含む。より更なる一実施形態において、アセンブリ300は筐体又はケースの内部に配置され得る。メインボード310が筐体内に配置される場合、コンピュータシステム300のコンポーネントの一部(例えば、ディスプレイ若しくはキーパッドなどのユーザインタフェース装置、及び/又は電池などの電源)は、メインボード310(及び/又は該ボード上に配置されたコンポーネント)と電気的に結合され得るが、筐体と機械的に結合されてもよい。
図4は、一実施形態に従ったコンピュータ400の模式図である。図示のようなコンピュータシステム400(電子システム400とも呼ぶ)は、開示した複数の実施形態及び本開示にて説明したその均等物のうちの何れかを含んだパッケージ構造を具現化/包含することができる。コンピュータシステム400は、例えばネットブックコンピュータなどのモバイル(移動式)装置とし得る。コンピュータシステム400はデスクトップコンピュータとし得る。コンピュータシステム400は手持ち式読み取り装置とし得る。コンピュータシステム400は自動車に一体化され得る。コンピュータシステム400はテレビジョンに一体化され得る。
一実施形態において、電子システム400は、電子システム400の様々なコンポーネントを電気的に結合するシステムバス420を含んだコンピュータシステムである。システムバス420は、様々な実施形態に従って、単一のバス、又は複数のバスの組合せである。電子システム400は、集積回路410に電力を供給する電圧源430を含んでいる。一部の実施形態において、電圧源430はシステムバス420を介して集積回路410に電流を供給する。
集積回路410は、システムバス420に電気的に通信可能に結合されるとともに、ここに含まれる様々な実施形態のパッケージ/デバイスを含む一実施形態に従った回路又は複数回路の組合せを含む。一実施形態において、集積回路410は、ここに記載の実施形態に従った何れかのタイプのパッケージング構造を含み得るプロセッサ412を含む。ここでは、プロセッサ412は、以下に限られないが例えばマイクロプロセッサ、マイクロコントローラ、グラフィックプロセッサ、デジタル信号プロセッサ、又はその他のプロセッサなどの如何なるタイプの回路をも意味する。一実施形態において、プロセッサ412は、ここに開示されたパッケージ構造の実施形態のうちの何れかを含む。一実施形態において、プロセッサのメモリキャッシュ内にSRAMの実施形態が見出される。
集積回路410に含められ得るその他の種類の回路は、例えば、携帯電話、スマートフォン、ポケットベル、ポータブルコンピュータ、送受信兼用無線機及び同様の電子システムなどの無線装置で使用される通信回路414のような、カスタム回路又は特定用途向け集積回路(ASIC)である。一実施形態において、集積回路410は、例えばスタティックランダムアクセスメモリ(SRAM)などのオンダイ(on-die)メモリ416を含む。一実施形態において、集積回路410は、例えば混載ダイナミックランダムアクセスメモリ(eDRAM)などの組込オンダイメモリ416を含む。
一実施形態において、集積回路410は後続の集積回路411で補完される。一実施形態において、デュアル集積回路411は、例えばeDRAMなどの組込オンダイメモリ417を含む。デュアル集積回路411は、RFICデュアルプロセッサ413、デュアル通信回路415、及びSRAMなどのデュアルオンダイメモリ417を含む。デュアル通信回路415はRF処理用に構成され得る。
少なくとも1つの受動デバイス480が後続の集積回路411に結合されている。一実施形態において、電子システム400はまた外部メモリ440を含む。外部メモリ440は、具体的な用途に適した1つ以上の記憶素子を含むことができ、例えば、RAMの形態のメインメモリ442、1つ以上のハードドライブ444、及び/又は、例えばディスケット、コンパクトディスク(CD)、デジタル多用途ディスク(DVD)、フラッシュメモリデバイス及び技術的に知られたその他の取り外し可能媒体などのリムーバブル媒体446を取り扱う1つ以上のドライブを含み得る。外部メモリ440はまた、内蔵メモリ448であってもよい。一実施形態において、電子システム400はまた、表示装置450及び音声出力460を含んでいる。一実施形態において、電子システム400は、例えば、キーボード、マウス、タッチパッド、キーパッド、トラックボール、ゲームコントローラ、マイク、音声認識装置、又は情報を電子システム400に入力するその他の入力装置、とし得るコントローラなどの入力装置470を含んでいる。一実施形態において、入力装置470はカメラを含む。一実施形態において、入力装置470はデジタル録音装置を含む。一実施形態において、入力装置470はカメラとデジタル録音装置とを含む。
以上の説明では、実施形態に係る方法で使用され得る特定の工程及び材料を詳述しているが、当業者に認識されるように、数多くの変更及び代用が為され得る。そのような変更、改変、代用及び付加は、添付の請求項によって定められる本実施形態の精神及び範囲に入ると見なされるべきものである。また、ここに提示される図は、典型的なマイクロエレクトロニクスデバイス及び関連パッケージ構造のうちの、本実施形態の実施に関係する部分のみを示している。従って、本実施形態はここに記載された構造に限定されるものではない。
Claims (46)
- パッケージ構造を形成する方法であって、
アンテナ基板を有するディスクリートアンテナを半導体デバイスの裏面上に配置することと、
前記アンテナ基板中に、前記アンテナ基板を貫通して縦方向に配置されるアンテナ基板貫通ビアを形成することと、
前記アンテナ基板貫通ビアを、前記半導体デバイス内に縦方向に配置された基板貫通ビアと結合することと、
前記半導体デバイスをパッケージ基板と結合することと、
を有する方法。 - 前記アンテナ基板貫通ビアと垂直に結合され且つ前記ディスクリートアンテナの頂部に配置された放射素子を形成すること、を更に有する請求項1に記載の方法。
- 前記アンテナ基板は、導電材料と誘電材料との交互層を有する、請求項1に記載の方法。
- 前記放射素子は、導電材料と誘電材料との交互層を有する、請求項2に記載の方法。
- 前記アンテナ基板は、ガラス、アンドープのシリコン、及び液晶ポリマーのうちの少なくとも1つを有する、請求項1に記載の方法。
- 前記アンテナ基板貫通ビアは、導電構造及び金属間接合のうちの一方によって前記基板貫通ビアに結合される、請求項1に記載の方法。
- 前記アンテナ基板は、少なくとも約30GHzの周波数を有する、請求項1に記載の方法。
- 前記基板貫通ビアに結合された前記アンテナ基板貫通ビアは、ミリ波信号を伝搬することが可能である、請求項1に記載の方法。
- 前記ディスクリートアンテナの底部にグランド用アンテナコンタクトを形成すること、を更に有する請求項1に記載の方法。
- 前記グランド用アンテナコンタクトは、前記半導体デバイス内に縦方向に配置された接地される基板貫通ビアに結合される、請求項9に記載の方法。
- 前記半導体デバイスは、ミリ波無線器を有するシステム・オン・チップを有する、請求項1に記載の方法。
- 前記半導体デバイスのアクティブ面は、直接金属間接合及びはんだバンプのうちの一方によってパッケージ基板と結合される、請求項1に記載の方法。
- 前記パッケージ基板は多層パッケージ基板を有する、請求項1に記載の方法。
- 前記パッケージ基板はBBULパッケージ基板を有し、前記半導体デバイスは前記BBULパッケージ基板に部分的に埋め込まれる、請求項1に記載の方法。
- 前記ディスクリートアンテナは、前記半導体デバイスが動作することが可能な周波数レンジの波長より小さい物理的寸法を有する、請求項1に記載の方法。
- 前記接地される基板貫通ビアは前記基板貫通ビアに隣接される、請求項10に記載の方法。
- 前記半導体デバイス上に複数個のディスクリートアンテナを配置すること、を更に有する請求項1に記載の方法。
- 前記ディスクリートアンテナに隣接して前記半導体デバイス上に第2の半導体デバイスが積層される、請求項1に記載の方法。
- 前記半導体デバイス及び前記第2の半導体デバイスを取り囲むように放射線シールドを形成すること、を更に有する請求項18に記載の方法。
- 前記第2の半導体デバイスはメモリデバイスを有する、請求項18に記載の方法。
- 第1の半導体デバイスの裏面上に配置された、アンテナ基板を有するディスクリートアンテナと、
前記アンテナ基板を貫通して縦方向に配置されたアンテナ基板貫通ビアと、
前記第1の半導体デバイス内に縦方向に配置され且つ前記アンテナ基板貫通ビアと結合された基板貫通ビアと、
前記第1の半導体デバイスのアクティブ面と結合されたパッケージ基板と、
を有するパッケージ構造体。 - 前記アンテナ基板貫通ビアと垂直に結合され且つ前記ディスクリートアンテナの頂部に配置された放射素子、を更に有する請求項21に記載のパッケージ構造体。
- 前記アンテナ基板は、ガラス、アンドープのシリコン、及び液晶ポリマーのうちの少なくとも1つを有する、請求項21に記載のパッケージ構造体。
- 前記アンテナ基板は、導電材料と誘電材料との交互層を有する、請求項21に記載のパッケージ構造体。
- 前記放射素子は、導電材料と誘電材料との交互層を有する、請求項22に記載のパッケージ構造体。
- 前記アンテナ基板貫通ビアは、導電構造及び金属間接合のうちの一方によって前記基板貫通ビアに結合されている、請求項21に記載のパッケージ構造体。
- 前記アンテナ基板は、少なくとも約30GHzの周波数を有する、請求項21に記載のパッケージ構造体。
- 前記基板貫通ビアに結合された前記アンテナ基板貫通ビアは、ミリ波信号を伝送することが可能である、請求項26に記載のパッケージ構造体。
- 前記ディスクリートアンテナの底部に配置されたグランド用アンテナコンタクト、を更に有する請求項21に記載のパッケージ構造体。
- 前記グランド用アンテナコンタクトは、前記第1の半導体デバイス内に縦方向に配置された接地される基板貫通ビアに結合されている、請求項29に記載のパッケージ構造体。
- 前記第1の半導体デバイスは、ミリ波無線器を有するシステム・オン・チップを有する、請求項21に記載のパッケージ構造体。
- 前記第1の半導体デバイスのアクティブ面は、直接金属間接合及びはんだバンプのうちの一方によって前記パッケージ基板と結合されている、請求項21に記載のパッケージ構造体。
- 前記パッケージ基板は多層パッケージ基板を有する、請求項21に記載のパッケージ構造体。
- 前記パッケージ基板はBBULパッケージ基板を有し、前記第1の半導体デバイスは前記BBULパッケージ基板に部分的に埋め込まれている、請求項21に記載のパッケージ構造体。
- 前記ディスクリートアンテナは、前記第1の半導体デバイスが動作することが可能な周波数レンジの波長より小さい物理的寸法を有する、請求項21に記載のパッケージ構造体。
- 前記接地される基板貫通ビアは前記基板貫通ビアに隣接している、請求項30に記載のパッケージ構造体。
- 前記第1の半導体デバイス上に配置された複数個のディスクリートアンテナを有する請求項21に記載のパッケージ構造体。
- 前記第1の半導体デバイス上に第2の半導体デバイスが積層されている、請求項21に記載のパッケージ構造体。
- 前記第1の半導体デバイス及び前記第2の半導体デバイスを取り囲む放射線シールド、を更に有する請求項38に記載のパッケージ構造体。
- 前記第2の半導体デバイスはメモリデバイスを有する、請求項38に記載のパッケージ構造体。
- 半導体ダイの裏面上に配置されたディスクリートアンテナであり、当該ディスクリートアンテナはアンテナ基板を有し、前記半導体ダイは無線器を有する、ディスクリートアンテナと、
前記ディスクリートアンテナの頂部に水平方向に配置された放射素子と、
前記アンテナ基板を貫通して縦方向に配置され且つ前記放射素子と結合されたアンテナ基板貫通ビアと、
前記半導体ダイ内に縦方向に配置され且つ前記アンテナ基板貫通ビアと結合された基板貫通ビアと、
前記半導体ダイのアクティブ面と結合されたパッケージ基板と、
を有するパッケージ構造体。 - 当該パッケージ構造体に通信可能に結合されたバスと、
前記バスに通信可能に結合されたeDRAMと
を更に有する請求項41に記載のパッケージ構造体。 - 前記半導体ダイはシステム・オン・チップを有する、請求項41に記載のパッケージ構造体。
- 前記無線器はミリ波無線器を有する、請求項41に記載のパッケージ構造体。
- 前記アンテナ基板は、少なくとも約30GHzの周波数を有する、請求項41に記載のパッケージ構造体。
- 前記基板貫通ビアに結合された前記アンテナ基板貫通ビアは、ミリ波信号を伝送することが可能である、請求項41に記載のパッケージ構造体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/721,245 US9166284B2 (en) | 2012-12-20 | 2012-12-20 | Package structures including discrete antennas assembled on a device |
US13/721,245 | 2012-12-20 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013259964A Division JP2014123945A (ja) | 2012-12-20 | 2013-12-17 | デバイス上に取り付けられた個別アンテナを含むパッケージ構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015222979A true JP2015222979A (ja) | 2015-12-10 |
Family
ID=50000446
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013259964A Pending JP2014123945A (ja) | 2012-12-20 | 2013-12-17 | デバイス上に取り付けられた個別アンテナを含むパッケージ構造 |
JP2015146685A Pending JP2015222979A (ja) | 2012-12-20 | 2015-07-24 | デバイス上に取り付けられた個別アンテナを含むパッケージ構造 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013259964A Pending JP2014123945A (ja) | 2012-12-20 | 2013-12-17 | デバイス上に取り付けられた個別アンテナを含むパッケージ構造 |
Country Status (8)
Country | Link |
---|---|
US (2) | US9166284B2 (ja) |
JP (2) | JP2014123945A (ja) |
KR (2) | KR101587331B1 (ja) |
CN (1) | CN103887186A (ja) |
BR (1) | BR112014016136A8 (ja) |
DE (1) | DE102013114594B4 (ja) |
GB (1) | GB2510055B (ja) |
WO (1) | WO2014099032A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9077794B2 (en) * | 2012-09-27 | 2015-07-07 | Tyfone, Inc. | Lightning connector accessory device |
JP6027905B2 (ja) * | 2013-01-31 | 2016-11-16 | 新光電気工業株式会社 | 半導体装置 |
US9831564B1 (en) * | 2014-04-22 | 2017-11-28 | Rockwell Collins, Inc. | System-on-package integration with antenna elements |
US10522895B2 (en) * | 2014-12-12 | 2019-12-31 | Sony Corporation | Microwave antenna apparatus, packing and manufacturing method |
KR102333559B1 (ko) * | 2015-05-11 | 2021-12-01 | 삼성전자 주식회사 | 안테나 장치 및 그를 포함하는 전자 장치 |
US10594355B2 (en) * | 2015-06-30 | 2020-03-17 | Skyworks Solutions, Inc. | Devices and methods related to radio-frequency filters on silicon-on-insulator substrate |
DE112015006975T5 (de) | 2015-09-25 | 2019-05-09 | Intel Corporation | Mikroelektronische Packung mit drahtloser Zwischenverbindung |
US10205224B2 (en) | 2016-09-23 | 2019-02-12 | Apple Inc. | Electronic device with millimeter wave antenna arrays |
US20180197829A1 (en) * | 2017-01-09 | 2018-07-12 | Qorvo Us, Inc. | Three-dimensional integrated circuit assembly with active interposer |
US10354964B2 (en) * | 2017-02-24 | 2019-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated devices in semiconductor packages and methods of forming same |
US10580761B2 (en) | 2017-12-13 | 2020-03-03 | Intel Corporation | Systems in packages including wide-band phased-array antennas and methods of assembling same |
KR102022353B1 (ko) | 2018-01-18 | 2019-09-18 | 삼성전기주식회사 | 안테나 모듈 |
KR102254877B1 (ko) * | 2018-01-18 | 2021-05-24 | 삼성전기주식회사 | 안테나 모듈 |
US10679924B2 (en) * | 2018-03-05 | 2020-06-09 | Win Semiconductors Corp. | Semiconductor device with antenna integrated |
KR102565122B1 (ko) * | 2018-09-18 | 2023-08-09 | 삼성전기주식회사 | 칩 안테나 모듈 |
WO2020200458A1 (en) * | 2019-04-04 | 2020-10-08 | Huawei Technologies Co., Ltd. | Antenna device and method of its fabrication |
US10804591B1 (en) * | 2019-04-10 | 2020-10-13 | Jabil Inc. | Side mounting of MEMS microphones on tapered horn antenna |
KR102627223B1 (ko) | 2019-08-01 | 2024-01-19 | 삼성전자주식회사 | 안테나 모듈 및 이를 포함하는 전자 시스템 |
US10742250B1 (en) | 2019-09-26 | 2020-08-11 | Apple Inc. | Electronic devices having integrated antenna structures |
US20220007500A1 (en) * | 2019-10-08 | 2022-01-06 | Rockwell Collins, Inc. | Antenna Element for Phased Antenna Array |
KR20210157595A (ko) | 2020-06-22 | 2021-12-29 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005086603A (ja) | 2003-09-10 | 2005-03-31 | Tdk Corp | 電子部品モジュールおよびその製造方法 |
JP2006033034A (ja) | 2004-07-12 | 2006-02-02 | Japan Aviation Electronics Industry Ltd | 電磁波送受信デバイス |
US20080142941A1 (en) | 2006-12-19 | 2008-06-19 | Advanced Chip Engineering Technology Inc. | 3d electronic packaging structure with enhanced grounding performance and embedded antenna |
JP5592053B2 (ja) | 2007-12-27 | 2014-09-17 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
KR100986230B1 (ko) * | 2008-07-22 | 2010-10-07 | 삼성탈레스 주식회사 | 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지 |
US20100127937A1 (en) * | 2008-11-25 | 2010-05-27 | Qualcomm Incorporated | Antenna Integrated in a Semiconductor Chip |
JP2010136296A (ja) | 2008-12-08 | 2010-06-17 | Fdk Corp | 円偏波パッチアンテナ |
US20100155931A1 (en) | 2008-12-22 | 2010-06-24 | Qualcomm Incorporated | Embedded Through Silicon Stack 3-D Die In A Package Substrate |
WO2010076187A2 (en) * | 2008-12-30 | 2010-07-08 | Stmicroelectronics S.R.L. | Integrated electronic device with transceiving antenna and magnetic interconnection |
US8362599B2 (en) * | 2009-09-24 | 2013-01-29 | Qualcomm Incorporated | Forming radio frequency integrated circuits |
US9088072B2 (en) * | 2009-11-20 | 2015-07-21 | Hitachi Metals, Ltd. | Antenna |
US9112263B2 (en) * | 2010-02-25 | 2015-08-18 | Stmicroelectronics S.R.L. | Electronic communications device with antenna and electromagnetic shield |
JP2012015909A (ja) | 2010-07-02 | 2012-01-19 | Fujikura Ltd | 半導体実装装置 |
CN103026487A (zh) | 2010-07-29 | 2013-04-03 | 株式会社村田制作所 | 高频模块及通信装置 |
US9007273B2 (en) * | 2010-09-09 | 2015-04-14 | Advances Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
KR20120035394A (ko) | 2010-10-05 | 2012-04-16 | 삼성전자주식회사 | 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치 |
KR20120104896A (ko) | 2011-03-14 | 2012-09-24 | 삼성전자주식회사 | 초고주파 패키지 모듈 |
JP5408166B2 (ja) | 2011-03-23 | 2014-02-05 | 株式会社村田製作所 | アンテナ装置 |
US8816906B2 (en) * | 2011-05-05 | 2014-08-26 | Intel Corporation | Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates |
US8759950B2 (en) * | 2011-05-05 | 2014-06-24 | Intel Corporation | Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same |
US8901688B2 (en) * | 2011-05-05 | 2014-12-02 | Intel Corporation | High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same |
KR101434003B1 (ko) * | 2011-07-07 | 2014-08-27 | 삼성전기주식회사 | 반도체 패키지 및 그 제조 방법 |
US9153542B2 (en) * | 2012-08-01 | 2015-10-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having an antenna and manufacturing method thereof |
US9196951B2 (en) * | 2012-11-26 | 2015-11-24 | International Business Machines Corporation | Millimeter-wave radio frequency integrated circuit packages with integrated antennas |
-
2012
- 2012-12-20 US US13/721,245 patent/US9166284B2/en active Active
-
2013
- 2013-06-28 BR BR112014016136A patent/BR112014016136A8/pt active Search and Examination
- 2013-06-28 WO PCT/US2013/048671 patent/WO2014099032A1/en active Application Filing
- 2013-12-10 GB GB1321766.6A patent/GB2510055B/en not_active Expired - Fee Related
- 2013-12-17 JP JP2013259964A patent/JP2014123945A/ja active Pending
- 2013-12-19 KR KR1020130159091A patent/KR101587331B1/ko active IP Right Grant
- 2013-12-19 CN CN201310704018.5A patent/CN103887186A/zh active Pending
- 2013-12-20 DE DE102013114594.9A patent/DE102013114594B4/de active Active
-
2015
- 2015-05-04 KR KR1020150062551A patent/KR20150059152A/ko not_active Application Discontinuation
- 2015-07-24 JP JP2015146685A patent/JP2015222979A/ja active Pending
- 2015-10-20 US US14/918,508 patent/US9419339B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
GB2510055B (en) | 2017-06-21 |
BR112014016136A8 (pt) | 2017-07-04 |
US20160043471A1 (en) | 2016-02-11 |
US9166284B2 (en) | 2015-10-20 |
DE102013114594A1 (de) | 2014-06-26 |
CN103887186A (zh) | 2014-06-25 |
GB201321766D0 (en) | 2014-01-22 |
US9419339B2 (en) | 2016-08-16 |
KR20150059152A (ko) | 2015-05-29 |
US20140176368A1 (en) | 2014-06-26 |
WO2014099032A1 (en) | 2014-06-26 |
JP2014123945A (ja) | 2014-07-03 |
KR101587331B1 (ko) | 2016-01-20 |
DE102013114594B4 (de) | 2022-03-17 |
GB2510055A (en) | 2014-07-23 |
KR20140080441A (ko) | 2014-06-30 |
BR112014016136A2 (pt) | 2017-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9419339B2 (en) | Package structures including discrete antennas assembled on a device | |
JP5740048B2 (ja) | 高性能ガラスベースの60GHz/MM波フェーズドアレイアンテナおよびその製造方法 | |
US10553548B2 (en) | Methods of forming multi-chip package structures | |
TWI619221B (zh) | 含有具有垂直集成之相位陣列天線與低頻和功率遞送基體的通矽孔晶粒之晶片封裝體 | |
US10090252B2 (en) | Package-on-package type semiconductor device including fan-out memory package | |
US11894324B2 (en) | In-package RF waveguides as high bandwidth chip-to-chip interconnects and methods for using the same | |
US8921993B2 (en) | Semiconductor package having EMI shielding function and heat dissipation function | |
US20150061143A1 (en) | Ultra fine pitch and spacing interconnects for substrate | |
US9184137B2 (en) | Semiconductor chip and semiconductor package having the same | |
US8772951B1 (en) | Ultra fine pitch and spacing interconnects for substrate | |
US9721898B2 (en) | Methods of forming under device interconnect structures | |
US9691437B2 (en) | Compact microelectronic assembly having reduced spacing between controller and memory packages | |
WO2017139410A1 (en) | Integrated device comprising a capacitor that includes multiple pins and at least one pin that traverses a plate of the capacitor | |
US10103088B1 (en) | Integrated antenna for direct chip attach connectivity module package structures | |
KR20210071818A (ko) | 재구성된 웨이퍼 조립체 | |
US20160183379A1 (en) | Substrate comprising an embedded capacitor | |
US9807884B2 (en) | Substrate comprising embedded elongated capacitor | |
US20190006259A1 (en) | Cooling solution designs for microelectronic packages | |
WO2019066870A1 (en) | CAGE OF FARADAY COMPRISING INTERCONNECTION HOLES CROSSING THE SILICON |