JP6027905B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6027905B2
JP6027905B2 JP2013016676A JP2013016676A JP6027905B2 JP 6027905 B2 JP6027905 B2 JP 6027905B2 JP 2013016676 A JP2013016676 A JP 2013016676A JP 2013016676 A JP2013016676 A JP 2013016676A JP 6027905 B2 JP6027905 B2 JP 6027905B2
Authority
JP
Japan
Prior art keywords
substrate
wiring
solder balls
electrode
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013016676A
Other languages
English (en)
Other versions
JP2014150102A5 (ja
JP2014150102A (ja
Inventor
窪田　和之
和之 窪田
朋治 藤井
朋治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013016676A priority Critical patent/JP6027905B2/ja
Priority to US14/167,291 priority patent/US9391052B2/en
Publication of JP2014150102A publication Critical patent/JP2014150102A/ja
Publication of JP2014150102A5 publication Critical patent/JP2014150102A5/ja
Application granted granted Critical
Publication of JP6027905B2 publication Critical patent/JP6027905B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Details Of Aerials (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、半導体装置に関するものである。
従来、能動素子や受動素子などの電子部品が実装されてなる半導体装置には様々な構造のものがある。近年、例えば、高周波（ＲＦ）通信部や制御部、水晶振動子などを含む無線通信モジュールを有する半導体装置は様々な分野で多用されるようになってきている。このような半導体装置は、アンテナを用いて無線通信を行うため、高周波通信部等と電気的に接続されるアンテナを有している（例えば、特許文献１参照）。
図１２は、従来のアンテナ１２０を有する半導体装置１００の平面図を示している。
図１２に示すように、従来の半導体装置１００は、配線基板１１０と、その配線基板１１０に実装されたＲＦＩＣチップ１３１及び制御用ＩＣチップ１３２とを有している。
図１３は、従来の配線基板１１０の平面図を示している。図１３において、Ｒ１１はＲＦＩＣチップ１３１が実装される領域（以下、「ＲＦＩＣ実装領域Ｒ１１」とする）、Ｒ１２は制御用ＩＣチップ１３２が実装される領域（以下、「制御用ＩＣ実装領域Ｒ１２」とする）をそれぞれ示している。
図１３に示すように、配線基板１１０は、基板本体１１１と、接続パッド１１２〜１１５と、端面電極１１６と、配線１１７〜１１９と、アンテナ１２０とを有している。基板本体１１１の側面には、複数の切り欠き部１１１Ｘが形成されている。切り欠き部１１１Ｘは、半円筒形状とされており、基板本体１１１の上面から下面に亘るように形成されている。
接続パッド１１２，１１３は、ＲＦＩＣ実装領域Ｒ１１に対応する基板本体１１１の上面に形成され、ＲＦＩＣチップ１３１と電気的に接続される。接続パッド１１２は、配線１１７を介して、端面電極１１６と電気的に接続されている。また、接続パッド１１３は、配線１１８を介して、接続パッド１１５と電気的に接続されている。
接続パッド１１４，１１５は、制御用ＩＣ実装領域Ｒ１２に対応する基板本体１１１の上面に形成され、制御用ＩＣチップ１３２と電気的に接続される。接続パッド１１４は、配線１１９を介して、端面電極１１６と電気的に接続されている。
アンテナ１２０は、図１４に示すように、基板本体１１１の上面に形成された配線部１２１と、基板本体１１１の下面に形成された配線部１２２と、上記切り欠き部１１１Ｘに形成された接続部１２３とを有している。これら配線部１２１，１２２及び接続部１２３は互いに電気的に接続されている。そして、アンテナ１２０は、図１２に示したＲＦＩＣチップ１３１と電気的に接続されている。
このようにアンテナ１２０の一部（つまり、接続部１２３）を基板本体１１１の側面に設けることにより、基板本体１１１の上面のみにアンテナを形成する場合に比べて、基板本体１１１の上面におけるアンテナ１２０の占有面積を小さくすることができる。
特開２００７−３２４２３１号公報
ところが、上記配線基板１１０では、アンテナ１２０の配線長が基板本体１１１の厚さに依存することになる。このため、基板本体１１１が薄くなると、接続部１２３によってアンテナ１２０の配線長を十分に確保することができなくなり、長い配線長が必要な低周波アンテナの設計が困難となる。この場合に低周波アンテナを設計するためには、基板本体１１１の上下面に形成される配線部１２１，１２２を長く形成する必要があり、配線部１２１，１２２の占有面積が大きくなってしまう。このため、基板本体１１１が薄くなった場合には、基板本体１１１の面方向のサイズを縮小することが難しく、配線基板１１０の小型化を図ることが困難になるという問題があった。さらに、配線基板１１０の小型化を図ることが困難であるため、配線基板１１０を備えた半導体装置１００の小型化を図ることが困難になるという問題があった。
本発明の一観点によれば、第１基板と、前記第１基板に接合された第２基板と、前記第１基板と前記第２基板との間に設けられ、前記第１基板と前記第２基板とを電気的に接続するはんだボールと、前記第１基板及び前記第２基板の少なくとも一方に配置された電子部品と、前記第１基板の第１面に接して前記第１基板の第１面上に形成された第１配線部と、前記第１基板の第１面と該第１面と反対側の第２面との間を貫通し、前記第１配線部及び前記はんだボールと電気的に接続された第１貫通電極と、前記第２基板の第１面に接して前記第２基板の第１面上に形成された第２配線部と、前記第２基板の第１面と該第１面と反対側の第２面との間を貫通し、前記第２配線部及び前記はんだボールと電気的に接続された第２貫通電極と、前記第１基板の第２面に接して前記第１基板の第２面上に形成され、前記第１貫通電極と接続されるとともに前記はんだボールと接続された第１配線パターンと、前記第２基板の第２面に接して前記第２基板の第２面上に形成され、前記第２貫通電極と接続されるとともに前記はんだボールと接続された第２配線パターンと、を有し、前記はんだボールと前記第１配線部と前記第１貫通電極と前記第２配線部と前記第２貫通電極と前記第１配線パターンと前記第２配線パターンとの全てが前記電子部品と電気的に接続されたアンテナとして機能する。
本発明の一観点によれば、小型化を図ることができるという効果を奏する。
（ａ）は、一実施形態の半導体装置を示す概略断面図（図２及び図３における１ａ−１ａ概略断面図）、（ｂ）は、一実施形態の半導体装置を示す概略断面図（図２及び図３における１ｂ−１ｂ概略断面図）。 一実施形態の半導体装置の一部を示す概略平面図。 一実施形態の半導体装置の一部を示す概略平面図。 一実施形態の第１基板を示す概略平面図。 一実施形態の第２基板を示す概略平面図。 一実施形態の第２基板を示す概略平面図。 一実施形態のアンテナを示す概略断面図（図２及び図３における７−７概略断面図）。 （ａ）〜（ｃ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 変形例の半導体装置を示す概略断面図。 変形例の半導体装置を示す概略断面図。 変形例の半導体装置を示す概略断面図。 従来の半導体装置を示す概略平面図。 従来の配線基板を示す概略平面図。 従来のアンテナを示す概略断面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを省略している。
まず、半導体装置１０の構造について説明する。なお、本実施形態では、アンテナ３０として逆Ｆ型アンテナを２つの配線基板（第１基板２０及び第２基板４０）に設けた場合を例に挙げて説明する。
図１に示すように、半導体装置１０は、第１基板２０と、第２基板４０と、第１基板２０と第２基板４０とを電気的に接続するコア付きはんだボール６０とを有している。第１基板２０及び第２基板４０には、コア付きはんだボール６０を含むアンテナ３０が形成されている。
図１及び図２に示すように、第１基板２０の上面には能動素子である半導体チップ７０が実装されている。半導体チップ７０としては、例えばＣＰＵ（Central Processing Unit）チップ等の制御用ＩＣチップを用いることができる。以下の説明では、半導体チップ７０を制御用ＩＣチップ７０とも称する。
図１及び図３に示すように、第２基板４０の上面には能動素子である半導体チップ７１と受動素子７２とが実装されている。半導体チップ７１としては、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）チップを用いることができる。以下の説明では、半導体チップ７１をＲＦＩＣチップ７１とも称する。受動素子７２としては、例えばチップキャパシタ、チップインダクタやチップ抵抗を用いることができる。なお、受動素子７２に接続される配線については図示を省略している。また、図１に示すように、第２基板４０の下面には、外部接続端子７５が形成されている。外部接続端子７５は、マザーボード等の実装基板と電気的に接続するための端子である。外部接続端子７５としては、例えばはんだボールを用いることができる。
次に、図１及び図４を参照して第１基板２０の構造について説明する。なお、図４は、図１に示した第１基板２０の上面側を平面視した図である。図４において、Ｒ１は制御用ＩＣチップ７０が実装される領域（以下、「制御用ＩＣ実装領域Ｒ１」と称する）を示している。
第１基板２０は、第１基板本体２１と、第１基板本体２１の上面２１Ａに形成された接続パッド２２、配線２３、グランド配線２４及び接続部２５と、第１基板本体２１の下面２１Ｂに形成された接続パッド２６と、上記アンテナ３０とを有している。第１基板本体２１としては、その第１基板本体２１の上面２１Ａ及び下面２１Ｂにそれぞれ形成された接続部２５及び接続パッド２６が基板内部を通じて相互に電気的に接続された構造を有していれば十分である。このため、第１基板本体２１の内部には配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、第１基板本体２１の内部に配線層が形成される場合には、複数の配線層が層間絶縁層を介して積層され、各配線層と各絶縁層に形成されたビアとによって上記接続部２５と接続パッド２６とが電気的に接続されている。第１基板本体２１としては、例えばコア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。このような第１基板本体２１の厚さは、例えば０．２〜１．０ｍｍ程度とすることができる。
接続パッド２２は、制御用ＩＣ実装領域Ｒ１に対応する第１基板本体２１の上面２１Ａに設けられている。接続パッド２２は、制御用ＩＣチップ７０と電気的に接続されるパッドである。接続パッド２２は、配線２３を介して、接続部２５と電気的に接続されている。これら接続パッド２２、配線２３及び接続部２５は一体に形成されている。接続パッド２２及び接続部２５は例えば平面視略円形状に形成され、配線２３は例えば平面視略帯状に形成されている。接続パッド２２、配線２３及び接続部２５の材料としては、例えば銅や銅合金を用いることができる。
グランド配線２４は、第１基板本体２１の上面２１Ａにおいて、図中の上下方向に延びるように平面視略帯状に形成されている。グランド配線２４は、アンテナ３０と電気的に接続されている。なお、グランド配線２４は、グランド電位とされている。グランド配線２４の材料としては、例えば銅や銅合金を用いることができる。
接続部２５は、第１基板本体２１の上面２１Ａの周縁部に形成されている。図１に示すように、接続部２５は、第１基板本体２１を厚さ方向に貫通する貫通電極２７と電気的に接続されている。貫通電極２７は、第１基板本体２１の上面２１Ａと下面２１Ｂとの間を貫通する貫通孔２１Ｘ内に形成されている。この貫通電極２７は、貫通孔２１Ｘ内を充填している。また、貫通電極２７は、その上端部が上記接続部２５と接続され、下端部が接続パッド２６と接続されている。これにより、貫通電極２７を通じて接続部２５と接続パッド２６とが電気的に接続される。この接続パッド２６は、コア付きはんだボール６０に接合され、そのコア付きはんだボール６０を通じて第２基板４０の接続パッド４７Ｂと電気的に接続されるパッドである。なお、図示は省略するが、接続パッド２６は、例えば平面視略円形状に形成されている。
貫通電極２７及び接続パッド２６の材料としては、例えば銅や銅合金を用いることができる。なお、本例では、貫通孔２１Ｘ内を銅などの導電材料で充填する貫通電極２７を形成するようにしたが、例えば貫通孔２１Ｘ内にめっきスルーホールビアである貫通電極を形成するようにしてもよい。
なお、上述した配線２３、グランド配線２４及び接続部２５は、実際にはソルダレジスト層で被覆されているが、各部材の断面構造を分かりやすくするために、上記ソルダレジスト層の図示は省略している。
次に、図５及び図６を参照して第２基板４０の構造について説明する。なお、図５は、図１に示した第２基板４０の上面側を平面視した図であり、図６は、図１に示した第２基板４０の下面側を平面視した図である。図５において、Ｒ２はＲＦＩＣチップ７１が実装される領域（以下、「ＲＦＩＣ実装領域Ｒ２」と称する）を示し、Ｒ３は受動素子７２が実装される領域（以下、「受動素子実装領域Ｒ３」と称する）を示している。
第２基板４０は、第２基板本体４１と、第２基板本体４１の上面４１Ａに形成された接続パッド４２，４３，４４、配線４５、グランド配線４６及び接続パッド４７Ａ，４７Ｂ，４７Ｃと、第２基板本体４１の下面４１Ｂに形成された接続パッド５０と、上記アンテナ３０とを有している。第２基板本体４１としては、その第２基板本体４１の上面４１Ａ及び下面４１Ｂにそれぞれ形成された接続パッド４７Ａ〜４７Ｃのうち少なくとも接続パッド４７Ｂと接続パッド５０とが基板内部を通じて相互に電気的に接続された構造を有していれば十分である。このため、第２基板本体４１の内部には配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、第２基板本体４１の内部に配線層が形成される場合には、複数の配線層が層間絶縁層を介して積層され、各配線層と各絶縁層に形成されたビアとによって上記接続パッド４７Ｂと接続パッド５０とが電気的に接続されている。第２基板本体４１としては、例えばコア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。このような第２基板本体４１の厚さは、例えば０．２〜１．０ｍｍ程度とすることができる。
接続パッド４２，４３，４４は、ＲＦＩＣ実装領域Ｒ２に対応する第２基板本体４１の上面４１Ａに設けられている。接続パッド４２〜４４は、ＲＦＩＣチップ７１と電気的に接続されるパッドである。これら接続パッド４２〜４４は、例えば平面視略円形状に形成されている。
また、接続パッド４７Ａ，４７Ｂ，４７Ｃ（以下、総称する場合は「接続パッド４７」という。）は、第２基板本体４１の上面４１Ａの周縁部に形成されている。接続パッド４７Ａ〜４７Ｃは、コア付きはんだボール６０と接合されるパッドである。これら接続パッド４７Ａ〜４７Ｃは、例えば平面視略円形状に形成されている。なお、接続パッド４２〜４４，４７Ａ〜４７Ｃ及び配線４５の材料としては、例えば銅や銅合金を用いることができる。
接続パッド４２は、配線４５を介して、接続パッド４７Ａと電気的に接続されている。接続パッド４７Ａは、コア付きはんだボール６０を通じて図１に示した第１基板２０の接続パッド２６と電気的に接続されている。このため、接続パッド４２は、配線４５、接続パッド４７Ａ、コア付きはんだボール６０、接続パッド２６、貫通電極２７、接続部２５及び配線２３を介して、接続パッド２２と電気的に接続されている。これにより、ＲＦＩＣ実装領域Ｒ２に実装されるＲＦＩＣチップ７１は、接続パッド４２、配線４５、接続パッド４７Ａ、コア付きはんだボール６０、接続パッド２６、貫通電極２７、接続部２５、配線２３及び接続パッド２２を介して、制御用ＩＣ実装領域Ｒ１に実装される制御用ＩＣチップ７０と電気的に接続される。
接続パッド４３は、配線４５を介して、接続パッド４７Ｂと電気的に接続されている。図１に示すように、接続パッド４７Ｂは、第２基板本体４１を厚さ方向に貫通する貫通電極５１と電気的に接続されている。貫通電極５１は、第２基板本体４１の上面４１Ａと下面４１Ｂとの間を貫通する貫通孔４１Ｘ内に形成されている。この貫通電極５１は、貫通孔４１Ｘ内を充填している。また、貫通電極５１は、その上端部が上記接続パッド４７Ｂと接続され、下端部が接続パッド５０と接続されている。これにより、貫通電極５１を通じて接続パッド４７Ｂと接続パッド５０とが電気的に接続されている。また、接続パッド５０は、外部接続端子７５と電気的に接続されるパッドである。図６に示すように、接続パッド５０は、第２基板本体４１の下面４１Ｂの周縁部に形成されている。
貫通電極５１及び接続パッド５０の材料としては、例えば銅や銅合金を用いることができる。なお、本例では、貫通孔４１Ｘ内を銅などの導電材料で充填する貫通電極５１を形成するようにしたが、例えば貫通孔４１Ｘ内にめっきスルーホールビアである貫通電極を形成するようにしてもよい。
接続パッド４４は、グランド配線４６を介して、接続パッド４７Ｃと電気的に接続されている。この接続パッド４７Ｃは、コア付きはんだボール６０、接続パッド２６（図１（ａ）参照）及び貫通電極２７（図１（ｂ）参照）を介して、第１基板２０のグランド配線２４（図４参照）と電気的に接続されている。このため、接続パッド４４は、グランド配線４６、接続パッド４７Ｃ、コア付きはんだボール６０、接続パッド２６、貫通電極２７、グランド配線２４と電気的に接続されている。これにより、ＲＦＩＣ実装領域Ｒ２に実装されるＲＦＩＣチップ７１は、接続パッド４４、グランド配線４６、接続パッド４７Ｃ、コア付きはんだボール６０、接続パッド２６、貫通電極２７を介して上記グランド配線２４と電気的に接続される。なお、グランド配線４６は、グランド電位とされている。グランド配線４６の材料としては、例えば銅や銅合金を用いることができる。
図３及び図５に示すように、各接続パッド４７Ａ〜４７Ｃ上には、コア付きはんだボール６０が接合されている。各コア付きはんだボール６０は、上記第１基板２０の接続パッド２６（図１（ａ）参照）にも接合されている。すなわち、各コア付きはんだボール６０は、第１基板２０と第２基板４０との間に介在して設けられ、その一端が接続パッド２６に接合され、他端が接続パッド４７Ａ〜４７Ｃに接合されている。コア付きはんだボール６０は、第１基板２０と第２基板４０とを接続（接合）する接続端子として機能するとともに、第１基板２０と第２基板４０との間の距離（離間距離）を規定値に保持するスペーサとしても機能する。このコア付きはんだボール６０の高さは、ＲＦＩＣチップ７１の厚さ及び受動素子７２の厚さよりも高く設定されている。また、コア付きはんだボール６０の高さは、第１基板本体２１及び第２基板本体４１の厚さよりも高く設定されている。例えば、コア付きはんだボール６０の高さは０．８〜１．２ｍｍ程度とすることができる。
コア付きはんだボール６０は、球形状の銅コアボール６１の周囲をはんだ６２で覆った構造を有し、はんだ６２が接合材として機能し銅コアボール６１がスペーサとして機能する。すなわち、コア付きはんだボール６０は、はんだ６２によって上記接続パッド２６と接合されるとともに、はんだ６２によって上記接続パッド４７Ａ〜４７Ｃと接合されている。
コア付きはんだボール６０は、アンテナ３０の一部として含まれるコア付きはんだボール６０Ａ，６０Ｂ，６０Ｃ，６０Ｄ，６０Ｅ，６０Ｆを有している。
なお、上述した配線４５及びグランド配線４６は、実際にはソルダレジスト層で被覆されているが、各部材の断面構造を分かりやすくするために、上記ソルダレジスト層の図示は省略している。
次に、図２〜図７を参照して、アンテナ３０の構造について説明する。本例のアンテナ３０は、逆Ｆ型アンテナである。このアンテナ３０は、第１基板２０及び第２基板４０にそれぞれ形成されたグランド配線２４，４６と電源線（図示略）とに電気的に接続されている。
アンテナ３０は、第１配線部３１Ａ〜３１Ｃと、第１貫通電極３２Ａ〜３２Ｅと、第１配線パターン３３Ａ〜３３Ｅと、第２配線部３４Ａ〜３４Ｃと、第２貫通電極３５Ａ〜３５Ｅと、第２配線パターン３６Ａ〜３６Ｆと、コア付きはんだボール６０Ａ〜６０Ｆとを有している。
第１配線部３１Ａ〜３１Ｃ（以下、総称する場合は「第１配線部３１」という。）は、第１基板本体２１の上面２１Ａに形成されている。第１貫通電極３２Ａ〜３２Ｅ（以下、総称する場合は「第１貫通電極３２」という。）は、上記貫通電極２７と同様に、第１基板本体２１を厚さ方向に貫通する貫通孔２１Ｘ内に形成されている。第１配線パターン３３Ａ〜３３Ｅ（以下、総称する場合は「第１配線パターン３３」という。）は、第１基板本体２１の下面２１Ｂに形成されている。なお、本例の第１配線パターン３３は、図示は省略するが、例えば平面視略円形状に形成されている。
第２配線部３４Ａ〜３４Ｃ（以下、総称する場合は「第２配線部３４」という。）は、第２基板本体４１の下面４１Ｂに形成されている。第２貫通電極３５Ａ〜３５Ｅ（以下、総称する場合は「第２貫通電極３５」という。）は、上記貫通電極５１と同様に、第２基板本体４１を厚さ方向に貫通する貫通孔４１Ｘ内に形成されている。第２配線パターン３６Ａ〜３６Ｆ（以下、総称する場合は「第２配線パターン３６」という。）は、第２基板本体４１の上面４１Ａに形成されている。なお、本例の第２配線パターン３６は、例えば平面視略円形状に形成されている。コア付きはんだボール６０Ａ〜６０Ｆは、第１基板２０と第２基板４０との間に設けられている。なお、第１配線部３１、第１貫通電極３２、第１配線パターン３３、第２配線部３４、第２貫通電極３５及び第２配線パターン３６の材料としては、例えば銅や銅合金を用いることができる。
第１配線部３１Ａは、２つの第１貫通電極３２Ａ，３２Ｂに接続されている。この第１配線部３１Ａは、図４に示すように、第１貫通電極３２Ａ，３２Ｂとそれぞれ接続される接続部Ｃ１，Ｃ２と、それら接続部Ｃ１，Ｃ２を接続する配線部Ｗ１とを有している。これら接続部Ｃ１，Ｃ２及び配線部Ｗ１は一体に形成されている。接続部Ｃ１，Ｃ２は例えば平面視略円形状に形成され、配線部Ｗ１は例えば平面視略帯状に形成されている。
図７に示すように、上記第１貫通電極３２Ａは、第１配線パターン３３Ａを介して、コア付きはんだボール６０Ａと電気的に接続されている。そして、コア付きはんだボール６０Ａは、第２配線パターン３６Ａ及び第２貫通電極３５Ａを介して、第２配線部３４Ａと接合されている。このため、第１配線部３１Ａは、第１貫通電極３２Ａ、第１配線パターン３３Ａ、コア付きはんだボール６０Ａ、第２配線パターン３６Ａ及び第２貫通電極３５Ａを介して、第２配線部３４Ａと電気的に接続されている。なお、図６に示すように、第２配線部３４Ａは例えば平面視略円形状に形成されている。
一方、図７に示すように、第１貫通電極３２Ｂは、第１配線パターン３３Ｂを介して、コア付きはんだボール６０Ｂと電気的に接続されている。このコア付きはんだボール６０Ｂは、第２配線パターン３６Ｂ及び第２貫通電極３５Ｂを介して、第２配線部３４Ｂと電気的に接続されている。このため、第１配線部３１Ａは、第１貫通電極３２Ｂ、第１配線パターン３３Ｂ、コア付きはんだボール６０Ｂ、第２配線パターン３６Ｂ及び第２貫通電極３５Ｂを介して、第２配線部３４Ｂと電気的に接続されている。
第２配線部３４Ｂは、２つの第２貫通電極３５Ｂ，３５Ｃに接続されている。この第２配線部３４Ｂは、図６に示すように、第２貫通電極３５Ｂ，３５Ｃとそれぞれ接続される接続部Ｃ１１，Ｃ１２と、それら接続部Ｃ１１，Ｃ１２を接続する配線部Ｗ１１とを有している。これら接続部Ｃ１１，Ｃ１２及び配線部Ｗ１１は一体に形成されている。接続部Ｃ１１，Ｃ１２は例えば平面視略円形状に形成され、配線部Ｗ１１は例えば平面視略帯状に形成されている。図７に示すように、上記第２貫通電極３５Ｃは、第２配線パターン３６Ｃ、コア付きはんだボール６０Ｃ、第１配線パターン３３Ｃ及び第１貫通電極３２Ｃを介して、第１配線部３１Ｂと電気的に接続されている。このため、第２配線部３４Ｂは、第２貫通電極３５Ｃ、第２配線パターン３６Ｃ、コア付きはんだボール６０Ｃ、第１配線パターン３３Ｃ及び第１貫通電極３２Ｃを介して、第１配線部３１Ｂと電気的に接続されている。
第１配線部３１Ｂは、２つの第１貫通電極３２Ｃ，３２Ｄと接続されている。この第１配線部３１Ｂは、図４に示すように、第１貫通電極３２Ｃ，３２Ｄとそれぞれ接続される接続部Ｃ３，Ｃ４と、それら接続部Ｃ３，Ｃ４を接続する配線部Ｗ２とを有している。これら接続部Ｃ３，Ｃ４及び配線部Ｗ２は一体に形成されている。接続部Ｃ３，Ｃ４は例えば平面視略円形状に形成され、配線部Ｗ２は例えば平面視略帯状に形成されている。図７に示すように、第１貫通電極３２Ｄは、第１配線パターン３３Ｄ、コア付きはんだボール６０Ｄ、第２配線パターン３６Ｄ及び第２貫通電極３５Ｄを介して、第２配線部３４Ｃと電気的に接続されている。このため、第１配線部３１Ｂは、第１貫通電極３２Ｄ、第１配線パターン３３Ｄ、コア付きはんだボール６０Ｄ、第２配線パターン３６Ｄ及び第２貫通電極３５Ｄを介して、第２配線部３４Ｃと電気的に接続されている。
第２配線部３４Ｃは、２つの第２貫通電極３５Ｄ，３５Ｅに接続されている。この第２配線部３４Ｃは、図６に示すように、第２貫通電極３５Ｄ，３５Ｅとそれぞれ接続される接続部Ｃ１３，Ｃ１４と、それら接続部Ｃ１３，Ｃ１４を接続する配線部Ｗ１２とを有している。これら接続部Ｃ１３，Ｃ１４及び配線部Ｗ１２は一体に形成されている。接続部Ｃ１３，Ｃ１４は例えば平面視略円形状に形成され、配線部Ｗ１２は例えば平面視略帯状に形成されている。図７に示すように、上記第２貫通電極３５Ｅは、第２配線パターン３６Ｅ、コア付きはんだボール６０Ｅ、第１配線パターン３３Ｅ及び第１貫通電極３２Ｅを介して、第１配線部３１Ｃと電気的に接続されている。このため、第２配線部３４Ｃは、第２貫通電極３５Ｅ、第２配線パターン３６Ｅ、コア付きはんだボール６０Ｅ、第１配線パターン３３Ｅ及び第１貫通電極３２Ｅを介して、第１配線部３１Ｃと電気的に接続されている。
第１配線部３１Ｃは、図４に示すように、上記第１貫通電極３２Ｅと接続される接続部Ｃ５と、配線部Ｗ３，Ｗ４と、接続部Ｃ６とを有している。これら接続部Ｃ５，Ｃ６及び配線部Ｗ３，Ｗ４は一体に形成されている。接続部Ｃ５，Ｃ６は例えば平面視略円形状に形成され、配線部Ｗ３，Ｗ４は例えば平面視略Ｌ字状に形成されている。
上記配線部Ｗ３は、接続部Ｃ５とグランド配線２４とを電気的に接続している。これにより、アンテナ３０全体がグランド配線２４に接続されている。また、配線部Ｗ４は、配線部Ｗ３と接続部Ｃ６とを電気的に接続している。これにより、接続部Ｃ５は、配線部Ｗ３，Ｗ４を介して、接続部Ｃ６と電気的に接続されている。接続部Ｃ６は、図示しない第１貫通電極３２及び第１配線パターン３３を介して、図３に示したコア付きはんだボール６０Ｆと電気的に接続されている。このコア付きはんだボール６０Ｆは、図５に示した第２配線パターン３６Ｆの接続部Ｃ２１と電気的に接続されている。
第２配線パターン３６Ｆは、上記接続部Ｃ２１と、ＲＦＩＣ実装領域Ｒ２内に形成された接続部Ｃ２２と、それら接続部Ｃ２１，Ｃ２２を接続する配線部Ｗ２１とを有している。これら接続部Ｃ２１，Ｃ２２及び配線部Ｗ２１は一体に形成されている。接続部Ｃ２１，Ｃ２２は例えば平面視略円形状に形成され、配線部Ｗ２１は例えば平面視略帯状に形成されている。接続部Ｃ２１は、ＲＦＩＣ実装領域Ｒ２に実装されるＲＦＩＣチップ７１と電気的に接続される。これにより、アンテナ３０全体がＲＦＩＣチップ７１と電気的に接続されることになる。
なお、上述した第１配線部３１Ａ〜３１Ｃ、第２配線部３４Ａ〜３４Ｃ及び第２配線パターン３６Ｆの配線部Ｗ２１は、実際にはソルダレジスト層で被覆されているが、各部材の断面構造を分かりやすくするために、上記ソルダレジスト層の図示は省略している。また、図７に示した接続パッド２６，４７及びコア付きはんだボール６０は、例えば制御用ＩＣチップ７０とＲＦＩＣチップ７１との間で信号をやり取りする信号配線との接続に使用したり、ダミーパッド及びダミー接続端子として使用したりする。ダミーパッド及びダミー接続端子として使用する目的は、第１基板２０と第２基板４０との間の接合強度を向上させ、第１基板２０及び第２基板４０を相互に平行に接合させることである。また、図７に示した接続パッド５０は、例えばＲＦＩＣチップ７１等と実装基板との間で信号をやり取りする信号配線との接続に使用したり、ダミーパッドとして使用したりする。ダミーパッドとして使用される場合には、例えば、半導体装置１０と実装基板との間の接合強度を向上させ、半導体装置１０及び実装基板を相互に平行に接合させるために、ダミーパッド（接続パッド５０）上に外部接続端子７５が形成される。
次に、上記半導体装置１０の作用について説明する。
アンテナ３０の一部に、第１基板２０と第２基板４０とを接合するとともに第１基板２０と第２基板４０とを電気的に接続する接続端子であるコア付きはんだボール６０を利用するようにした。これにより、コア付きはんだボール６０の高さ（つまり、第１基板２０と第２基板４０との間の高さ）をアンテナ３０の配線長として利用することができるため、アンテナ３０の配線長を容易に長く確保することができる。ここで、コア付きはんだボール６０の高さは、第１基板本体２１及び第２基板本体４１の厚さよりも高く形成されている。このため、従来のように基板本体１１１の厚さ方向の長さを利用してアンテナ１２０を形成する場合に比べて、アンテナ３０の配線長を長く形成することができる。したがって、長い配線長が必要な低周波アンテナを設計する場合であっても、第１配線部３１及び第１配線パターン３３や、第２配線部３４及び第２配線パターン３６の占有面積が増大することを抑制することができる。換言すると、第１配線部３１等の占有面積を小さくした場合であっても、第１基板本体２１及び第２基板本体４１等の積層方向の長さを利用することで、アンテナ３０の配線長を所望の長さ（例えば、低周波数に対応した長さ）に設定することができる。これにより、第１基板２０及び第２基板４０の面方向のサイズを小さくすることができるため、第１基板２０及び第２基板４０を小型化することができ、ひいては半導体装置１０を小型化することができる。
次に、半導体装置１０の製造方法について説明する。
まず、図８（ａ）に示すように、第１基板２０及び第２基板４０を準備する。これら第１基板２０及び第２基板４０は、公知の製造方法により製造することが可能であるため、ここでは図８（ａ）を参照しながら簡単に説明する。
第１基板２０は、例えば、銅張積層板（Copper Clad Laminated：ＣＣＬ）に貫通孔２１Ｘを形成し、電解めっきやペースト充填等の方法により貫通孔２１Ｘ内に第１貫通電極３２等を形成した後、サブトラクティブ法により第１配線部３１及び第１配線パターン３３等を形成することによって製造される。同様に、第２基板４０は、例えば、銅張積層板に貫通孔４１Ｘを形成し、電解めっきやペースト充填等の方法により貫通孔４１Ｘ内に第２貫通電極３５等を形成した後、サブトラクティブ法により第２配線部３４及び第２配線パターン３６等を形成することによって製造される。その後、第１基板２０の第１基板本体２１の上面２１Ａに制御用ＩＣチップ７０を実装（例えば、フリップチップ実装やワイヤボンディング実装）する。また、第２基板４０の第２基板本体４１の上面４１ＡにＲＦＩＣチップ７１及び受動素子７２を実装（例えば、フリップチップ実装やはんだ実装）する。
また、図８（ａ）に示した工程では、第１基板本体２１の下面２１Ｂに形成された第１配線パターン３３上及び接続パッド２６上に、コア付きはんだボール６０を搭載（接合）する。例えば第１配線パターン３３上及び接続パッド２６上に、適宜フラックスを塗布した後、コア付きはんだボール６０を搭載し、２３０〜２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
そして、ＲＦＩＣチップ７１及び受動素子７２が実装された第２基板４０の上方に、制御用ＩＣチップ７０が実装されコア付きはんだボール６０が搭載された第１基板２０を配置する。具体的には、図８（ａ）に示すように、第１基板本体２１の下面２１Ｂと、第２基板本体４１の上面４１Ａとを対向させて、コア付きはんだボール６０と接続パッド４７及び第２配線パターン３６とが対向するように位置決めされる。
続いて、図８（ｂ）に示す工程では、接続パッド４７上及び第２配線パターン３６上に、コア付きはんだボール６０を接合する。具体的には、まず、接続パッド４７及び第２配線パターン３６上に適宜フラックスを塗布する。その後、第１基板２０を、コア付きはんだボール６０を間に挟んだ状態で第２基板４０の上に配置し、それら重ね合わされた第１基板２０及び第２基板４０をリフロー炉で２３０〜２６０℃程度の温度で加熱する。これにより、コア付きはんだボール６０のはんだ６２が溶融し、コア付きはんだボール６０が接続パッド４７及び第２配線パターン３６に接合される。これにより、第１配線部３１、第１貫通電極３２、第１配線パターン３３、コア付きはんだボール６０、第２配線パターン３６、第２貫通電極３５及び第２配線部３４が互いに電気的に接続され、アンテナ３０が形成されることになる。なお、本工程では、第１基板２０を第２基板４０に対して押圧しながらリフローが行われるが、コア付きはんだボール６０の銅コアボール６１がスペーサとして機能し、第１基板２０と第２基板４０との間の間隔は所定の距離に維持される。
そして、図８（ｃ）に示す工程では、接続パッド５０上に外部接続端子７５を形成する。例えば接続パッド５０上に、適宜フラックスを塗布した後、外部接続端子７５（ここでは、はんだボール）を搭載し、２４０〜２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。以上の製造工程により、本実施形態の半導体装置１０が製造される。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）アンテナ３０の一部に、第１基板２０と第２基板４０とを接合するとともに第１基板２０と第２基板４０とを電気的に接続する接続端子であるコア付きはんだボール６０を利用するようにした。これにより、コア付きはんだボール６０の高さ（つまり、第１基板２０と第２基板４０との間の高さ）をアンテナ３０の配線長として利用することができるため、アンテナ３０の配線長を容易に長く確保することができる。その結果、第１基板２０及び第２基板４０の面方向のサイズを小さくすることができるため、第１基板２０及び第２基板４０を小型化することができ、ひいては半導体装置１０を小型化することができる。
このようにコア付きはんだボール６０の高さをアンテナ３０の配線長として利用することにより、第１基板２０及び第２基板４０の面方向のサイズを大型化させることなく、アンテナ３０の配線長を長くして、アンテナ３０の特性を向上させることができる。
（２）さらに、上記コア付きはんだボール６０に加えて、第１基板本体２１に形成された第１貫通電極３２と、第２基板本体４１に形成された第２貫通電極３５とをアンテナ３０の一部に利用するようにした。これにより、コア付きはんだボール６０の高さに加えて、第１基板本体２１及び第２基板本体４１の厚さをアンテナ３０の配線長として利用することができるため、アンテナ３０の配線長をより容易に長く確保することができる。その結果、第１基板２０及び第２基板４０の面方向のサイズをより小さくすることができるため、第１基板２０及び第２基板４０を容易に小型化することができ、ひいては半導体装置１０を容易に小型化することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、第１基板２０と第２基板４０とを接続する接続端子としてコア付きはんだボール６０を用いるようにした。これに限らず、コア付きはんだボール６０の代わりに、スプリング性を有した接続端子（スプリング接続端子）や、柱状の接続端子である金属ポスト等を上記接続端子として用いるようにしてもよい。この場合には、スプリング接続端子や金属ポスト等がアンテナ３０の一部として利用される。これにより、上記実施形態と同様の効果を奏することができる。
図９は、第１基板２０と第２基板４０とを接続する接続端子としてスプリング接続端子８０を用いた半導体装置１０Ａを示している。
図９に示すように、スプリング接続端子８０は、第１基板２０と第２基板４０との間に介在して設けられている。スプリング接続端子８０は、その一端が接続パッド２６及び第１配線パターン３３に接合され、他端が接続パッド４７及び第２配線パターン３６に接合されている。スプリング接続端子８０は、スプリング部８１と、接合部８２，８３とを有している。これらスプリング部８１及び接合部８２，８３は一体的に形成されている。スプリング接続端子８０は、適当な弾性（ばね性、曲げ性）を有した金属材料からなり、均一な厚さを有した金属薄板をスタンピング等により打ち抜き加工し、曲げ加工を施すことで作製することができる。上記金属薄板の材料としては、例えばベリリウム銅（Ｃｕ−Ｂｅ）、りん青銅（Ｃｕ−Ｓｎ）、コルソン材（Ｃｕ−Ｎｉ−Ｓｉ−Ｍｇ、Ｃｕ−Ｎｉ−Ｓｉ、Ｃｕ−Ｎｉ−Ｃｏ−Ｓｉ−Ｃｒ等）などの銅をベースとした合金を用いることができる。
接合部８２は、第１基板本体２１の下面２１Ｂに形成された接続パッド２６及び第１配線パターン３３に接合されている。例えば、接合部８２は、接続パッド２６及び第１配線パターン３３にはんだ接合されている。この接合部８２は、スプリング部８１の上端に繋がり、そのスプリング部８１よりも幅が広く、且つ平坦な形状に形成されている。
接合部８３は、第２基板本体４１の上面４１Ａに形成された接続パッド４７及び第２配線パターン３６に接合されている。例えば、接合部８３は、接続パッド４７及び第２配線パターン３６にはんだ接合されている。この接合部８３は、スプリング部８１の下端に繋がり、そのスプリング部８１よりも幅が広く、且つ平坦な形状に形成されている。
スプリング部８１は、接合部８２と接合部８３との間に配置されている。スプリング部８１は、外側に（つまり、接合部８２，８３に対し遠ざかる方向に）湾曲するように形成されている。例えば、スプリング部８１は、側面視したときにＣ字状や逆Ｃ字状に形成されている。この形状により、スプリング部８１は、高さ方向（第１基板２０及び第２基板４０の積層方向）に弾性変形することができる。スプリング部８１のばね定数は、例えば０．６〜０．８Ｎ／ｍｍ程度とすることができる。
このような半導体装置１０Ａでは、アンテナ３０の一部にスプリング接続端子８０が利用されている。すなわち、アンテナ３０は、第１配線部３１、第１貫通電極３２、第１配線パターン３３、第２配線部３４、第２貫通電極３５、第２配線パターン３６及びスプリング接続端子８０を有している。そして、スプリング接続端子８０によって、第１基板２０に形成された第１配線部３１、第１貫通電極３２及び第１配線パターン３３と、第２基板４０に形成された第２配線部３４、第２貫通電極３５及び第２配線パターン３６とが電気的に接続されている。
このようにアンテナ３０の一部にスプリング接続端子８０を利用することで、そのスプリング接続端子８０が有する湾曲形状をアンテナ３０の配線長として利用することができるため、アンテナ３０の配線長を容易に長く確保することができる。
・上記変形例では、スプリング接続端子８０の両端部を接続パッド２６，４７、第１配線パターン３３及び第２配線パターン３６に接合するようにした。これに限らず、スプリング接続端子８０の一方の端部（例えば、接合部８３）のみを接続パッド４７及び第２配線パターン３６に接合し、他方の端部（例えば、接合部８２）に対して接続パッド２６及び第１配線パターン３３を押圧することにより、第１基板２０と第２基板４０とを電気的に接続するようにしてもよい。
・上記実施形態では、コア付きはんだボール６０の導電性コアボールとして銅コアボール６１を用いるようにした。これに限らず、銅コアボール６１の代わりに、例えば金やニッケル等の銅以外の金属により形成した導電性コアボールを用いるようにしてもよいし、樹脂により形成した樹脂コアボールを用いるようにしてもよい。あるいは、コア付きはんだボール６０の代わりに、導電性コアボールや樹脂コアボールを省略した、はんだボールを用いるようにしてもよい。
・上記実施形態及び上記各変形例におけるアンテナ３０の構造は特に限定されない。例えば、図１０に示すように、上記実施形態のアンテナ３０から第２貫通電極３５及び第２配線部３４を省略した構造を有するアンテナ３０Ａに変更してもよい。このアンテナ３０Ａは、第１配線部３１Ａ〜３１Ｃと、第１貫通電極３２Ａ〜３２Ｅと、第１配線パターン３３Ａ〜３３Ｅと、第２配線パターン３７Ａ〜３７Ｃと、コア付きはんだボール６０Ａ〜６０Ｆと、図３に示した第２配線パターン３６Ｆとを有している。そして、第１基板２０に形成された第１配線部３１Ａ〜３１Ｃ、第１貫通電極３２Ａ〜３２Ｅ及び第１配線パターン３３Ａ〜３３Ｅが、コア付きはんだボール６０を介して、第２基板本体４１の上面４１Ａに形成された第２配線パターン３７Ａ〜３７Ｃ，３６Ｆと電気的に接続されている。このようなアンテナ３０Ａを有する半導体装置であっても、上記実施形態と同様の効果を奏することができる。
・また、上記アンテナ３０Ａから第１配線パターン３３Ａ〜３３Ｅを省略した構造のアンテナに変更してもよい。この場合には、例えば第１貫通電極３２Ａ〜３２Ｅの下端面にコア付きはんだボール６０Ａ〜６０Ｅをそれぞれ接合する。
・また、上記変形例とは反対に、上記実施形態のアンテナ３０から第１配線部３１及び第１貫通電極３２を省略した構造を有するアンテナに変更してもよい。あるいは、上記実施形態のアンテナ３０から第１配線部３１、第１貫通電極３２及び第２配線パターン３６を省略した構造を有するアンテナに変更してもよい。この場合には、例えば第２貫通電極３５Ａ〜３５Ｅの上端面にコア付きはんだボール６０Ａ〜６０Ｅをそれぞれ接合する。
・また、図１１に示すように、上記アンテナ３０から第１配線部３１Ａ〜３１Ｃ、第１貫通電極３２Ａ〜３２Ｅ、第２貫通電極３５及び第２配線部３４を省略した構造を有するアンテナ３０Ｂに変更してもよい。このアンテナ３０Ｂは、第１配線パターン３８Ａ〜３８Ｃと、第２配線パターン３７Ａ〜３７Ｄと、コア付きはんだボール６０Ａ〜６０Ｅ，６０Ｇとを有している。このようなアンテナ３０Ｂでは、第１配線パターン３８Ａ〜３８Ｃが、コア付きはんだボール６０Ａ〜６０Ｅ，６０Ｇを介して、第２配線パターン３７Ａ〜３７Ｄと電気的に接続されている。そして、例えば第２配線パターン３７ＤがＲＦＩＣ実装領域Ｒ２まで延在され、そのＲＦＩＣ実装領域Ｒ２に実装されるＲＦＩＣチップ７１と電気的に接続される。なお、アンテナ３０Ｂは、図示は省略するが、グランド配線と電源線とに電気的に接続されている。このようなアンテナ３０Ｂを有する半導体装置であっても、上記実施形態の（１）の効果と同様の効果を奏することができる。
・上記実施形態及び上記各変形例における第１貫通電極３２を第１基板本体２１の側面（又は、第１基板本体２１の側面に形成された切り欠き部）に形成するようにしてもよい。
・上記実施形態及び上記各変形例における第２貫通電極３５を第２基板本体４１の側面（又は、第２基板本体４１の側面に形成された切り欠き部）に形成するようにしてもよい。
・上記実施形態における第１基板２０と第２基板４０との間を樹脂材で封止するようにしてもよい。すなわち、第１基板２０と第２基板４０との間の空間に樹脂材を充填するようにしてもよい。上記樹脂材としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。また、樹脂材としては、例えばエポキシ系樹脂にシリカ（ＳｉＯ２）等のフィラーを混入した樹脂材を用いることができる。また、上記樹脂材としては、例えばトランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などにより形成されたモールド樹脂を用いることができる。
・上記実施形態及び上記各変形例では、逆Ｆ型アンテナであるアンテナ３０を有する半導体装置に具体化したが、逆Ｆ型アンテナ以外のアンテナ（例えば、逆Ｌ型アンテナ）を有する半導体装置に具体化してもよい。
１０，１０Ａ 半導体装置
２０ 第１基板
２１ 第１基板本体
２１Ａ 上面（第１面）
２１Ｂ 下面（第２面）
４０ 第２基板
４１ 第２基板本体
４１Ａ 上面（第２面）
４１Ｂ 下面（第１面）
３０，３０Ａ，３０Ｂ アンテナ
３１，３１Ａ〜３１Ｃ 第１配線部
３２，３２Ａ〜３２Ｅ 第１貫通電極
３３，３３Ａ〜３３Ｅ 第１配線パターン
３４，３４Ａ〜３４Ｃ 第２配線部
３５，３５Ａ〜３５Ｅ 第２貫通電極
３６，３６Ａ〜３６Ｆ 第２配線パターン
３７Ａ〜３７Ｄ 第２配線パターン
３８Ａ〜３８Ｃ 第１配線パターン
６０，６０Ａ〜６０Ｇ コア付きはんだボール（接続端子）
７０ 半導体チップ（電子部品）
７１ 半導体チップ（電子部品）
７２ 受動素子（電子部品）
８０ スプリング接続端子（接続端子）

Claims (9)

  1. 第１基板と、
    前記第１基板に接合された第２基板と、
    前記第１基板と前記第２基板との間に設けられ、前記第１基板と前記第２基板とを電気的に接続するはんだボールと、
    前記第１基板及び前記第２基板の少なくとも一方に配置された電子部品と、
    前記第１基板の第１面に接して前記第１基板の第１面上に形成された第１配線部と、
    前記第１基板の第１面と該第１面と反対側の第２面との間を貫通し、前記第１配線部及び前記はんだボールと電気的に接続された第１貫通電極と、
    前記第２基板の第１面に接して前記第２基板の第１面上に形成された第２配線部と、
    前記第２基板の第１面と該第１面と反対側の第２面との間を貫通し、前記第２配線部及び前記はんだボールと電気的に接続された第２貫通電極と、
    前記第１基板の第２面に接して前記第１基板の第２面上に形成され、前記第１貫通電極と接続されるとともに前記はんだボールと接続された第１配線パターンと、
    前記第２基板の第２面に接して前記第２基板の第２面上に形成され、前記第２貫通電極と接続されるとともに前記はんだボールと接続された第２配線パターンと、を有し、
    前記はんだボールと前記第１配線部と前記第１貫通電極と前記第２配線部と前記第２貫通電極と前記第１配線パターンと前記第２配線パターンとの全てが前記電子部品と電気的に接続されたアンテナとして機能することを特徴とする半導体装置。
  2. 第１基板と、
    前記第１基板に接合された第２基板と、
    前記第１基板と前記第２基板との間に設けられ、前記第１基板と前記第２基板とを電気的に接続するはんだボールと、
    前記第１基板及び前記第２基板の少なくとも一方に配置された電子部品と、
    前記第１基板の第１面に接して前記第１基板の第１面上に形成された第１配線部と、
    前記第１基板の第１面と該第１面と反対側の第２面との間を貫通し、前記第１配線部及び前記はんだボールと電気的に接続された第１貫通電極と、
    前記第１基板の第２面に接して前記第１基板の第２面上に形成され、前記第１貫通電極と接続されるとともに前記はんだボールと接続された第１配線パターンと、
    前記第１基板の第２面に対向する前記第２基板の第２面に接して前記第２基板の第２面上に形成され、前記はんだボールと電気的に接続された第２配線パターンと、を有し、
    前記はんだボールと前記第１配線部と前記第１貫通電極と前記第１配線パターンと前記第２配線パターンとの全てが前記電子部品と電気的に接続されたアンテナとして機能することを特徴とする半導体装置。
  3. 第１基板と、
    前記第１基板に接合された第２基板と、
    前記第１基板と前記第２基板との間に設けられ、前記第１基板と前記第２基板とを電気的に接続するはんだボールと、
    前記第１基板及び前記第２基板の少なくとも一方に配置された電子部品と、
    前記第１基板の第１面とは反対側の面であって、前記第２基板に対向する前記第１基板の第２面に接して前記第１基板の第２面上に形成され、前記はんだボールと電気的に接続された第１配線パターンと、
    前記第１基板の第２面に対向する前記第２基板の第２面に接して前記第２基板の第２面上に形成され、前記はんだボールと電気的に接続された第２配線パターンと、を有し、
    前記はんだボールと前記第１配線パターンと前記第２配線パターンとの全てが前記電子部品と電気的に接続されたアンテナとして機能することを特徴とする半導体装置。
  4. 前記はんだボールを複数有し、前記第１配線部を複数有し、前記第１貫通電極を複数有し、前記第２配線部を複数有し、前記第２貫通電極を複数有し、前記第１配線パターンを複数有し、前記第２配線パターンを複数有し、
    複数の前記はんだボールと複数の前記第１配線部と複数の前記第１貫通電極と複数の前記第２配線部と複数の前記第２貫通電極と複数の前記第１配線パターンと複数の前記第２配線パターンとの全てが前記アンテナとして機能し、
    隣接した一対の前記はんだボールは、前記複数の第１配線部のうち、前記隣接する一対のはんだボールに対応する一対の前記第１貫通電極に接続された１つの前記第１配線部を介して接続され、
    異なる隣接した一対の前記はんだボールは、前記複数の第２配線部のうち、前記異なる隣接した一対のはんだボールに対応する一対の前記第２貫通電極に接続された１つの前記第２配線部を介して接続されていることを特徴とする請求項１に記載の半導体装置。
  5. 前記はんだボールを複数有し、前記第１配線部を複数有し、前記第１貫通電極を複数有し、前記第２配線パターンを複数有し、
    複数の前記はんだボールと複数の前記第１配線部と複数の前記第１貫通電極と複数の前記第２配線パターンとの全てが前記アンテナとして機能し、
    隣接した一対の前記はんだボールは、前記複数の第１配線部のうち、前記隣接する一対のはんだボールに対応する一対の前記第１貫通電極に接続された１つの前記第１配線部を介して接続され、
    異なる隣接した一対の前記はんだボールは、前記複数の第２配線パターンのうち、前記異なる隣接した一対のはんだボールに直接接続された１つの前記第２配線パターンを介して接続されていることを特徴とする請求項２に記載の半導体装置。
  6. 前記はんだボールを複数有し、前記第１配線パターンを複数有し、前記第２配線パターンを複数有し、
    複数の前記はんだボールと複数の前記第１配線パターンと複数の前記第２配線パターンとの全てが前記アンテナとして機能し、
    隣接した一対の前記はんだボールは、前記複数の第１配線パターンのうち、前記隣接した一対のはんだボールに直接接続された１つの前記第１配線パターンを介して接続され、
    異なる隣接した一対の前記はんだボールは、前記複数の第２配線パターンのうち、前記異なる隣接した一対のはんだボールに直接接続された１つの前記第２配線パターンを介して接続されていることを特徴とする請求項３に記載の半導体装置。
  7. 前記はんだボールは、コアボールと、前記コアボールの周囲を被覆するはんだとを有するコア付きはんだボールであることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記はんだボールの少なくとも一部は、前記電子部品と同じ高さにあることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置。
  9. 前記電子部品は、前記第１基板の第２面と前記第２基板の第２面との間に配置されていることを特徴とする請求項１〜８のいずれか一項に記載の半導体装置。
JP2013016676A 2013-01-31 2013-01-31 半導体装置 Active JP6027905B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013016676A JP6027905B2 (ja) 2013-01-31 2013-01-31 半導体装置
US14/167,291 US9391052B2 (en) 2013-01-31 2014-01-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013016676A JP6027905B2 (ja) 2013-01-31 2013-01-31 半導体装置

Publications (3)

Publication Number Publication Date
JP2014150102A JP2014150102A (ja) 2014-08-21
JP2014150102A5 JP2014150102A5 (ja) 2016-01-21
JP6027905B2 true JP6027905B2 (ja) 2016-11-16

Family

ID=51222038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013016676A Active JP6027905B2 (ja) 2013-01-31 2013-01-31 半導体装置

Country Status (2)

Country Link
US (1) US9391052B2 (ja)
JP (1) JP6027905B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6327038B2 (ja) 2014-07-23 2018-05-23 株式会社デンソー 車両用空調装置
JP6591909B2 (ja) * 2015-07-27 2019-10-16 京セラ株式会社 アンテナモジュール
KR20170138644A (ko) 2016-06-08 2017-12-18 삼성전자주식회사 Pop 구조의 반도체 어셈블리 및 이를 포함하는 전자 장치
US10130302B2 (en) * 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering
US10186779B2 (en) * 2016-11-10 2019-01-22 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR102334710B1 (ko) * 2017-03-28 2021-12-02 삼성전기주식회사 전자부품 내장 기판
JP2019016678A (ja) 2017-07-06 2019-01-31 株式会社フジクラ 基板モジュール及び基板モジュールの製造方法
US20220295635A1 (en) * 2021-03-10 2022-09-15 Monolithic Power Systems, Inc. Sandwich structure power supply module

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615787B2 (en) * 2004-03-26 2009-11-10 Canon Kabushiki Kaisha Photo-semiconductor device and method of manufacturing the same
US7205177B2 (en) * 2004-07-01 2007-04-17 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
JP4393400B2 (ja) * 2005-02-25 2010-01-06 パナソニック株式会社 立体的電子回路装置およびその中継基板
KR100714310B1 (ko) * 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
JP5123493B2 (ja) * 2006-05-30 2013-01-23 新光電気工業株式会社 配線基板及び半導体装置
JP4833192B2 (ja) * 2007-12-27 2011-12-07 新光電気工業株式会社 電子装置
JP2009266979A (ja) * 2008-04-24 2009-11-12 Shinko Electric Ind Co Ltd 半導体装置
US7760144B2 (en) * 2008-08-04 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Antennas integrated in semiconductor chips
KR101072591B1 (ko) * 2009-08-10 2011-10-11 삼성전기주식회사 Ｅｍｉ 노이즈 저감 인쇄회로기판
US20140140031A1 (en) * 2011-12-07 2014-05-22 Panasonic Corporation Wireless module
WO2013121732A1 (ja) * 2012-02-15 2013-08-22 パナソニック株式会社 無線モジュール
US9166284B2 (en) * 2012-12-20 2015-10-20 Intel Corporation Package structures including discrete antennas assembled on a device

Also Published As

Publication number Publication date
JP2014150102A (ja) 2014-08-21
US9391052B2 (en) 2016-07-12
US20140210082A1 (en) 2014-07-31

Similar Documents

Publication Publication Date Title
JP6027905B2 (ja) 半導体装置
US6486544B1 (en) Semiconductor device and method manufacturing the same, circuit board, and electronic instrument
US8432033B2 (en) Electronic device and manufacturing method therefor
US8179689B2 (en) Printed circuit board, method of fabricating printed circuit board, and semiconductor device
JP5756515B2 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
WO2012067177A1 (ja) 配線板及びその製造方法
EP1965615A1 (en) Module having built-in component and method for fabricating such module
JP2007318076A (ja) Ｓｉｐモジュール
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
US8399993B2 (en) Embedded package and method for manufacturing the same
JP2008198923A (ja) コイル部品
JP2013236039A (ja) 半導体装置
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
KR20080031107A (ko) 반도체 장치
JP4494249B2 (ja) 半導体装置
US6410366B1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US11289412B2 (en) Package substrate with partially recessed capacitor
JP6007485B2 (ja) 部品内蔵配線基板、及びその製造方法
JP2012227320A (ja) 半導体装置
KR100891652B1 (ko) 반도체 칩 실장용 기판
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010040891A (ja) 部品内蔵配線板
JP2003142652A (ja) 半導体装置およびその製造方法
JP5699344B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161017

R150 Certificate of patent or registration of utility model

Ref document number: 6027905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150