KR100986230B1 - 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지 - Google Patents

다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지 Download PDF

Info

Publication number
KR100986230B1
KR100986230B1 KR1020080071187A KR20080071187A KR100986230B1 KR 100986230 B1 KR100986230 B1 KR 100986230B1 KR 1020080071187 A KR1020080071187 A KR 1020080071187A KR 20080071187 A KR20080071187 A KR 20080071187A KR 100986230 B1 KR100986230 B1 KR 100986230B1
Authority
KR
South Korea
Prior art keywords
package
package substrate
module
array radar
phased array
Prior art date
Application number
KR1020080071187A
Other languages
English (en)
Other versions
KR20100010276A (ko
Inventor
전종훈
권영세
여성구
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1020080071187A priority Critical patent/KR100986230B1/ko
Publication of KR20100010276A publication Critical patent/KR20100010276A/ko
Application granted granted Critical
Publication of KR100986230B1 publication Critical patent/KR100986230B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Abstract

본 발명은 다층구조 패키지 및 이를 이용한 위상배열 레이다 송수신모듈 패키지에 관한 것으로, 본 발명의 집적회로 패키지는 복수의 회로배선패턴과, 입출력 단자로서 외부단자와 전기접속되는 복수의 도전성 패드 및 적어도 하나의 리세스를 구비하는 인쇄회로기판과; 상기 복수의 회로배선패턴과 전기접속 되도록 상기 인쇄회로기판의 리세스 내에 배치되며, 그 상면에 적어도 하나의 회로부품이 탑재되고 도전성 비아를 통해 상호 전기접속되는 복수의 패키지 기판 ; 및 상기 인쇄회로기판의 리세스를 통해 상기 복수의 패키지 기판 중 최하층에 위치하는 패키지 기판과 접속되는 방열부재를 포함하는 것을 특징으로 한다.
본 발명에 따르면 실장면적을 감소시키면서 방열특성이 우수하고, 송수신 신호 간의 신호간섭 및 수신감도 특성을 개선할 수 있다.
Figure R1020080071187
다층구조 패키지, 위상배열 레이다, 송수신모듈, 비아, 금속 지그

Description

다층구조 패키지 및 이를 이용한 위상배열 레이다 송수신모듈 패키지{MULTILAYER PACKAGE AND A TRANSMITTER-RECEIVER MODULE PACKAGE OF ACTIVE PHASE ARRAY RADAR USING THE SAME}
본 발명은 다층구조 패키지에 관한 것으로, 특히 방열특성이 우수한 다층구조 패키지 및 이를 이용한 위상배열 레이다 송수신모듈 패키지에 관한 것이다.
최근 위상배열 레이더 관련 기술개발에 대한 관심이 고조되고 있으며, 지상 및 선박에 설치하여 운용할 수 있는 X-밴드(X-band) 해안감시레이더와 지상감시레이더의 신호처리부 개발에 대한 연구가 진행중이다. 그러나 3차원 위상배열 레이더에 적용할 수 있는 고집적도의 송수신기 부분에 대한 연구는 미약한 실정이다. 특히 항공기 탑재용 능동형 위상배열 레이더의 경우에는 국내 개발은 거의 없는 실정이며 전량 수입에 의존하여 그 수요를 대체하고 있다. 현재 가장 상업적인 레이더시스템이라 할 수 있는 차량충돌방지 레이더시스템에 대한 연구는 활발하게 진행되고 있으나, 이 경우 저출력 근거리용 레이더로 사용되기 때문에 항공기 탑재용 능 동배열 단위 송수신모듈로 사용하기에는 한계가 있다. 특히 헬기와 같은 민감한 장비에 사용되는 경우 항공기 운항메커니즘에 영향을 주지 않도록 가능한 소형으로 설계되어야 하며 수신 신호가 잡음 레벨에 근접한 상태에서도 수신감도를 유지할 수 있는 저잡음 고출력 송수신모듈 기술을 확보해야 하는 어려움이 따른다.
도 1은 종래기술에 따른 위상배열 레이더 송수신모듈 패키지의 예를 나타낸 도면으로, 도 1은 PCB 기판을 이용한 위상배열 레이더 송수신모듈 패키지를 나타낸 것이다.
도 1을 참조하며, 종래의 패키지는 인쇄회로기판(Printed Circuit Board; 이하에서는 PCB라 한다)(10) 위에 송신단 PA 칩(21)과 수신단 LNA 칩(22) 및 서큘레이터(23) 등의 칩이 접착에폭시(24)에 의해 접착되어 동일한 평면상에 위치하며 와이어 본딩(25)으로 전기적으로 연결되어 있다. 또한, 상기 PCB(10) 하면에는 금속 지그(Metal Zig)(30)가 부착되어 있으며, 상기 칩들에서 발생하는 열을 방출하기 위한 열빠짐 비아(thermal via)(40)가 형성되어 있다. 즉, 종래 패키지 구조는 크게 PBC 형성부분, 열빠짐 특성을 위한 비아 형성부분 및 송수신 칩이 연결되는 부분으로 구성된다.
도 1에서와 같이 PCB 기판을 이용한 위상배열 레이더 송수신모듈 패키지의 경우 그 집적도와 성능에 한계를 가지며, 이를 개선하기 위해 다양한 연구가 진행되고 있다. 지금까지 연구를 살펴보면 능동위상배열 레이더용 송수신모듈 성능조건을 만족하는 물질에 대해 일반적으로 유기체(organic) 물질을 기본으로 한 패키지 연구와 세라믹 기판을 기본으로 하는 두 가지의 패키지 연구가 있다.
우선, PCB를 구성하는 물질로 유기체 물질을 이용하는 연구는 에폭시, 폴리이미드, LPC(Liquid Crystal Polymer), BCB(Benzocyclobutene) 등의 전기적, 화학적 성질이 비교적 우수한 물질을 이용하고 있다. 유기체 물질을 이용해 패키지 기판에 직접 회로를 프린팅 하거나 패터닝 하여 시스템의 집적도를 증가시키기 위해 노력하고 있다. 유기체 물질을 이용한 PCB 기술은 미세반도체공정을 적용할 수 있고 기판의 가격이 세라믹에 비해 매우 저렴하기 때문에 앞으로 인쇄회로기판을 대체해 널리 사용될 것으로 예상된다. 또한, BCB, LCP 등과 같은 물질은 RF 성능에 있어서도 매우 우수하기 때문에 유기체 물질을 이용한 SOP(System-on-Package) 기술은 밀리미터파대역의 매우 높은 고주파회로의 응용에도 사용될 것으로 예상된다.
그러나, 유기체물질을 사용한 PCB 패키지의 경우, 기본적으로 열전도도가 낮기 때문에 고출력 앰프 등의 사용시에 열적 안정성이 떨어지는 문제점이 있다. 이러한 문제점을 개선하기 위해 열 빠짐 비아(via)를 형성하는 경우에는 추가적인 공정 및 금, 은 등의 금속사용으로 인해 제작비용이 증가하는 문제점이 있다. 또한, 구조적으로 송신단과 수신단의 신호 격리도가 높지 않으며 노이즈 발생으로 인해 수신감도 및 안정성에 취약한 구조를 가진다. 더욱이 다층구조에 적용시 제조공정상 전체모듈의 크기가 커지는 단점이 있으며, 특히 신호차폐에 있어서도 취약한 구조를 갖는다.
다음으로, 다층구조의 패키지를 위한 저온 동시소성(Low Temperature Co-fired Ceramic, 이하에서는 LTCC라 한다) 기술이 있다. LTCC 기술이 적용되는 분야는 R, L, C, 수동소자, 필터, 안테나 등에서부터 안테나스위치모듈, 송수신모듈, 고출력앰프모듈 등 그 영역이 매우 다양하다. 특히 최근 들어 LTCC 기판의 우수한 RF 특성을 이용해 LTCC를 패키지 기술에 적용하기 위해 LTCC를 기판으로 사용하려는 연구가 진행되고 있다. LTCC를 이용한 PCB 기술은 현재 MCM의 형태로 RF모듈에 널리 사용되고 있는 패키지 기술로 여러 장의 세라믹 기판을 적층하여 3차원 구조의 모듈구현이 가능하다.
그러나 LTCC를 이용한 PCB의 경우, 전술한 유기체물질에 비해 내구성과 열전도도가 우수하기 때문에 고출력의 패키지 적용에 장점을 가지지만, 실크스크린 인쇄방식으로 배선을 형성함으로 인해 제작가능한 미세배선의 폭이 최소 25㎛로 한계를 가지고 또한 고온의 열처리 과정 동안 수축팽창문제가 발생하여 수율이 크게 떨어지는 문제점이 있다. 또한, LTCC의 가격이 종래 유기체물질에 비해 매우 비싸기 때문에 가격 경쟁력 역시 큰 문제점으로 인식되고 있다. 또한, 다층구조로 적용시 bare MMIC를 와이어본딩을 이용하여 적용하기 어려우며 이 경우 패키지의 두께가 두꺼워지는 단점이 있다.
따라서 본 발명은 열빠짐이 우수한 방열구조를 구현하고 이를 통해 높은 출력을 안정적으로 송수신할 수 있는 다층구조 패키지 및 이를 이용한 위상배열 레이다 송수신모듈 패키지를 제공하고자 한다.
또한, 본 발명은 실장면적을 감소시키고 신호감도 및 수신감도 특성을 개선할 수 있는 위상배열 레이다 송수신모듈 패키지를 제공하고자 한다.
본 발명의 다층구조 패키지는 복수의 회로배선패턴과, 입출력 단자로서 외부단자와 전기접속되는 복수의 도전성 패드 및 적어도 하나의 리세스를 구비하는 인쇄회로기판과; 상기 복수의 회로배선패턴과 전기접속 되도록 상기 인쇄회로기판의 리세스 내에 배치되며, 그 상면에 적어도 하나의 회로부품이 탑재되고 도전성 비아를 통해 상호 전기접속되는 복수의 패키지 기판 ; 및 상기 인쇄회로기판의 리세스를 통해 상기 복수의 패키지 기판 중 최하층에 위치하는 패키지 기판과 접속되는 방열부재를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 도전성 비아는 50Ω 크기의 임피던스를 갖는 밀봉된 비아를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 복수의 회로배선패턴과 상기 패키지 기판과의 전기접속은 도전성 비아 또는 와이어 본딩에 의해 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 위상배열 레이다 송수신모듈 제작을 위한 다층구조 패키지는 송수신모듈 중 송신모듈이 실장된 제1 패키지 기판과; 상기 제1 패키지 기판과 전기접속되도록 상기 제1 패키지 기판 위에 적층되며, 상기 송수신모듈 중 수신모듈이 실장된 제2 패키지 기판과; 상기 송수신모듈로의 입력신호와 상기 송수신모듈로부터의 출력신호를 분리하는 서큘레이터; 및 패치안테나를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제1 패키지 기판과 접속되는 방열부재를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제1 패키지 기판과 상기 제2 패키지 기판의 전기접속은 상기 제2 패키지 기판에 형성된 도전성 비아 또는 50Ω 크기의 임피던스를 갖는 밀봉된 비아를 통해 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 서큘레이터는 상기 제1 패키지 기판 위에 배치되며, 상기 패치안테나는 상기 제2 패키지 기판 위에 배치되는 것을 특징으로 한다.
바람직하게는, 상기 제2 패키지 기판과 전기접속되도록 상기 제2 패키지 기판 위에 적층되며, 그 하면에 상기 서큐레이터가 배치되고 그 상면에 상기 패치안테나가 배치된 제3 패키지 기판을 더 포함하는 것을 특징으로 한다.
본 발명에 의하면 방열부재가 인쇄회로기판에 형성된 리세스를 통해 다층구조의 패키지 기판과 직접 접촉하고 있으므로 패키지 기판 위에 탑재된 회로부품에서 발생하는 열을 빠르게 방출할 수 있다.
또한, 본 발명은 위상배열 레이다 송수신 모듈에서 송신모듈과 수신모듈을 서로 다른 패키지 기판에 분리하여 실장함으로써 신호간섭 및 수신감도 특성을 개선할 수 있다.
이하에서는 첨부 도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설 명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
도 2는 본 발명의 제1 실시예에 따른 다층구조 패키지의 단면도로서, 특히 위상배열 레이다 송수신모듈 제작을 위한 다층구조 패키지를 나타낸 것이다.
도 2를 참조하면, 본 실시예에 따른 다층구조 패키지는 PCB(100)와, 상기 PCB의 리세스(101) 내에 적층구조로 탑재되어 있는 복수의 패키지 기판(102, 103, 104)과, 상기 PCB 하부에 위치하며 상기 PCB의 리세스(101)를 통해 상기 다층구조 패키지와 접속하고 있는 방열부재(105)를 포함한다.
상기 PCB(100)는 복수의 회로배선패턴(미도시)과, 입출력 단자로서 외부단자와 전기접속되는 복수의 도전성 패드(106) 및 적어도 하나의 리세스(101)를 구비하고 있다.
상기 복수의 패키지 기판(102, 103, 104)은 예를 들면 제1 내지 제3 패키지 기판으로 구성되며, 각 패키지 기판은 예를 들면, AlN, BeO, 금속(Metal) 기판 등의 방열 및 RF 특성이 우수한 물질로 구현할 수 있다.
제1 패키지 기판(102)의 상면에는 레이다 송신단 모듈에 사용되는 칩들(TX MMIC)(107)이 탑재된다. 송신단 모듈에 사용되는 칩들은 예를 들면, 전력증폭기(High Power Amplifier; HPA), 이상기(phase shifter), 디지털감쇠기(digital attenuator), 스위치(Single Pole Double Throw Switches), 구동증폭기(drive amplifier) 등의 칩을 포함한다. 제2 패키지 기판(103)의 상면에는 레이다 수신단 모듈에 사용되는 칩들(RX MMIC)(108) 예를 들면, 스위치(Single Pole Double Throw Switches), 리미터(limiter), 이득증폭기(gain block amplifier) 등의 칩들이 탑재된다. 최상층에 위치하는 제3 패키지 기판(104)의 하면에는 입력신호와 출력신호를 분리하는 서큘레이터(109)가 탑재되며, 제3 패키지 기판(104)의 상면에는 패치 안테나(patch antenna)(110)가 탑재된다. 패치 안테나(110)는 배열 및 집적이 용이하고 다양한 유형의 안테나 제작이 가능하다. 또한, 작고 가벼우며 제조비용이 저렴한 장점이 있다.
또한, 상기 복수의 패키지 기판들(102, 103, 104)은 비아홀을 메우고 있는 도전성 물질 예를 들면, 금속으로 된 복수의 비아(111)와 솔더(112)에 의해 상호 접속되며, 와이어 본딩(113)에 의해 내부 리드선(114)과 전기접속된다. 상기 칩들은 에폭시 접속부재(115)에 의해 각각의 패키지 기판에 접속되며 리드선(114)은 반도체 공정에 의한 선폭과 두께를 갖는 것으로 도금공정을 이용하여 완성한다. 이러한 반도체 공정을 이용한 내부 리드선 제작은 송수신 모듈의 크기를 더욱 작게 할 수 있을 뿐만 아니라 제작 오차 범위 내로 정교하게 조절할 수 있기 때문에 신뢰성과 재현성을 높일 수 있다.
또한, 상기 방열부재(105)는 상기 PCB(100)의 하면에 위치하며 상기 PCB에 형성된 리세스(101)를 통해 상기 제1 패키지 기판(102)의 하면과 접속되어 기판에 탑재된 칩들(107)에서 발생하는 열을 외부로 방출하는 역할을 한다. 상기 방열부재(105)는 예를 들면, 산화알루미늄과 같이 열전도성이 높은 금속지그(metal zig) 로 이루어지며, 방열부재의 외부에는 추가적으로 방열판(heat sink)(116)을 포함할 수 있다.
한편, 본 발명의 다층구조 패키지는 다양한 적용예가 가능하며, 도 3은 본 발명의 제2 실시예에 따른 위상배열 레이다 송수신모듈 제작을 위한 다층구조 패키지를 나타낸 도면이다.
도 3을 참조하면, 본 실시예에 따른 다층구조 패키지는 송수신모듈의 송신단 모듈에 사용되는 칩들(TX MMIC)(207)과 수신단 모듈에 사용되는 칩들(RX MMIC)(208)을 두 개의 패키지 기판(202, 203)에 분리하여 배치한 경우이다. 도 2에 도시된 제1 실시예와의 차이점은 최하층에 위치하는 패키지 기판(202)상의 리드선(214)이 와이어 본딩(216)을 통해 외부 PCB(200)와 전기접속된다는 점이며, 적층되는 두 개의 패키지 기판(202, 203)은 도 2와 마찬가지로 도전성 비아(211) 및 솔더(212)를 통해 전기접속된다. 또한, 최하단의 패키지 기판(202)은 PCB와 PCB 사이의 공간(217)에 배치되어 패키지 기판의 상면과 PCB의 상면은 동일 평면에 위치하며, 이에 의해 와이어 본딩 선(216)의 길이를 최소화할 수 있다.
도 4는 본 발명의 제3 실시예에 따른 위상배열 레이다 송수신모듈 제작을 위한 다층구조 패키지를 나타낸 도면이다.
도 4를 참조하면, 본 실시예에 따른 다층구조 패키지는 동축선 비아(218)를 이용하여 패키지 기판들(302, 303, 304) 간의 전기접속을 구현한 것이다. 상기 동축선 비아(218)는 금속으로 이루어지며 50Ω 임피던스를 갖는 예를 들면, 1.9mm 직 경의 밀봉된 비아(via)로서, 비아홀(319)과 자동으로 정렬되고 다층구조의 패키지 기판들 간의 결합을 강화시켜 적층구조의 구조적 안정성을 높일 수 있다. 전기적 특성 또한 50Ω 임피던스를 갖기 때문에 전송선의 손실이 작으며 패키지 기판의 전기접속의 신뢰성을 증가시킬 수 있다.
도 5a 및 도 5b는 상층과 하층의 패키지 기판을 전기접속하는 접속부분 형성과정을 설명하기 위한 도면으로, 도 5a는 패키지 기판(303)에 동축선 비아를 수용하기 위한 비아홀(319)을 형성한 후의 상태를 나타내고, 도 5b는 도 5a 과정에서 형성된 비아홀(319) 내에 50Ω 크기의 임피던스를 갖는 동축선 비아(318)를 삽입한 후의 상태를 나타낸다. 상기 비아홀은 예를 들면, 기계적 펀칭에 의해 형성하며 비아홀에 동축선 비아를 삽입한 후 도전물질(320)로 비아홀을 메워 고정시킨다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위를 초과하지 않는 한도 내에서 여러 가지 변경 또는 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래기술에 따른 위상배열 레이더 송수신모듈 패키지의 예를 나타낸 도면,
도 2는 본 발명의 제1 실시예에 따른 위상배열 레이다 송수신모듈 제작을 위한 다층구조 패키지를 나타낸 도면,
도 3은 본 발명의 제2 실시예에 따른 위상배열 레이다 송수신모듈 제작을 위한 다층구조 패키지를 나타낸 도면,
도 4는 본 발명의 제3 실시예에 따른 위상배열 레이다 송수신모듈 제작을 위한 다층구조 패키지를 나타낸 도면,
도 5a 및 도 5b는 상층과 하층의 패키지 기판을 전기접속하는 접속부분 형성과정을 설명하기 위한 도면.

Claims (6)

  1. 삭제
  2. 삭제
  3. 위상배열 레이다 송수신모듈 제작을 위한 다층구조 패키지에 있어서,
    상기 송수신모듈 중 송신모듈이 실장되며, 상기 송수신 모듈로부터 발생하는 열을 외부로 방출하는 방열부재가 접속되는 제1 패키지 기판과;
    상기 제1 패키지 기판과 전기접속되도록 상기 제1 패키지 기판 위에 적층되며, 상기 송수신모듈 중 수신모듈이 실장되는 제2 패키지 기판과;
    상기 제1 패키지 기판의 위에 배치되며, 상기 송수신모듈로의 입력신호와 상기 송수신모듈로부터의 출력신호를 분리하는 서큘레이터; 및
    상기 제2 패키지 기판의 위에 배치되는 패치안테나를 포함하는 것을 특징으로 하는 위상배열 레이다 송수신모듈 패키지.
  4. 제 3 항에 있어서, 상기 제1 패키지 기판과 상기 제2 패키지 기판의 전기접속은
    상기 제2 패키지 기판에 형성된 도전성 비아 또는 50Ω 크기의 임피던스를 갖는 밀봉된 비아를 통해 이루어지는 것을 특징으로 하는 위상배열 레이다 송수신모듈 패키지.
  5. 삭제
  6. 위상배열 레이다 송수신모듈 제작을 위한 다층구조 패키지에 있어서,
    상기 송수신모듈 중 송신모듈이 실장되며, 상기 송수신 모듈로부터 발생하는 열을 외부로 방출하는 방열부재가 접속되는 제1 패키지 기판과;
    상기 제1 패키지 기판과 전기접속되도록 상기 제1 패키지 기판 위에 적층되며, 상기 송수신모듈 중 수신모듈이 실장되는 제2 패키지 기판과;
    상기 제2 패키지 기판과 전기접속되도록 상기 제2 패키지 기판 위에 적층되는 제3 패키지 기판과;
    상기 제3 패키지 기판의 하면에 배치되며, 상기 송수신모듈로의 입력신호와 상기 송수신모듈로부터의 출력신호를 분리하는 서큘레이터; 및
    상기 제3 패키지 기판의 상면에 배치되는 패치안테나를 포함하는 것을 특징으로 하는 위상배열 레이다 송수신모듈 패키지.
KR1020080071187A 2008-07-22 2008-07-22 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지 KR100986230B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080071187A KR100986230B1 (ko) 2008-07-22 2008-07-22 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080071187A KR100986230B1 (ko) 2008-07-22 2008-07-22 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지

Publications (2)

Publication Number Publication Date
KR20100010276A KR20100010276A (ko) 2010-02-01
KR100986230B1 true KR100986230B1 (ko) 2010-10-07

Family

ID=42084984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080071187A KR100986230B1 (ko) 2008-07-22 2008-07-22 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지

Country Status (1)

Country Link
KR (1) KR100986230B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI513589B (zh) * 2013-04-18 2015-12-21 Wistron Neweb Corp 複合電路板及雷達裝置
US9564417B2 (en) 2014-09-24 2017-02-07 Samsung Electronics Co., Ltd. Multi-stacked structures of semiconductor packages
US10700440B1 (en) 2019-01-25 2020-06-30 Corning Incorporated Antenna stack
KR20200140531A (ko) 2019-06-07 2020-12-16 주식회사 디에스전자 Flex-rigid 기판을 이용한 능동위상배열 레이다용 송수신모듈
US10985451B2 (en) 2018-03-12 2021-04-20 Samsung Electronics Co., Ltd. Antenna module

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028739B1 (ko) * 2010-11-23 2011-04-14 엘아이지넥스원 주식회사 능동배열레이더의 다중채널 수신에 대한 수신감도 제어장치 및 제어방법
US9166284B2 (en) 2012-12-20 2015-10-20 Intel Corporation Package structures including discrete antennas assembled on a device
CN111090076A (zh) * 2020-01-22 2020-05-01 无锡威孚高科技集团股份有限公司 一种毫米波雷达射频前端电路结构及其制作方法
CN117497532B (zh) * 2024-01-02 2024-04-09 成都雷电微力科技股份有限公司 一种aip三维堆叠tr气密封装组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307020A (ja) * 1996-05-13 1997-11-28 Shinko Electric Ind Co Ltd セラミックパッケージ
JPH11145381A (ja) * 1997-11-12 1999-05-28 Denso Corp 半導体マルチチップモジュール
JP2001102480A (ja) 1999-09-27 2001-04-13 Matsushita Electric Works Ltd 半導体パッケージ及びその製造方法
KR20030057189A (ko) * 2001-12-28 2003-07-04 동부전자 주식회사 반도체패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307020A (ja) * 1996-05-13 1997-11-28 Shinko Electric Ind Co Ltd セラミックパッケージ
JPH11145381A (ja) * 1997-11-12 1999-05-28 Denso Corp 半導体マルチチップモジュール
JP2001102480A (ja) 1999-09-27 2001-04-13 Matsushita Electric Works Ltd 半導体パッケージ及びその製造方法
KR20030057189A (ko) * 2001-12-28 2003-07-04 동부전자 주식회사 반도체패키지

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI513589B (zh) * 2013-04-18 2015-12-21 Wistron Neweb Corp 複合電路板及雷達裝置
US9564417B2 (en) 2014-09-24 2017-02-07 Samsung Electronics Co., Ltd. Multi-stacked structures of semiconductor packages
US10985451B2 (en) 2018-03-12 2021-04-20 Samsung Electronics Co., Ltd. Antenna module
US11777200B2 (en) 2018-03-12 2023-10-03 Samsung Electronics Co., Ltd. Antenna module
US10700440B1 (en) 2019-01-25 2020-06-30 Corning Incorporated Antenna stack
US11133602B2 (en) 2019-01-25 2021-09-28 Corning Incorporated Antenna stack
KR20200140531A (ko) 2019-06-07 2020-12-16 주식회사 디에스전자 Flex-rigid 기판을 이용한 능동위상배열 레이다용 송수신모듈

Also Published As

Publication number Publication date
KR20100010276A (ko) 2010-02-01

Similar Documents

Publication Publication Date Title
KR100986230B1 (ko) 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지
CN108231750B (zh) 射频器件封装体及其形成方法
US9196951B2 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
KR100723635B1 (ko) 고주파 신호를 전달하기 위한 변환 회로 및 이를 구비한송수신 모듈
US8760342B2 (en) Circuit board, high frequency module, and radar apparatus
JP5209610B2 (ja) 高周波回路基板、高周波回路モジュールおよびレーダ装置
JP5309209B2 (ja) 導波構造体、ならびに、導波構造体を含む高周波モジュールおよびレーダ装置
EP2253045B1 (en) Radio frequency (rf) integrated circuit (ic) packages with integrated aperture-coupled patch antenna(s)
US8648454B2 (en) Wafer-scale package structures with integrated antennas
US6788171B2 (en) Millimeter wave (MMW) radio frequency transceiver module and method of forming same
EP1307078A2 (en) High frequency circuit module
US20080316126A1 (en) Antenna System for a Radar Transceiver
KR20150108147A (ko) 밀리미터파용 레이더 온 패키지 및 이를 구비하는 레이더 어셈블리
US8981881B2 (en) Stacked module
CN112051551A (zh) 基于硅基三维集成的微小型雷达高频大功率有源子阵
CN109166845B (zh) 封装天线及其制造方法
CN109244642B (zh) 封装天线的制造方法
CN109326584B (zh) 封装天线及其制造方法
CN113646890A (zh) 封装上天线集成电路器件
JP4620576B2 (ja) 無線装置
KR101552166B1 (ko) 레이더용 송수신모듈을 위한 반도체 패키지 및 그 제조방법
EP2178119B1 (en) Surface mountable integrated circuit package
KR20050065861A (ko) 광대역 무선 송수신 모듈
KR102468935B1 (ko) 다층 액정폴리머 적층기판 기반의 송수신모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 10