KR20120035394A - 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치 - Google Patents

수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치 Download PDF

Info

Publication number
KR20120035394A
KR20120035394A KR1020100096885A KR20100096885A KR20120035394A KR 20120035394 A KR20120035394 A KR 20120035394A KR 1020100096885 A KR1020100096885 A KR 1020100096885A KR 20100096885 A KR20100096885 A KR 20100096885A KR 20120035394 A KR20120035394 A KR 20120035394A
Authority
KR
South Korea
Prior art keywords
chip
circuit board
multilayer circuit
bonded
pcb
Prior art date
Application number
KR1020100096885A
Other languages
English (en)
Inventor
정동윤
최성태
김영환
최정환
김지훈
이제영
이동현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100096885A priority Critical patent/KR20120035394A/ko
Priority to PCT/KR2011/007359 priority patent/WO2012047011A1/ko
Priority to EP11830896.4A priority patent/EP2626897B1/en
Priority to US13/877,378 priority patent/US20130194754A1/en
Publication of KR20120035394A publication Critical patent/KR20120035394A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15333—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 단일 칩 패키지에 관한 것으로 랜드 그리드 어레이(LGA:Land Grid Arrary) 접합을 이용한 단일 칩 패키지를 위한 장치에 있어서, 적어도 하나 이상의 기판의 층(layer)을 가지고, 최 하위 기판의 층에 적어도 하나의 제 1 칩 영역 및 적어도 하나의 제 2 칩 영역을 구비하고, 상기 제 1 칩 영역에 접합된 적어도 하나의 집적회로 칩으로부터의 신호를 coaxial 형태 또는 CPW(Co-Planar Waveguide guide) 형태로 수직구조의 전송선로 트랜지션을 구성하고, 상기 최 하위 층에 PCB(Printed Circuit Board)와 연결하기 위한 LGA 접합 패드를 구비하는 다층 회로 기판과, 상기 제 1 칩 영역 및 상기 2칩 영역에 접합되는 적어도 하나의 집적회로 칩과, 상기 LGA 접합 패드를 통해 상기 다층 회로 기판과 LGA 접합으로 연결되는 상기 PCB를 포함하는 것으로 추가적인 공정을 필요치 않으므로 저가화, 양산화, 소형화에 유리하고, 전력, 접지 등의 경로가 짧아 기생 인덕턴스가 작으므로 고주파 시스템 성능이 안정적이며, 방열에도 유리하므로 휴대용 단말기 적용이 매우 유리한 이점이 있다

Description

수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치{APPARATUS FOR SYSTEM-ON-PACKAGE USING VERTICAL TRANSMISSION LINE TRANSITION AND LAND GRID ARRAY CONNECTION}
본 발명은 제품의 대량생산 시 저가화, 소형화를 가능하게 할 뿐 아니라, 패키지에서 발생하는 기생 인덕턴스를 감소시켜 RF 성능 저하를 최소화시키는 단일 칩 패키지를 제공하기 위한 장치에 관한 것이다.
기존의 단일 칩 패키지는 고주파 대역의 기판과 PCB(Printed Circuit Board)를 0.6~1mm 가량의 높이를 갖는 Ball을 이용하는 BGA (Ball Grid Array) 기술을 통해 접합하여 단일 칩 패키지로 구성하였다.
이러한 단일 칩 패키지는 생산 측면에서, Ball 형성, Ball 부착 및 Ball Molding 등의 추가적인 외부 공정이 필요하다. 그리고 Ball의 크기와 일정 간격 유지를 위해 패키지 사이즈가 커지며 부착한 Ball이 떨어질 수 있으므로 선적 또는handling에 불리한 문제점이 있다.
또한, 이러한 단일 칩 패키지는 성능 측면에서, 고주파 대역 회로에서는 전압 공급 및 접지를 위한 Ball로부터 발생하는 인덕턴스가 이득 감소 및 주파수 이동 등 성능 저하 및 특성 변화를 일으키고, 접지가 Ball을 통과해야 하므로 방열에 어려운 문제점이 있다.
　
본 발명의 목적은 LGA 접합을 이용한 단일 칩 패키지를 위한 장치를 제공함에 있다.
본 발명의 다른 목적은 전압 공급 및 접지를 위한 경로가 짧고, coaxial 형태 또는 CPW(Co-Planar Waveguide guide) 형태로 신호를 전송하므로 기생 인덕턴스가 최소화되어 RF 칩의 성능 저하 및 특성 변화가 없는 단일 칩 패키지를 위한 장치를 제공함에 있다.
본 발명의 또 다른 목적은　다층 회로 기판과 메인 보드가 패드를 통해 직접 연결되므로 방열에 우수한 성능을 가지는 고주파 단일 칩 패키지를 위한 장치를 제공함에 있다.
본 발명의 목적들을 달성하기 위한 본 발명의 제 1 견지에 따르면, 랜드 그리드 어레이(LGA:Land Grid Arrary) 접합을 이용한 단일 칩 패키지를 위한 장치에 있어서, 적어도 하나 이상의 기판의 층(layer)을 가지고, 최 하위 기판의 층에 적어도 하나의 제 1 칩 영역 및 적어도 하나의 제 2 칩 영역을 구비하고, 상기 제 1 칩 영역에 접합된 적어도 하나의 집적회로 칩으로부터의 신호를 coaxial 형태 또는 CPW(Co-Planar Waveguide guide) 형태로 수직구조의 전송선로 트랜지션을 구성하고, 상기 최 하위 층에 PCB(Printed Circuit Board)와 연결하기 위한 LGA 접합 패드를 구비하는 다층 회로 기판과, 상기 제 1 칩 영역 및 상기 2칩 영역에 접합되는 적어도 하나의 집적회로 칩과, 상기 LGA 접합 패드를 통해 상기 다층 회로 기판과 LGA 접합으로 연결되는 상기PCB를 포함하는 것을 특징으로 한다.
본 발명의 목적들을 달성하기 위한 본 발명의 제 2 견지에 따르면, 랜드 그리드 어레이 접합을 이용한 단일 칩 패키지를 위한 장치에 있어서, 적어도 하나 이상의 기판의 층(layer)을 가지고, 최 하위 기판의 층에 적어도 하나의 칩 영역을 구비하고, 상기 칩 영역에 접합된 적어도 하나의 집적회로 칩으로부터의 신호를 coaxial 형태 또는 CPW형태로 수직구조의 전송선로 트랜지션을 구성하고, 상기 최 하위 층에 PCB와 연결하기 위한 LGA 접합 패드를 구비하는 다층 회로 기판과, 상기 칩 영역에 접합되는 적어도 하나의 집적회로 칩과, 상기 LGA 접합 패드를 통해 상기 다층 회로 기판과 LGA 접합으로 연결되는 상기 PCB를 포함하는 것을 특징으로 한다.
　본 발명은 추가적인 공정을 필요치 않으므로 저가화, 양산화, 소형화에 유리하고, 전력 및 접지 경로가 짧아 기생 인덕턴스가 작으므로 고주파 시스템 성능이 안정적이며, 방열에도 유리하므로 휴대용 단말기 적용이 매우 유리한 이점이 있다. 또한, 밀리미터파 대역 시스템 혹은 밀리미터파 대역과 2/5GHz 대역의 통합 시스템에도 소형 단일 집적 패키지화가 가능한 이점이 있다.
도 1은 본 발명의 1실시 예에 따른 LGA 접합을 이용한 단일 칩 패키지를 도시한 도면,
도 2 는 본 발명의 1 실시 예에 따른 SMT 이전의 다층 회로 기판을 도시한 도면,
도 3은 본 발명의 1 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면,
도 4는 본 발명의 2 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면,
도 5는 본 발명의 3 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면,
도 6은 본 발명의 4 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면,
도 7은 본 발명의 5 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면,
도 8은 본 발명의 6 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면,
도 9은 본 발명의 7 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면,
도 10은 본 발명의 8 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면,
도11은 본 발명의 9 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면,
도 12는 본 발명의 10 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면,
도 13은 본 발명의 11 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면, 및,
도 14은 본 발명의 12 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하 본 발명은 LGA 접합을 이용한 단일 칩 패키지를 위한 장치에 대해 설명할 것이다.
본 발명은 제품의 대량생산 시 저가화, 소형화를 가능하게 할 뿐 아니라, 패키지에서 전압 공급 및 접지를 위한 경로가 짧고, coaxial 형태 또는 CPW(Co-Planar Waveguide guide) 형태로 신호를 전송하므로 기생 인덕턴스가 최소화되어 RF 칩의 성능 저하 및 특성 변화가 없는 LGA 접합을 이용한 단일 칩 패키지를 위한 장치에 관한 것이다.
특히, 본 발명은 밀리미터파 대역에 매우 유용하며 추후 밀리미터파 대역 시스템이 2/5GHz 대역의 통합 시스템으로 집적되는 등 multi-frequency application 용 시스템을 단일패키지(system-on-package, SoP)로 구현하는데 사용될 수 있다.
본 발명의 장치는 다층 회로 기판과 메인 보드 사이를 LGA(land grid array) 접합을 위한 접합 패드를 이용하여 접합하고 한 개 혹은 다수의 집적회로 칩이 실장될 수 있다.
본 발명에서, 고주파(밀리미터파) 대역 안테나 또는 집적회로 칩과 안테나 간 transition이 내장된 다층 회로 기판은 메인보드와 LGA 접합을 위한 접합 패드(interconnection contact pad)를 구비하여 추가적인 공정 없이 간단한 솔더링을 통해 연결될 수 있다.
본 발명에서, 칩은 flip-chip bump 혹은 wire를 통해 다층 회로 기판과 연결되며, 고주파 칩의 경우 신호선 범프 주변에 GND via들이 위치하여 마치 coaxial 또는 CPW (Co-Planar Waveguide guide)와 같은 저손실 전송선로 역할을 한다.
메인보드는 다층 회로 기판에 부착된 칩이 메인 보드와 충돌하지 않게 cavity를 형성하여 오목하게 만든다. 그리고 상기 메인보드는 저주파 대역 안테나와 연결되는 입력 단자가 존재할 수 있다. 그리고 상기 메인보드는 본 발명에서 PCB(Printed Circuit Board)와 동일한 의미로 사용될 것이다.
　
도 1은 본 발명의 1실시 예에 따른 LGA 접합을 이용한 단일 칩 패키지를 도시한 도면이다.
상기 도 1을 참조하면, Chip 1(120)의 신호, 접지, 전력(signal, GND, power) 등이 플립칩 본딩을 통해 다층 회로 기판(multi-layer substrate) (110)과 연결될 수 있다(A 단계).
RF 신호(signal)는 주변에 2 개 이상의 GND via로 둘러싸여 동축 케이블(coaxial cable) 형태 또는 CPW(Co-Planar Waveguide guide) 형태를 유지한다(B 단계).
상기 다층 회로 기판(110)의 최 상위 층에는 안테나 혹은 외부 안테나와 연결될 수 있는 접합구조(transition)가 위치한다(C 단계).
상기 다층 회로 기판(110)의 다층 구조에서, power, GND, digital/IF signal 등은 LGA 접합을 통해 메인 보드(150)와 연결될 수 있다(D 단계).
Chip 1. 2(120, 130)는 메인 보드(150) 상의 빈 공간(cavity)에 위치한다(E 단계).
Chip 2(130)의 signal, GND, power 등과 같은 연결 단자들은 와이어 본딩을 통해 상기 다층 회로 기판(110)과 연결될 수 있다(F 단계).
Chip 2(130)는 상기 다층 회로 기판(110)의 via를 통해 상기 다층 회로 기판(110) 에 내장된 GND와 연결될 수 있다(G 단계).
Chip 2 (130)의 power, GND, digital/IF signal등의 단자가 상기 메인보드(150) 에 연결될 수 있다(H 단계).
상기와 같은 단일 칩 구조에서, Chip 1(120) 과 상기 다층 회로 기판(110)이 연결되는 구조는 고주파 영역에 더 적합하게 사용될 수 있다 그리고 Chip 2(130) 와 상기 다층 회로 기판(110)이 연결되는 구조는 저주파 영역에 사용될 수 있다.
왜냐하면, Chip 1(120)과 상기 다층 회로 기판(110)이 연결되는 구조가 고주파 영역 및 저주파 영역에서도 성능 저하가 작고, Chip 2(130)와 상기 다층 회로 기판(110)이 연결되는 구조는 고주파 영역에서 성능 저하가 상대적으로 크지만 저주파 영역에서는 성능 저하가 작기 때문이다.
도 2 는 본 발명의 1 실시 예에 따른 SMT 이전의 다층 회로 기판을 도시한 도면이다.
상기 도 2를 참조하면, SMT 이전의 다층 회로 기판(210)을 도시한 것으로, 상기 다층 회로 기판(210)은 일 실시 예로, Chip 1(220) 및 Chip 2(230)를 포함하고 있으나, 구현 시 이러한 칩들의 수는 제한이 없다.
전술한 바와 같이 Chip 2(230)는 상기 다층 회로 기판(210)과 와이어 본딩을 통해 신호 패드(signal pad)(235)에 연결될 수 있다.
Chip 1(220)에서, 일 실시 예로, 2개의 signal via (227)가 도시되어 있다. 상기 signal via (227) 주위에는 GND via (225)가 둘러싸여 있고, 상기 GND via (225)는 메탈이 주위를 둘러싸고 있다.
상기 시그널 via(227)을 둘러싸고 있는 상기 GND via (225)의 수는 하나의 시그널 via당 2개 이상이고, 최대 값은 제한이 없다. 상기 Signal Via (227)와 상기 GND via (225)는 동축 케이블 형태 또는 CPW(Co-Planar Waveguide guide) 형태이고, 고주파 영역에서 성능 감소가 작은 이점을 가지고 있다.
LGA 접합을 이용한 연결을 위해, LGA 연결 패드(Interconnection contact pad) (237)는 Chip 1,2(220, 230)의 digital/IF signal, power, GND, control signal 전송을 위해 사용될 수 있고, 전술한 바와 같이 메인보드와의 접합을 위해 사용될 수도 있다.
하기에서 설명될 실시 예에서, 다층 회로 기판과 메인 보드 사이에서 Chip 2가 상기 다층 회로 기판 또는 메인 보드에 어떻게 연결되었는지 그리고, 상기 다층 회로 기판과 메인 보드 사이에 Cavity는 어떻게 형성되었는지 그리고 히트 싱크(Heat Sink)가 메인 보드에 부착되었는지 등이 설명될 것이다.
도 3은 본 발명의 1 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면이다.
상기 도 3을 참조하면, 다층 회로 기판(310)과 메인보드(350) 사이에 Chip 2(330)가 상기 다층 회로 기판(310)에 플립 칩 본딩으로 연결되어 있다. 상기 도 3에서 cavity는 상기 메인보드(350)에 위치한다.
도 4는 본 발명의 2 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면이다.
상기 도 4를 참조하면, 다층 회로 기판(410)과 메인보드(450) 사이에 Chip 2(430)가 상기 메인 보드(450)에 플립 칩 본딩으로 연결되어 있다. 이 경우 cavity는 상기 메인보드(350)에 위치한다.
도 5는 본 발명의 3 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면이다.
상기 도 5를 참조하면, 다층 회로 기판(510)과 메인보드(550) 사이에 Chip 2(530)가 상기 메인 보드(550)에 와이어 본딩으로 연결되어 있다. 이 경우 cavity는 상기 메인보드(550)에 위치한다.
도 6은 본 발명의 4 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면이다.
상기 도 6을 참조하면, 다층 회로 기판(610)과 메인보드(650) 사이에 Chip 2(630)가 상기 다층 회로 기판(610)에 플립 칩 본딩으로 연결되어 있다. 이 경우 cavity는 상기 다층 회로 기판(610) 에 위치한다.
도 7은 본 발명의 5 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면이다.
상기 도 7을 참조하면, 다층 회로 기판(710)과 메인보드(750) 사이에 Chip 2(730)가 상기 다층 회로 기판(710)에 와이어 본딩으로 연결되어 있다. 이 경우 cavity는 상기 다층 회로 기판(710) 에 위치한다.
도 8은 본 발명의 6 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면이다.
상기 도 8을 참조하면, 다층 회로 기판(810)과 메인보드(850) 사이에 Chip 2(830)가 상기 메인 보드 (850)에 플립 칩 본딩으로 연결되어 있다. 이 경우 cavity는 상기 다층 회로 기판(810)에 위치한다.
도 9은 본 발명의 7 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면이다.
상기 도 9를 참조하면, 다층 회로 기판(910)과 메인보드(950) 사이에 Chip 2(930)가 상기 메인 보드 (950)에 와이어 본딩으로 연결되어 있다. 이 경우 cavity는 상기 다층 회로 기판(910) 에 위치한다.
도 10은 본 발명의 8 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면이다.
상기 도 10을 참조하면, 다층 회로 기판(1010)과 메인보드(1050) 사이에 Chip 2(1030)가 상기 다층 회로 기판 (1010)에 플립 칩 본딩으로 연결되어 있다. 이 경우 cavity는 상기 다층 회로 기판(1010) 과 메인 보드 (1050)에 같이 위치한다.
도11은 본 발명의 9 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면이다.
상기 도 11을 참조하면, 다층 회로 기판(1110)과 메인보드(1150) 사이에 Chip 2(1130)가 상기 다층 회로 기판 (1110)에 와이어 본딩으로 연결되어 있다. 이 경우 cavity는 상기 다층 회로 기판(1110) 과 메인 보드 (1150)에 같이 위치한다.
도 12는 본 발명의 10 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면이다.
상기 도 12를 참조하면, 다층 회로 기판(1210)과 메인보드(1250) 사이에 Chip 2(1230)가 상기 메인 보드 (1250)에 플립 칩 본딩으로 연결되어 있다. 이 경우 cavity는 상기 다층 회로 기판(1210) 과 메인 보드 (1250)에 같이 위치한다.
도 13은 본 발명의 11 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면이다.
상기 도 13을 참조하면, 다층 회로 기판(1310)과 메인보드(1350) 사이에 Chip 2(1330)가 상기 메인 보드 (1350)에 와이어 본딩으로 연결되어 있다. 이 경우 cavity는 상기 다층 회로 기판(1310) 과 메인 보드 (1350)에 같이 위치한다.
도 14는 본 발명의 12 실시 예에 따른 메인 보드와 다층 회로 기판의 연결 구조를 도시한 도면이다.
상기 도 14를 참조하면, 다층 회로 기판(1410)과 메인보드(1450) 사이에 Chip 2(1430)가 상기 다층 회로 기판 (1410)에 와이어 본딩으로 연결되어 있다. 이 경우 cavity는 상기 메인 보드 (1450) 에 위치한다.
그리고, 히트 싱크(Heat Sink)(1460)가 상기 메인 보드(1450)에 부착되어 있어서, 상기 메인 보드(1450)의 열 발산을 돕는다. 상기 히트 싱크 (1460)는 전술한 도 3 내지 도 13까지의 모든 메인보드에 부착되어 열 발산을 도울 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 랜드 그리드 어레이(LGA:Land Grid Arrary) 접합을 이용한 단일 칩 패키지를 위한 장치에 있어서,
    적어도 하나 이상의 기판의 층(layer)을 가지고, 최 하위 기판의 층에 적어도 하나의 제 1 칩 영역 및 적어도 하나의 제 2 칩 영역을 구비하고, 상기 제 1 칩 영역에 접합된 적어도 하나의 집적회로 칩으로부터의 신호를 coaxial 형태 또는 CPW(Co-Planar Waveguide guide) 형태로 수직구조의 전송선로 트랜지션을 구성하고, 상기 최 하위 층에 PCB(Printed Circuit Board)와 연결하기 위한 LGA 접합 패드를 구비하는 다층 회로 기판과,
    상기 제 1 칩 영역 및 상기 2칩 영역에 접합되는 적어도 하나의 집적회로 칩과,
    상기 LGA 접합 패드를 통해 상기 다층 회로 기판과 LGA 접합으로 연결되는 상기 PCB를 포함하는 것을 특징으로 하는 장치.
  2. 제 1항에 있어서,
    상기 다층 회로 기판은 coaxial 형태 또는 CPW형태로 전송된 신호를 방사하는 적어도 하나의 안테나를 상기 다층 회로 기판의 적어도 하나의 층에 포함하는 것을 특징으로 하는 장치.
  3. 제 1항에 있어서,
    상기 다층 회로 기판은 coaxial 형태 또는 CPW형태로 전송된 신호를 방사하기 위한 외부 안테나와의 연결을 위해 적어도 하나의 안테나 접합 패드를 상기 최상위 층의 기판에 포함하는 것을 특징으로 하는 장치.
  4. 제 1항에 있어서,
    상기 제 1칩 영역에 접합된 적어도 하나의 집적회로 칩은 상기 다층 회로 기판과 플립 칩 본딩을 통해 접합되는 것을 특징으로 하는 장치.
  5. 제 1항에 있어서,
    상기 coaxial 형태 또는 CPW 형태는
    상기 다층 회로 기판과 상기 제 1 칩 영역에 접합된 적어도 하나의 집적회로 칩을 연결하는 적어도 하나의 신호 via 주위에 각각 적어도 2 개의 접지 via가 존재하는 형태인 것을 특징으로 하는 장치.
  6. 제 1항에 있어서,
    상기 PCB에 부착되어 열을 발산하는 히트 싱크를 더 포함하는 것을 특징으로 하는 장치.
  7. 제 1항에 있어서,
    상기 제 2칩 영역에 접합되는 적어도 하나의 집적회로 칩은 상기 다층 회로 기판과 플립 칩 본딩을 통해 접합되는 것을 특징으로 하는 장치.
  8. 제 1항에 있어서,
    상기 제 2칩 영역에 접합되는 적어도 하나의 집적회로 칩은 상기 다층 회로 기판과 와이어 본딩을 통해 접합되는 것을 특징으로 하는 장치.
  9. 제 1항에 있어서,
    상기 제 2 칩 영역을 위한 적어도 하나의 집적회로 칩은 플립 칩 본딩 을 통해 상기 PCB에 접합되는 것을 특징으로 하는 장치.
  10. 제 1항에 있어서,
    상기 제 2 칩 영역을 위한 적어도 하나의 집적회로 칩은 와이어 본딩을 통해 상기 PCB에 접합되는 것을 특징으로 하는 장치.
  11. 제 1항에 있어서,
    상기 제 1 칩 영역 및 상기 2 칩 영역에 접합되는 적어도 하나의 집적회로 칩을 위한 캐비티(cavity)는 상기 다층 회로 기판, 상기 PCB 중 적어도 하나에 생성되는 것을 특징으로 하는 장치.
  12. 제 1항에 있어서,
    상기 다층 회로 기판과 상기 PCB 사이의 신호, 접지 및 전력은 LGA 접합을 통해 연결되는 것을 특징으로 하는 장치.
  13. 랜드 그리드 어레이 접합을 이용한 단일 칩 패키지를 위한 장치에 있어서,
    적어도 하나 이상의 기판의 층(layer)을 가지고, 최 하위 기판의 층에 적어도 하나의 칩 영역을 구비하고, 상기 칩 영역에 접합된 적어도 하나의 집적회로 칩으로부터의 신호를 coaxial 형태 또는 CPW 형태로 수직구조의 전송선로 트랜지션을 구성하고, 상기 최 하위 층에 PCB와 연결하기 위한 LGA 접합 패드를 구비하는 다층 회로 기판과,
    상기 칩 영역에 접합되는 적어도 하나의 집적회로 칩과,
    상기 LGA 접합 패드를 통해 상기 다층 회로 기판과 LGA 접합으로 연결되는 상기 PCB를 포함하는 것을 특징으로 하는 장치.
  14. 제 13항에 있어서,
    상기 다층 회로 기판은 coaxial 형태 또는 CPW형태로 전송된 신호를 방사하는 적어도 하나의 안테나를 다층 회로 기판의 적어도 하나의 층에 포함하는 것을 특징으로 하는 장치.
  15. 제 13항에 있어서,
    상기 다층 회로 기판은 coaxial 형태 또는 CPW형태로 전송된 신호를 방사하기 위한 외부 안테나와의 연결을 위해 적어도 하나의 안테나 접합 패드를 상기 최상위 층의 기판에 포함하는 것을 특징으로 하는 장치.
  16. 제 13항에 있어서,
    상기 칩 영역에 접합된 적어도 하나의 집적회로 칩은 상기 다층 회로 기판과 플립 칩 본딩을 통해 접합되는 것을 특징으로 하는 장치.
  17. 제 13항에 있어서,
    상기 coaxial 형태 또는 CPW 형태는
    상기 다층 회로 기판과 상기 칩 영역에 접합된 적어도 하나의 집적회로 칩을 연결하는 적어도 하나의 신호 via 주위에 각각 적어도 2 개의 접지 via가 존재하는 형태인 것을 특징으로 하는 장치.
  18. 제 13항에 있어서,
    상기 PCB에 부착되어 열을 발산하는 히트 싱크를 더 포함하는 것을 특징으로 하는 장치.
  19. 제 13항에 있어서,
    상기 칩 영역에 접합되는 적어도 하나의 집적회로 칩을 위한 캐비티는 상기 다층 회로 기판, 상기 PCB 중 적어도 하나에 생성되는 것을 특징으로 하는 장치.
  20. 제 13항에 있어서,
    상기 다층 회로 기판과 상기 PCB 사이의 신호, 접지 및 전력은 LGA 접합을 통해 연결되는 것을 특징으로 하는 장치.

KR1020100096885A 2010-10-05 2010-10-05 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치 KR20120035394A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100096885A KR20120035394A (ko) 2010-10-05 2010-10-05 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치
PCT/KR2011/007359 WO2012047011A1 (ko) 2010-10-05 2011-10-05 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치
EP11830896.4A EP2626897B1 (en) 2010-10-05 2011-10-05 Transmission line transition having vertical structure and single chip package using land grid array joining
US13/877,378 US20130194754A1 (en) 2010-10-05 2011-10-05 Transmission line transition having vertical structure and single chip package using land grip array coupling

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100096885A KR20120035394A (ko) 2010-10-05 2010-10-05 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치

Publications (1)

Publication Number Publication Date
KR20120035394A true KR20120035394A (ko) 2012-04-16

Family

ID=45927920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100096885A KR20120035394A (ko) 2010-10-05 2010-10-05 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치

Country Status (4)

Country Link
US (1) US20130194754A1 (ko)
EP (1) EP2626897B1 (ko)
KR (1) KR20120035394A (ko)
WO (1) WO2012047011A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014099032A1 (en) * 2012-12-20 2014-06-26 Intel Corporation Package structures including discrete antennas assembled on a device

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140047567A1 (en) * 2012-08-13 2014-02-13 Nxp B.V. Method and system for secure configuration of an electronic device via an rfid ic
US9129817B2 (en) * 2013-03-13 2015-09-08 Intel Corporation Magnetic core inductor (MCI) structures for integrated voltage regulators
US9059490B2 (en) * 2013-10-08 2015-06-16 Blackberry Limited 60 GHz integrated circuit to printed circuit board transitions
JP6102770B2 (ja) * 2014-01-28 2017-03-29 株式会社村田製作所 高周波モジュール
US9468103B2 (en) 2014-10-08 2016-10-11 Raytheon Company Interconnect transition apparatus
US9660333B2 (en) 2014-12-22 2017-05-23 Raytheon Company Radiator, solderless interconnect thereof and grounding element thereof
JP2017121032A (ja) * 2015-06-30 2017-07-06 住友電気工業株式会社 高周波装置
US9842813B2 (en) 2015-09-21 2017-12-12 Altera Corporation Tranmission line bridge interconnects
US9780458B2 (en) 2015-10-13 2017-10-03 Raytheon Company Methods and apparatus for antenna having dual polarized radiating elements with enhanced heat dissipation
US9839134B2 (en) 2015-12-22 2017-12-05 Intel Corporation Flexible integrated circuit that includes an antenna
US10068817B2 (en) * 2016-03-18 2018-09-04 Macom Technology Solutions Holdings, Inc. Semiconductor package
US10205216B2 (en) * 2016-05-06 2019-02-12 GM Global Technology Operations LLC Thin film antenna to FAKRA connector
US11088467B2 (en) 2016-12-15 2021-08-10 Raytheon Company Printed wiring board with radiator and feed circuit
US10581177B2 (en) 2016-12-15 2020-03-03 Raytheon Company High frequency polymer on metal radiator
US10541461B2 (en) 2016-12-16 2020-01-21 Ratheon Company Tile for an active electronically scanned array (AESA)
DE102017200127A1 (de) * 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit eingebetteten Komponenten und einer integrierten Antenne, Vorrichtung mit Modulanordnungen und Verfahren zur Herstellung
DE102017200126A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit integrierter Antenne und eingebetteten Komponenten sowie Verfahren zur Herstellung einer Modulanordnung
EP3370487A1 (en) * 2017-03-02 2018-09-05 Nxp B.V. Packaged rf circuits and radio unit
US10361485B2 (en) 2017-08-04 2019-07-23 Raytheon Company Tripole current loop radiating element with integrated circularly polarized feed
KR102410799B1 (ko) 2017-11-28 2022-06-21 삼성전자주식회사 밀리미터 웨이브 신호를 송/수신하기 위한 통신 장치 및 그 통신 장치를 포함하는 전자 장치
US11081453B2 (en) * 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
US10804188B2 (en) 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
CN110739526B (zh) * 2019-10-29 2021-07-13 中国科学院微电子研究所 天线射频前端封装制造方法
CN110797616B (zh) * 2019-11-12 2021-11-09 扬州海科电子科技有限公司 一种基于基片集成同轴线结构的多层数模混压板
US11276654B2 (en) * 2019-12-17 2022-03-15 Nxp Usa, Inc. Bottom-side heatsinking waveguide for an integrated circuit package
US11715886B2 (en) * 2020-05-08 2023-08-01 Mobix Labs, Inc. Low-cost, IPD and laminate based antenna array module
CN111669129B (zh) * 2020-06-05 2023-06-20 中国电子科技集团公司第十三研究所 放大器芯片
JP7038255B1 (ja) * 2020-06-17 2022-03-17 株式会社フジクラ 無線モジュール
CN118016638B (zh) * 2024-04-10 2024-07-12 成都天成电科科技有限公司 一种适用于晶圆级封装的低损耗宽带过渡结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242279B1 (en) * 1999-06-14 2001-06-05 Thin Film Module, Inc. High density wire bond BGA
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
US6635958B2 (en) * 2001-12-03 2003-10-21 Dover Capital Formation Group Surface mount ceramic package
EP1563570A1 (en) * 2002-11-07 2005-08-17 Fractus, S.A. Integrated circuit package including miniature antenna
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
WO2005093828A1 (ja) * 2004-03-26 2005-10-06 Mitsubishi Denki Kabushiki Kaisha 高周波パッケージ、送受信モジュールおよび無線装置
US20090008792A1 (en) * 2004-11-19 2009-01-08 Industrial Technology Research Institute Three-dimensional chip-stack package and active component on a substrate
JP4732128B2 (ja) * 2005-11-01 2011-07-27 太陽誘電株式会社 高周波無線モジュール
KR100656300B1 (ko) * 2005-12-29 2006-12-11 (주)웨이브닉스이에스피 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
TWI290349B (en) * 2005-12-30 2007-11-21 Advanced Semiconductor Eng Thermally enhanced coreless thin substrate with an embedded chip and method for manufacturing the same
US7692295B2 (en) * 2006-03-31 2010-04-06 Intel Corporation Single package wireless communication device
US20080197469A1 (en) * 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Multi-chips package with reduced structure and method for forming the same
WO2009025057A1 (ja) * 2007-08-23 2009-02-26 Fujitsu Limited 分波器、および分波器を含むモジュール、通信機器
US8576026B2 (en) * 2007-12-28 2013-11-05 Stats Chippac, Ltd. Semiconductor device having balanced band-pass filter implemented with LC resonator
US7728774B2 (en) * 2008-07-07 2010-06-01 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages having characteristics suitable for mass production
US8410874B2 (en) * 2010-08-03 2013-04-02 Finisar Corporation Vertical quasi-CPWG transmission lines

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014099032A1 (en) * 2012-12-20 2014-06-26 Intel Corporation Package structures including discrete antennas assembled on a device
US9166284B2 (en) 2012-12-20 2015-10-20 Intel Corporation Package structures including discrete antennas assembled on a device
US9419339B2 (en) 2012-12-20 2016-08-16 Intel Corporation Package structures including discrete antennas assembled on a device

Also Published As

Publication number Publication date
EP2626897A4 (en) 2017-06-14
EP2626897B1 (en) 2021-09-15
EP2626897A1 (en) 2013-08-14
US20130194754A1 (en) 2013-08-01
WO2012047011A1 (ko) 2012-04-12

Similar Documents

Publication Publication Date Title
KR20120035394A (ko) 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치
KR101397748B1 (ko) 집적 어퍼쳐- 결합 패치 안테나를 갖는 라디오-주파수 집적회로 칩 패키지
US9379450B2 (en) Integrated circuit with electromagnetic communication
US9941226B2 (en) Integrated millimeter-wave chip package
US7675465B2 (en) Surface mountable integrated circuit packaging scheme
US8648454B2 (en) Wafer-scale package structures with integrated antennas
US7911066B2 (en) Through-chip via interconnects for stacked integrated circuit structures
TWI436468B (zh) Semiconductor device and method for manufacturing the same, millimeter-wave dielectric transmission device and manufacturing method thereof, and millimeter-wave dielectric transmission system
CN101562176B (zh) 包含扩频器件的芯片组件的装置和方法
US8039930B2 (en) Package structure for wireless communication module
TW201901864A (zh) 複合天線基板以及半導體封裝模組
US10305196B2 (en) Dielectric lens structures for EHF radiation
KR20080102270A (ko) 단일 패키지 무선 통신 장치
EP1675178A2 (en) Connection arrangement for micro lead frame plastic packages
US9786588B2 (en) Circuit substrate and package structure
GB2499792A (en) Electronic device comprising an electronic die, a substrate integrated waveguide (SIW) and a flip-chip ball grid array package
US20100164076A1 (en) Stacked semiconductor package
US10833394B2 (en) Electronic package and method for fabricating the same
KR20050002659A (ko) 혼성집적회로
JP2004128288A (ja) 半導体装置および電子装置
EP2469592A1 (en) Integrated circuit chip package device
US7352056B2 (en) Semiconductor package structure with microstrip antennan
CN210575925U (zh) 封装模组和雷达系统
US20070222084A1 (en) Device for avoiding parasitic capacitance in an integrated circuit package
US9214431B1 (en) On-chip/off-chip magnetic shielding loop

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application