JP2017121032A - 高周波装置 - Google Patents

高周波装置 Download PDF

Info

Publication number
JP2017121032A
JP2017121032A JP2016115412A JP2016115412A JP2017121032A JP 2017121032 A JP2017121032 A JP 2017121032A JP 2016115412 A JP2016115412 A JP 2016115412A JP 2016115412 A JP2016115412 A JP 2016115412A JP 2017121032 A JP2017121032 A JP 2017121032A
Authority
JP
Japan
Prior art keywords
pad
reference layer
conductor
electrically connected
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016115412A
Other languages
English (en)
Inventor
川崎　健
Takeshi Kawasaki
健 川崎
美琴 中村
Mikoto Nakamura
美琴 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JP2017121032A publication Critical patent/JP2017121032A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor

Abstract

【課題】パッドにおける高周波信号の反射を抑制すること。【解決手段】半導体素子が形成された半導体基板１２と、前記半導体基板上に設けられ、基準電位が供給される基準層３２と、前記半導体素子と電気的に接続し、前記基準層に対向して設けられ、前記基準層とともに伝送線路３３を構成する信号配線３４と、前記半導体基板上に設けられ、前記信号配線と電気的に接続されたパッド３６と、一端が前記パッドと電気的に接続し、他端が前記基準層に電気的に接続し、前記基準層に対向して設けられ、前記伝送線路で伝送される信号の波長をλとしたときλ／４未満の長さを有する導体３８と、を具備する、高周波装置。【選択図】図４

Description

本発明は高周波装置に関し、例えば伝送線路を有する高周波装置に関する。
高周波装置における高周波信号の伝送には、マイクロストリップライン等の伝送線路を用いる。伝送線路と外部回路との電気的な接続には、パッドを用いる。パッドはボンディングワイヤやバンプにより外部回路と電気的に接続される。高周波装置として、回路基板にパワーアンプ素子を搭載したパワーアンプモジュールが知られている（特許文献１）。
特開２００４−３２７６１１号公報
伝送線路は、高周波信号に対し、インピーダンスで整合されているが、パッドは、インピーダンスで整合されていない。このため、伝送線路とパッドとの間でインピーダンスの不整合が生じ、高周波信号の反射が生じる。特にマイクロ波やミリ波等の周波数の高い信号においてはパッドにおける反射が大きくなる。
本高周波装置は、パッドにおける高周波信号の反射を抑制することを目的とする。
本発明の一実施形態は、半導体素子が形成された半導体基板と、前記半導体基板上に設けられ、基準電位が供給される基準層と、前記半導体素子と電気的に接続し、前記基準層に対向して設けられ、前記基準層とともに伝送線路を構成する信号配線と、前記半導体基板上に設けられ、前記信号配線と電気的に接続されたパッドと、一端が前記パッドと電気的に接続し、他端が前記基準層に電気的に接続し、前記基準層に対向して設けられ、前記伝送線路で伝送される信号の波長をλとしたときλ／４未満の長さを有する導体と、を具備する、高周波装置である。
本高周波装置によれば、パッドにおける高周波信号の反射を抑制することができる。
図１は、比較例１に係る高周波装置の断面図である。 図２は、比較例１における半導体チップをバンプ側からみた平面図である。 図３は、比較例１における実装基板をバンプ側からみた平面図である。 図４は、実施例１に係る高周波装置の断面図である。 図５は、実施例１における半導体チップをバンプ側からみた平面図である。 図６は、実施例１における実装基板をバンプ側からみた平面図である。 図７は、実施例１におけるパッド３６付近の拡大図である。 図８は、比較例１におけるシミュレーションに用いた等価回路を示す図である。 図９は、実施例１におけるシミュレーションに用いた等価回路を示す図である。 図１０は、実施例１および比較例１における周波数に対するＳ１１を示す図である。 図１１は、実施例１および比較例１におけるＳ１１のスミスチャートである。 図１２は、実施例２における半導体チップの平面図である。 図１３は、実施例２に係る高周波装置の断面図である。 図１４は、実施例３に係る高周波装置の断面図である。 図１５は、実施例３における半導体チップのバンプ側からみた平面図である。 図１６は、実施例３におけるパッド３６付近の拡大図である。 図１７は、実施例４における半導体チップのバンプ側からみた平面図である。 図１８は、実施例５に係る高周波装置の断面図である。 図１９は、実施例５における半導体チップをバンプ側からみた平面図である。 図２０は、実施例５における実装基板をバンプ側からみた平面図である。 図２１は、実施例５に係る高周波装置の等価回路を示す図である。 図２２は、Ｌ３８を変えた実施例１および比較例１における周波数に対するＳ１１を示す図である。 図２３は、Ｌ３８を変えた実施例１および比較例１におけるＳ１１のスミスチャートである。 図２４は、実施例６における半導体チップをバンプ側からみた平面図である。 図２５は、実施例６におけるシミュレーションに用いた等価回路を示す図である。 図２６は、実施例１、実施例６および比較例１における周波数に対するＳ１１を示す図である。 図２７は、実施例１、実施例６および比較例１におけるＳ１１のスミスチャートである。 図２８は、実施例６の変形例１における半導体チップをバンプ側から見た平面図である。 図２９は、実施例７における半導体チップをバンプ側からみた平面図である。 図３０は、実施例６、実施例７および比較例１における周波数に対するＳ１１を示す図である。 図３１は、実施例６、実施例７および比較例１におけるＳ１１のスミスチャートである。 図３２Ａは、実施例７の変形例における半導体チップをバンプ側からみた平面図（その１）である。 図３２Ｂは、実施例７の変形例における半導体チップをバンプ側からみた平面図（その２）である。 図３２Ｃは、実施例７の変形例における半導体チップをバンプ側からみた平面図（その３）である。 図３２Ｄは、実施例７の変形例における半導体チップをバンプ側からみた平面図（その４）である。
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。
本願発明は、半導体素子が形成された半導体基板と、前記半導体基板上に設けられ、基準電位が供給される基準層と、前記半導体素子と電気的に接続し、前記基準層に対向して設けられ、前記基準層とともに伝送線路を構成する信号配線と、前記半導体基板上に設けられ、前記信号配線と電気的に接続されたパッドと、一端が前記パッドと電気的に接続し、他端が前記基準層に電気的に接続し、前記基準層に対向して設けられ、前記伝送線路で伝送される信号の波長をλとしたときλ／４未満の長さを有する導体と、を具備する、高周波装置である。
導体は高周波信号に対しインダクタとしてみえる。これにより、パッドと伝送線路との間のインピーダンス不整合を抑制できる。よって、パッドによる高周波信号の反射を抑制できる。
一端が前記導体の他端に電気的に接続され、他端が前記基準層に電気的に接続されたキャパシタを具備することが好ましい。これにより、高周波信号より周波数の高い不要波を除去することができる。
前記導体の他端と前記基準層とは、前記キャパシタと並列に直流的に接続されていることが好ましい。これにより、広帯域にわたりインピーダンス整合させることができる。
前記パッドと電気的に分離した別のパッドと、一端が前記別のパッドと電気的に接続し、他端が前記基準層に電気的に接続し、前記基準層に対向して設けられ、前記伝送線路で伝送される信号の波長をλとしたときλ／４未満の長さを有する別の導体と、を具備することが好ましい。これにより、高周波信号の反射を抑制できる。
前記信号配線と前記パッドとの間に前記信号配線より幅の大きい幅広配線が接続されていることが好ましい。これにより、高周波信号の反射をより抑制できる。
前記パッドは、前記基準層に設けられた開口内に前記基準層から離間して設けられ、前記伝送線路側の前記開口の端部と前記パッドの端部との距離は、前記導体側の前記開口の端部と前記パッドの端部との距離より小さいことが好ましい。これにより、高周波信号の反射をより抑制できる。
［比較例１］
まず、比較例１について説明する。図１は、比較例１に係る高周波装置の断面図である。図１に示すように、実装基板２０に半導体チップ１０がバンプ３０を用い搭載されている。半導体チップ１０においては、半導体基板１２上（図１では下、以下同様）に絶縁層１４が形成されている。絶縁層１４内に配線層１６が形成されている。絶縁層１４上に金属層１８が形成されている。絶縁層１４の少なくとも一部を貫通するビアホール１５が形成されている。ビアホール１５には金属が埋め込まれている。ビアホール１５は配線層１６間を電気的に接続する、または配線層１６と金属層１８とを電気的に接続する。配線層１６は信号配線３４を含む。信号配線３４は、半導体基板１２に形成された半導体素子に電気的に接続される。金属層１８は基準層３２およびパッド３６を含む。基準層３２には、グランド電位等の基準電位（例えば直流電位）が供給される。基準層３２と信号配線３４とは対向して設けられ、伝送線路３３を形成する。伝送線路３３はマイクロストリップラインである。
絶縁性の基板２２上に金属層２８が形成されている。基板２２の下面に基準層２６が形成されている。金属層２８は、基準層４２、パッド４６および信号配線４４を含む。基板２２を貫通するビアホール２５が設けられている。ビアホール２５には金属が埋め込まれている。ビアホール２５は基準層４２と基準層２６とを電気的に接続する。金属層２８上に保護膜としてレジスト２４が形成されている。信号配線４４と基準層２６とは伝送線路４３を形成する。
図２は、比較例１における半導体チップをバンプ側からみた平面図である。絶縁層１４内の信号配線３４を破線で示す。半導体チップ１０の上面（図２では下面、以下同様）に基準層３２が形成されている。基準層３２に開口３５が形成されている。開口３５内にパッド３６が形成されている。基準層３２に対向するように信号配線３４が形成されている。
図３は、比較例１における実装基板をバンプ側からみた平面図である。ビアホール２５および半導体チップ１０を破線で示す。図３に示すように、半導体チップ１０の基準層３２に対向するように基準層４２が形成されている。基準層４２には切り込み４５が形成されている。パッド４６は切り込み４５内に形成されている。パッド４６に信号配線４４が電気的に接続されている。パッド４６上におよび基準層４２上にバンプ３０が接続される。基準層４２にビアホール２５が接続されている。
図１から図３に示すように、例えば、信号配線３４と基準層３２から形成される伝送線路３３の特性インピーダンスが５０Ωとなるように信号配線３４の幅が設定されている。伝送線路３３を伝送する信号の周波数が高い場合、信号配線３４の幅は小さくなる。例えば、ミリ波では、この幅は１０μｍ程度である。一方、パッド３６の幅は基板２２と接続するため１００μｍ程度である。このため、高周波信号には、パッド３６はパッド３６と基準層３２との間およびバンプ３０と基準層３２との間のキャパシタＣｐａｄとしてみえる。このため、伝送線路３３とパッド３６と間でインピーダンス不整合が生じ、高周波信号が反射されてしまう。
図４は、実施例１に係る高周波装置の断面図である。図５は、実施例１における半導体チップをバンプ側からみた平面図である。図６は、実施例１における実装基板をバンプ側からみた平面図である。図４から図６に示すように、配線層１６は導体３８を含む。導体３８の一端はビアホール１５を介しパッド３６に電気的に接続されている。導体３８の他端はビアホール１５ｈを介し基準層３２に電気的に接続されている。膜厚Ｈ１２、Ｈ１４、Ｈ１８、Ｈ２２、Ｈ２４およびＨ２８は、それぞれ半導体基板１２、絶縁層１４、金属層１８、基板２２、レジスト２４および金属層２８の膜厚である。幅Ｗ２５、Ｗ３０、Ｗ３４、Ｗ３５、Ｗ３６、Ｗ３８、Ｗ４４、Ｗ４５およびＷ４６は、それぞれビアホール２５、バンプ３０、信号配線３４、開口３５、パッド３６、導体３８、信号配線４４、切り込み４５およびパッド４６の幅である。Ｗ３１およびＬ３８は、それぞれバンプ３０のピッチおよび導体３８の長さである。その他の構成は比較例１の図１から図３と同じであり説明を省略する。
図７は、実施例１におけるパッド３６付近の拡大図である。図７に示すように、絶縁層１４は複数の絶縁層１４ａから１４ｄが積層されている。絶縁層１４ｂから１４ｄ上に配線層１６ａから１６ｃが形成されている。絶縁層１４ｄ上（図７では下）に金属層１８が形成されている。絶縁層１４ｂから１４ｄを貫通するビアホール１５ｂから１５ｄが形成されている。配線層１６ａは信号配線３４および導体３８を含む。信号配線３４は、ビアホール１５ｂから１５ｄ、配線層１６ｂおよび１６ｃから構成されるビアホール１５ｆを介しパッド３６に電気的に接続される。導体３８の一端は、ビアホール１５ｂから１５ｄ、配線層１６ｂおよび１６ｃから構成されるビアホール１５ｇを介しパッド３６に電気的に接続される。導体３８の他端は、ビアホール１５ｂから１５ｄ、配線層１６ｂおよび１６ｃから構成されるビアホール１５ｈを介し基準層３２に電気的に接続される。
実施例１によれば、 導体３８は基準層３２に対向して設けられている。導体３８の一端がビアホール１５ｇを介してパッド３６と電気的に接続され、他端がビアホール１５ｈを介して基準層３２に電気的に接続されている。これにより、導体３８、ビアホール１５ｇおよび１５ｈを含むパッド３６から基準層３２までのラインが、ショートスタブとして機能する。ただし、ビアホール１５ｇおよび１５ｈは導体３８に比べ非常に短いため、導体３８の長さが実質的にショートスタブの長さとなる。導体３８は、伝送線路３３を伝送する高周波信号の波長をλとしたとき、λ／４未満の長さとする。これにより、導体３８は高周波信号にインダクタとしてみえる。パッド３６の基準層３２に対するキャパシタンスをＣｐａｄとし、導体３８によるインダクタンスをＬｓｔｕｂとする。このとき、ＣｐａｄとＬｓｔｕｂによる基準層３２に対するキャパシタンスＣｔｏｔａｌは次式となる。
Ｃｔｏｔａｌ＝Ｃｐａｄ−１／（ω２Ｌｓｔｕｂ）
主に導体３８の長さを調整することにより、Ｃｔｏｔａｌを調整することができる。これにより、パッド３６と伝送線路３３との間のインピーダンス不整合を抑制できる。よって、パッド３６およびバンプ３０による高周波信号の反射を抑制できる。
ショートスタブは、例えば金属層１８または２８で形成することも考えられる。しかしながら、パッド３６と基準層３２との距離およびパッド４６と基準層４２との距離は大きく変更することができない。このため、ショートスタブの電気長を任意に設定することができない。実施例１では、ショートスタブを基準層３２と対向する導体３８を含んで形成する。このため、導体３８の長さを調整することで、ショートスタブの電気長を任意に設定できる。よって、高周波信号の周波数に応じ、ショートスタブの電気長を設計できる。また、実施例１のように、ショートスタブを半導体基板１２に形成された配線層１６を用い形成する。これにより、ショートスタブをサイズの精度よく形成できる。よって、ショートスタブを基板２２に形成した場合に比べ、高周波特性のばらつきの影響を抑制できる。
また、導体３８は、信号配線３４に対しパッド３６の反対側に設けることが好ましい。例えば、パッド３６から信号配線３４が延伸する方向と、パッド３６から導体３８が延伸する方向とのなす角度は９０°以上であることが好ましい。
以下、高周波信号を４０ＧＨｚから６０ＧＨｚとしたときの実施例１における各部材の材料および寸法の一例について以下に示す。以下の各部材の材料および寸法は一例であり、適宜設定できることは言うまでもない。
半導体基板１２：ＧａＡｓ基板、膜厚Ｈ１２＝２５０μｍ
絶縁層１４：ポリイミド、比誘電率３．５、膜厚Ｈ１４＝８μｍ
金属層１８：金、膜厚Ｈ１８＝２μｍ
バンプ３０：はんだ：膜厚Ｈ３０＝１００μｍ、幅Ｗ３０＝１５０μｍ、ピッチＷ３１＝４００μｍ
信号配線３４：特性インピーダンス５０Ω、幅Ｗ３４＝１０μｍ
開口３５：幅Ｗ３５＝２５０μｍ
パッド３６：幅Ｗ３６＝１５０μｍ
導体３８：特性インピーダンス５０Ω、幅Ｗ３８＝１０μｍ、長さＬ３８＝２５０μｍ
基板２２：テフロン（登録商標）、膜厚Ｈ２２＝１０１μｍ
レジスト２４：膜厚Ｈ２４＝３０μｍ
ビアホール２５：銅、幅Ｗ２５＝１００μｍ
金属層２８：銅、膜厚Ｈ２４＝３０μｍ
信号配線４４：特性インピーダンス５０Ω、幅Ｗ４４=１９０μｍ
切り込み４５：幅Ｗ４５＝１００μｍ
パッド４６：幅Ｗ４６＝２５０μｍ
次に、比較例１と実施例１について信号配線４４からみた反射特性Ｓ１１についてシミュレーションした。シミュレーションには、例示した材料および寸法を用いた。図８は、比較例１におけるシミュレーションに用いた等価回路を示す図である。図９は、実施例１におけるシミュレーションに用いた等価回路を示す図である。図８および図９に示すように、バンプ３０はインダクタ１、インダクタ２およびキャパシタＣ１により等価的に表した。インダクタ１およびインダクタ２はパッド３６と４６との間に直列に接続されている。キャパシタＣ１は、インダクタ１とインダクタ２との間のノードと基準電位との間に接続されている。インダクタ１およびインダクタ２のインダクタンスを各々５ｐＨ、キャパシタＣ１のキャパシタンスを１５ｐＦとした。
パッド３６および４６は、それぞれ伝送線路３および伝送線路４を用い等価的に表した。伝送線路３および伝送線路４の長さ等は、例示したパッド３６および４６を等価的に表すように設定した。伝送線路３３は抵抗Ｒ１で終端されているとした。抵抗Ｒ１の抵抗値は５０Ωとした。導体３８は、伝送線路５を用い等価的に表した。実装基板２０に形成された伝送線路４３を端子Ｔ１とし、端子Ｔ１からバンプ３０をみたＳ１１をシミュレーションした。
図１０は、実施例１および比較例１における周波数に対するＳ１１を示す図である。実線は実施例１を示し、破線は比較例１を示す。図１０に示すように、比較例１では、周波数が４０ＧＨｚ以上においてＳ１１が大きくなる。実施例１では、周波数が４０ＧＨｚから６０ＧＨｚにおいて、Ｓ１１を比較例１より小さくできている。
図１１は、実施例１および比較例１におけるＳ１１のスミスチャートである。シミュレーションした周波数は０．２ＧＨｚから１００ＧＨｚである。図１１に示すように、高い周波数範囲において、実施例１は比較例１よりＳ１１が小さくなっている。図１０および図１１のように、実施例１は比較例１に比べ高周波数信号の反射を抑制することができる。反射特性を改善する周波数は導体３８の長さ等により適宜設定できる。
パッド３６およびバンプ３０による高周波信号の反射を抑制するため、導体３８の長さはλ／１２以上かつ３λ／１２以下が好ましい。例えば導体３８の長さはλ／６が好ましい。
実施例２は、実施例１をＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に用いた例である。信号配線３４ａ、３４ｂ、導体３８ａおよび３８ｂは破線で示す。半導体素子５０を簡略化して破線で示す。図１２は、実施例２における半導体チップの平面図である。図１３は、実施例２に係る高周波装置の断面図である。
図１２および図１３に示すように、半導体基板１２内に半導体素子５０が形成されている。半導体素子５０には、信号配線３４ａおよび３４ｂが接続されている。半導体素子５０は、例えば、チャネル層としてＩｎＧａＡｓ層、電子供給層としてＡｌＧａＡｓを用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を用いたアンプである。半導体素子５０としては、例えばＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタでもよい。また、アンプ以外の電子回路でもよい。半導体基板１２は、半導体基板に半導体層が形成されているもののほか、絶縁基板（例えばサファイア基板）上に半導体層（例えばＧａＮ層）が形成されていてもよい。
絶縁層１４の上面（図では下面）に基準層３２が形成されている。基準層３２には開口３５ａおよび３５ｂが形成されている。開口３５ａおよび３５ｂ内にそれぞれパッド３６ａおよび３６ｂが形成されている。パッド３６ａには、信号配線３４ａおよび導体３８ａが接続されている。導体３８ａの他端はビアホール１５ｈを介し基準層３２に接続されている。パッド３６ｂには、信号配線３４ｂおよび導体３８ｂが接続されている。導体３８ｂの他端はビアホール１５ｈを介し基準層３２に接続されている。導体３８ａおよび３８ｂは電気長がλ／４未満のショートスタブである。パッド３６ａは、半導体素子５０に高周波信号を入力する入力端子である。パッド３６ｂは半導体素子５０からの高周波信号を出力する出力端子である。
パッド３６ａはバンプ３０ａを介し、実装基板２０のパッド４６ａに接合されている。パッド３６ｂはバンプ３０ｂを介しパッド４６ｂに接合されている。半導体チップ１０の下面のバンプ３０はＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）を構成する。その他の構成は実施例１と同じであり説明を省略する。
実施例２のように、導体３８ａおよび３８ｂを接続するパッド３６ａおよび３６ｂを、入力端子または出力端子の少なくとも一方とすることができる。これにより、半導体素子に入力または出力される高周波信号のパッド３６ａまたは３６ｂでの反射を抑制できる。
パッド３６ａおよび３６ｂ上にバンプ３０ａおよび３０ｂが設けられていると、バンプ３０ａおよび３０ｂと基準層３２とのキャパシタンスが大きくなる。このため、高周波信号の反射が大きくなる。そこで、ショートスタブをパッド３６ａおよび３６ｂに接続することにより、高周波信号の反射を抑制することができる。パッド３６ａおよび３６ｂはボンディングワイヤ用のパッドでもよい。
実施例３は導体３８の他端がキャパシタを介し基準層に接続する例である。図１４は、実施例３に係る高周波装置の断面図である。図１５は、実施例３における半導体チップのバンプ側からみた平面図である。実装基板２０をバンプ側から見た平面図は実施例１の図６と同じである。図１４および図１５に示すように、実施例３に係る高周波装置においては、導体３８の他端と基準層３２との間にキャパシタ６０が接続されている。
図１６は、実施例３におけるパッド３６付近の拡大図である。図１６に示すように、キャパシタ６０は電極６２、６６および誘電体膜６４を備える。誘電体膜６４は電極６２および６６に挟まれている。導体３８と電極６２とはビアホール１５ｂにより電気的に接続されている。基準層３２と電極６６とはビアホール１５ｄにより電気的に接続されている。
実施例３によれば、キャパシタ６０の一端が導体３８の他端に電気的に接続され、キャパシタ６０の他端が基準層３２に電気的に接続されている。キャパシタ６０により、導体３８と基準層３２とは直流的にはオープンとなる。キャパシタ６０のキャパシタンスを伝送線路３３が伝送する高周波信号において導体３８と基準層３２とがショートとなるように設定する。これにより、導体３８は高周波的にショートスタブとして機能する。さらに、キャパシタ６０により、伝送線路３３が伝送する高周波信号より周波数の高い不要波を除去することができる。
高周波信号を４０ＧＨｚから６０ＧＨｚとしたときの実施例３におけるキャパシタ６０の各部材の材料および寸法の一例について説明する。
電極６２：金、膜厚Ｈ６２＝０．１μｍ
誘電体膜６４：窒化シリコン（ＳｉＮ）、比誘電率７．９、膜厚Ｈ６４＝０．２μｍ
電極６６：金、膜厚Ｈ６６＝０．１μｍ
キャパシタ６０：幅Ｗ６０＝５０μｍ
実施例４は導体３８の他端がキャパシタと並列にビアホールを介し基準層に接続する例である。図１７に示すように、実施例４に係る高周波装置においては、導体３８の他端と基準層３２との間にキャパシタ６０に並列にビアホール１５ｊが接続されている。その他の構成は実施例３と同じであり説明を省略する。
実施例４によれば、導体３８の他端と基準層３２とがビアホール１５ｊを介し、キャパシタ６０と並列に直流的に接続されている。このように、導体３８の他端はビアホール１５ｊを介し直流的に接地され、キャパシタ６０が高周波的に接地される。これにより、広帯域にわたりインピーダンス整合させることができる。
実施例５はバンプをショートスタブの一部として用いる例である、図１８は、実施例５に係る高周波装置の断面図である。図１９は、実施例５における半導体チップをバンプ側からみた平面図である。図２０は、実施例５における実装基板をバンプ側からみた平面図である。
図１８から図２０に示すように、半導体チップ１０において、導体３８が接続されたパッド３６の外側にパッド３６ｃが設けられている。パッド３６ｃは半導体チップ１０内においてパッド３６と電気的に分離されている。導体３８ｃは配線層１６により形成され基準層３２に対向して設けられている。導体３８ｃの一端はビアホールを介しパッド３６ｃに電気的に接続されている。導体３８ｃの他端はビアホール１５ｈを介し基準層３２に電気的に接続されている。
実装基板２０において、パッド４６の外側にパッド４６ｃが設けられている。パッド４６と４６ｃは信号配線４４ｃにより接続されている。信号配線４４ｃは基準層２６とともに伝送線路４３ｃを形成する。パッド４６ｃは信号配線４４に接続されている。パッド３６ｃと４６ｃとはバンプ３０ｃにより接合されている。
図２１は、実施例５に係る高周波装置の等価回路を示す図である。図２１に示すように、パッド４６に伝送線路４３ｃを介しパッド４６ｃが接続されている。パッド４６ｃに端子Ｔ１が接続されている。パッド４６ｃは、バンプ３０ｃ、パッド３６ｃおよび導体３８ｃを介し接地される。バンプ３０ｃ、パッド３６ｃおよび導体３８ｃがショートスタブとして機能する。導体３８ｃと導体３８との幅が同じとき、導体３８ｃを導体３８より短くする。例えば導体３８の長さが２５０μｍのとき、導体３８ｃの長さを２００μｍとする。これにより、バンプ３０ｃ、パッド３６ｃ及び導体３８ｃをλ／４未満とすることができる。
実施例５によれば、導体３８ｃ（別の導体）の一端がパッド３６ｃ（別のパッド）に電気的に接続され、他端が基準層３２に電気的に接続されている。導体３８の長さは伝送線路３３で伝送される信号の波長をλとしたときλ／４未満である。これにより、パッド４６ｃに起因したキャパシタンスをショートスタブのインダクタンス成分により相殺させることができる。このように、実装基板２０側の高周波信号の反射を抑制できる。
半導体チップ１０がＢＧＡを用い実装基板２０に実装される場合を考える。この場合、半導体チップ１０の入力端子または出力端子として最外周以外のパッドを用いると、実装基板２０のパッド４６は最外周のパッド４６ｃを介し信号配線４４に接続される。パッド４６ｃおよびバンプ３０ｃと基準層４２との間にキャパシタが形成され、伝送線路４３の高周波信号が反射される。そこで、実施例５のように導体３８ｃを設ける。これにより、高周波信号の反射を抑制できる。
実施例３から実施例５を、実施例２のようなＭＭＩＣに適用することもできる。実施例５を実施例３および４に適用することもできる。
図１０のように、実施例１では、周波数が４０ＧＨｚから６０ＧＨｚの反射特性は比較例１に比べ改善している。しかし、周波数が８０ＧＨｚ以上の反射特性は比較例１と同程度である。そこで、実施例１における導体３８の長さＬ３８を５０μｍから５００μｍまで変えて、反射特性をシミュレーションした。導体３８の長さＬ３８を変えた以外の条件は実施例１のシミュレーションと同じである。
図２２は、Ｌ３８を変えた実施例１および比較例１における周波数に対するＳ１１を示す図である。図２３は、Ｌ３８を変えた実施例１および比較例１におけるＳ１１のスミスチャートである。シミュレーションした周波数は５０ＧＨｚから１００ＧＨｚである。図２２および図２３に示すように、８０ＧＨｚ付近では、導体３８の長さＬ３８を変えても反射特性はほとんど変わらない。８５ＧＨｚのＳ１１は、以下である。
比較例１ Ｓ１１＝−７．４ｄＢ
Ｌ３８＝５０μｍ Ｓ１１＝−６．９ｄＢ
Ｌ３８＝１００μｍ Ｓ１１＝−７．３ｄＢ
Ｌ３８＝２５０μｍ Ｓ１１＝−７．９ｄＢ
Ｌ３８＝４００μｍ Ｓ１１＝−７．９ｄＢ
Ｌ３８＝５００μｍ Ｓ１１＝−７．０ｄＢ
導体３８の長さＬ３８を２５０μｍおよび４００μｍとしてもＳ１１は比較例１から０．５ｄＢの改善にとどまる。
一方、９０ＧＨｚから１００ＧＨｚ付近では、長さＬ３８＝２５０μｍ以外では、比較例１に比べ反射特性が劣化している。特に、長さＬ３８＝５００μｍでは、反射特性が大きく劣化する。
図２４は、実施例６における半導体チップをバンプ側からみた平面図である。図２４に示すように、パッド３６から信号配線３４が引き出される引き出し部において、幅広配線３４ｃが設けられている。幅広配線３４ｃの長さＬ３４ｃおよび幅Ｗ３４ｃである。幅広配線３４ｃの幅Ｗ３４ｃと信号配線の幅Ｗ３４との間では、幅がテーパ状に小さくなる。
図２５は、実施例６におけるシミュレーションに用いた等価回路を示す図である。図２５に示すように、幅広配線３４ｃを等価的にキャパシタとして機能する伝送線路４ｃとする。パッド３６と伝送線路３３との間にグランドに繋がるシャントキャパシタとして機能する伝送線路４ｃが接続されている。その他の構成およびは実施例１と同じであり、説明を省略する。
シミュレーションに用いた条件は以下である。
幅広配線３４ｃ：幅Ｗ３４ｃ＝１００μｍ、長さＬ３４ｃ＝３０μｍ
導体３８：特性インピーダンス５０Ω、幅Ｗ３８＝１０μｍ、長さＬ３８＝６０μｍ
その他のシミュレーション条件は実施例１と同じであり説明を省略する。
図２６は、実施例１、実施例６および比較例１における周波数に対するＳ１１を示す図である。図２７は、実施例１、実施例６および比較例１におけるＳ１１のスミスチャートである。シミュレーションした周波数は５０ＧＨｚから１００ＧＨｚである。図２６および図２７に示すように、実施例６は５０ＧＨｚから１００ＧＨｚにおいて比較例１よりＳ１１が小さい。８０ＧＨｚ以上において比較例１および実施例１よりＳ１１が小さい。
８５ＧＨｚのＳ１１は、以下である。
比較例１ Ｓ１１＝−７．３６ｄＢ
実施例１ Ｓ１１＝−７．９２ｄＢ
実施例６ Ｓ１１＝−１１．５９ｄＢ
このように、実施例６により、Ｓ１１を４ｄＢ改善できた。
導体３８はショートスタブとして機能し、パッド３６と基準層３２との間のキャパシタンスを低減する。一方、幅広配線３４ｃは、集中定数回路としては基準層３２との間のシャントのキャパシタンスにみえる。実施例６では、ショートスタブで低減させた容量成分を幅広配線３４ｃで増加させることになる。よって、幅広配線３４ｃを設けても反射特性は改善しないように考えられる。
幅広配線３４ｃにより、反射特性が改善する理由は、例えば以下のように考えている。上記考察は、幅広配線３４ｃを集中定数回路としてみている。しかし、８０ＧＨｚから１００ＧＨｚのように高い周波数では、集中定数回路としてではなく分布定数回路として機能する。そこで、パッド３６を、導体３８側と幅広配線３４ｃ側に分けて考える。パッド３６の導体３８側は、高周波信号に対しオープンスタブにみえ、かつ周囲の基準層３２との間のキャパシタとして機能する。導体３８を含むショートスタブは、シャントのインダクタとして機能し、パッド３６の導体３８側のキャパシタンスを打ち消す。一方、パッド３６の伝送線路３３側は、伝送線路３３とパッド３６とのインピーダンス整合のためのキャパシタとして機能している。しかし、実施例１では、パッド３６の伝送線路３３側のキャパシタンスが十分でない。そこで、幅広配線３４ｃを設ける。これにより、パッド３６の幅広配線３４ｃ側のキャパシタンスに幅広配線３４ｃのキャパシタンスが付加される。よって、伝送線路３３とパッド３６とのインピーダンス整合が改善し、反射特性が改善する。
以上のように、実施例６によれば、信号配線３４とパッド３６との間に信号配線３４より幅の大きい幅広配線３４ｃが接続されている。これにより、反射特性を改善できる。幅広配線３４ｃの幅Ｗ３４ｃおよび長さＬ３４ｃは適宜設定できる。幅広配線３４ｃの幅Ｗ３４ｃは場所により異なっていてもよい。パッド３６から信号配線３４が延伸する方向と、パッド３６から導体３８が延伸する方向とのなす角度は任意に設定できる。実施例１と同様に９０°以上であることが好ましい。
図２８は、実施例６の変形例１における半導体チップをバンプ側から見た平面図である。図２８に示すように、幅広配線３４ｃと信号配線３４との間で幅が変化している。その他の構成は実施例６と同じであり説明を省略する。
実施例２から５に実施例６およびその変形例の幅広配線３４ｃを設けてもよい。実施例１から６において、高周波装置は半導体チップ１０と実装基板２０を含むとしたが、高周波装置は半導体チップ１０を含めばよい。高周波信号として４０ＧＨｚから６０ＧＨｚおよび５０ＧＨｚから１００Ｈｚのミリ波を例に説明したが、高周波信号はその他の周波数でもよい。周波数が高い信号においては、パッド３６による反射がより大きくなる。よって、ミリ波を用いた高周波装置に導体３８を設けることが好ましい。
図２９は、実施例７における半導体チップをバンプ側からみた平面図である。図２９に示すように、パッド３６から導体３８が引き出される箇所における開口３５の端部とパッド３６の端部との距離Ｗ３５ａとする。パッド３６から伝送線路３３が引き出される箇所における開口３５の端部とパッド３６の端部の距離Ｗ３５ｂとする。距離Ｗ３５ｂはＷ３５ａより小さい。開口３５の端部とパッド３６の端部との距離は伝送線路３３の引き出し箇所近傍でのみ小さく、他の箇所ではほぼ一定である。その他の構成は実施例１と同じであり説明を省略する。
実施例７において、Ｓ１１をシミュレーションした。シミュレーションに用いた条件は以下である。
距離Ｗ３５ａ：５０μｍ
距離Ｗ３５ｂ：１０μｍ
その他のシミュレーション条件は実施例１と同じであり説明を省略する。
図３０は、実施例６、実施例７および比較例１における周波数に対するＳ１１を示す図である。図３１は、実施例６、実施例７および比較例１におけるＳ１１のスミスチャートである。シミュレーションした周波数は５０ＧＨｚから１１０ＧＨｚである。図３０および図３１に示すように、実施例７では、５０ＧＨｚから１１０ＧＨｚにおいてＳ１１は実施例６と同程度である。
実施例７では、距離Ｗ３５ｂを小さくすることで、パッド３６の信号配線３４側の対地キャパシタンスが大きくなる。これにより、実施例６において幅広配線３４ｃを設けることと同様にパッド３６の伝送線路３３側にキャパシタンス成分を付加することができる。これにより、実施例６と同様に、伝送線路３３とパッド３６とのインピーダンス整合が改善し、反射特性が改善する。
以上のように、実施例７によれば、パッド３６は、基準層３２に設けられた開口３５内に基準層３２から離間して設けられている。伝送線路３３側の開口３５の端部とパッド３６の端部との距離Ｗ３５ｂは、導体３８側の開口３５の端部とパッド３６の端部との距離Ｗ３５ａより小さい。これにより、反射特性を改善できる。距離Ｗ３５ａおよびＷ３５ｂは適宜設定できる。
図３２Ａから図３２Ｄは、実施例７の変形例における半導体チップをバンプ側からみた平面図である。図３２Ａに示すように、図２９に比べ距離Ｗ３５ｂが一定の範囲が広い。その他の構成は実施例７と同じであり説明を省略する。このように、距離Ｗ３５ａおよびＷ３５ｂを一定とする範囲は任意に設定できる。
図３２Ｂに示すように、開口３５およびパッド３６は五角形である。図３２Ｃに示すように、開口３５およびパッド３６は三角形である。このように、開口３５およびパッド３６の形状は任意に設定できる。
図３２Ｄに示すように、距離Ｗ３５ｂがＷ３５ａより小さく、かつ幅広配線３４ｃが設けられている。その他の構成は実施例７と同じで有り説明を省略する。このように、パッド３６の伝送線路３３側に実施例６の幅広配線３４ｃを設けてもよい。距離Ｗ３５ｂをＷ３５ａより小さくすることで、幅広配線の長さＬ３４ｃを実施例６より小さくできる。
実施例２から５において実施例７およびその変形例のように距離Ｗ３５ｂをＷ３５ａより小さくしてもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０ 半導体チップ
１２ 半導体基板
１４、１４ａ−１４ｄ 絶縁層
１５、１５ｂ−１５ｊ ビアホール
１６、１６ａ−１６ｄ 配線層
１８ 金属層
２０ 実装基板
２２ 基板
２４ レジスト
２５ ビアホール
２６ 基準層
２８ 金属層
３０、３０ａ−３０ｃ バンプ
３２ 基準層
３３ 伝送線路
３４、３４ａ、３４ｂ 信号配線
３４ｃ 幅広配線
３５、３５ａ−３５ｃ 開口
３６，３６ａ−３６ｃ パッド
３８、３８ａ−３８ｃ 導体
４２ 基準層
４３、４３ｃ 伝送線路
４４、４４ｃ 信号配線
４５ 切り込み
４６、４６ｃ パッド
５０ 半導体素子
６０ キャパシタ
６２、６６ 電極
６４ 誘電体膜

Claims (6)

  1. 半導体素子が形成された半導体基板と、
    前記半導体基板上に設けられ、基準電位が供給される基準層と、
    前記半導体素子と電気的に接続し、前記基準層に対向して設けられ、前記基準層とともに伝送線路を構成する信号配線と、
    前記半導体基板上に設けられ、前記信号配線と電気的に接続されたパッドと、
    一端が前記パッドと電気的に接続し、他端が前記基準層に電気的に接続し、前記基準層に対向して設けられ、前記伝送線路で伝送される信号の波長をλとしたときλ／４未満の長さを有する導体と、
    を具備する、高周波装置。
  2. 一端が前記導体の他端に電気的に接続され、他端が前記基準層に電気的に接続されたキャパシタを具備する、請求項１に記載の高周波装置。
  3. 前記導体の他端と前記基準層とは、前記キャパシタと並列に直流的に接続されている、請求項２に記載の高周波装置。
  4. 前記パッドと電気的に分離した別のパッドと、
    一端が前記別のパッドと電気的に接続し、他端が前記基準層に電気的に接続し、前記基準層に対向して設けられ、前記伝送線路で伝送される信号の波長をλとしたときλ／４未満の長さを有する別の導体と、
    を具備する、請求項１から３のいずれか一項に記載の高周波装置。
  5. 前記信号配線と前記パッドとの間に前記信号配線より幅の大きい幅広配線が接続されている請求項１から４のいずれか一項に記載の高周波装置。
  6. 前記パッドは、前記基準層に設けられた開口内に前記基準層から離間して設けられ、
    前記伝送線路側の前記開口の端部と前記パッドの端部との距離は、前記導体側の前記開口の端部と前記パッドの端部との距離より小さい請求項１から５のいずれか一項に記載の高周波装置。
JP2016115412A 2015-06-30 2016-06-09 高周波装置 Pending JP2017121032A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015132106 2015-06-30
JP2015132106 2015-06-30
JP2015254854 2015-12-25
JP2015254854 2015-12-25

Publications (1)

Publication Number Publication Date
JP2017121032A true JP2017121032A (ja) 2017-07-06

Family

ID=57683249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016115412A Pending JP2017121032A (ja) 2015-06-30 2016-06-09 高周波装置

Country Status (3)

Country Link
US (1) US9711466B2 (ja)
JP (1) JP2017121032A (ja)
CN (1) CN106328597A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6465451B1 (ja) * 2018-03-30 2019-02-06 三菱電機株式会社 電子回路
JP2020099026A (ja) * 2018-12-19 2020-06-25 株式会社デンソー インピーダンス補償回路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6611986B2 (ja) * 2017-04-07 2019-11-27 三菱電機株式会社 基板間接続構造
KR102536264B1 (ko) * 2018-01-26 2023-05-25 삼성전자주식회사 안테나 성능 저하를 방지하기 위한 기판 및 이를 포함하는 전자 장치
CN111801842B (zh) * 2018-03-07 2022-03-22 住友电工光电子器件创新株式会社 半导体装置
CN108447852A (zh) * 2018-04-19 2018-08-24 加特兰微电子科技(上海)有限公司 一种毫米波芯片封装结构及印刷电路板
US11410929B2 (en) * 2019-09-17 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
CN111029338A (zh) * 2019-11-22 2020-04-17 中国电子科技集团公司第十三研究所 电路基板及堆叠电路结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677224A (ja) * 1992-02-17 1994-03-18 Iwatsu Electric Co Ltd 半導体装置
JPH06318804A (ja) * 1993-05-10 1994-11-15 Mitsubishi Electric Corp 無反射終端器
JP2002324826A (ja) * 2001-04-25 2002-11-08 Kyocera Corp 高周波用プロービングパッド
JP2003023101A (ja) * 2001-07-05 2003-01-24 Mitsubishi Electric Corp 半導体装置
JP2003110308A (ja) * 2001-10-02 2003-04-11 Mitsubishi Electric Corp 無反射終端器
JP2004112426A (ja) * 2002-09-19 2004-04-08 Matsushita Electric Ind Co Ltd 高周波回路
JP2006191027A (ja) * 2005-01-05 2006-07-20 Internatl Business Mach Corp <Ibm> オンチップ回路パッド構造
JP2013098888A (ja) * 2011-11-04 2013-05-20 Sony Corp 電子回路、電子回路の製造方法、及び、実装部材
JP2015050678A (ja) * 2013-09-03 2015-03-16 日本電信電話株式会社 高周波伝送線路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4605930B2 (ja) * 2001-03-29 2011-01-05 京セラ株式会社 高周波半導体素子収納用パッケージ
US8076782B2 (en) * 2002-04-01 2011-12-13 Ibiden Co., Ltd. Substrate for mounting IC chip
JP2004327611A (ja) 2003-04-23 2004-11-18 Toshiba Corp パワーアンプモジュール及びその製造方法
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
US7851246B2 (en) * 2007-12-27 2010-12-14 Stats Chippac, Ltd. Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device
US8278749B2 (en) * 2009-01-30 2012-10-02 Infineon Technologies Ag Integrated antennas in wafer level package
US8125072B2 (en) * 2009-08-13 2012-02-28 Infineon Technologies Ag Device including a ring-shaped metal structure and method
WO2011058702A1 (ja) * 2009-11-10 2011-05-19 日本電気株式会社 電子装置及びノイズ抑制方法
KR20120035394A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치
KR101718011B1 (ko) * 2010-11-01 2017-03-21 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9219041B2 (en) * 2012-03-29 2015-12-22 International Business Machines Corporation Electronic package for millimeter wave semiconductor dies
US9405064B2 (en) * 2012-04-04 2016-08-02 Texas Instruments Incorporated Microstrip line of different widths, ground planes of different distances
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
US9472859B2 (en) * 2014-05-20 2016-10-18 International Business Machines Corporation Integration of area efficient antennas for phased array or wafer scale array antenna applications

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677224A (ja) * 1992-02-17 1994-03-18 Iwatsu Electric Co Ltd 半導体装置
JPH06318804A (ja) * 1993-05-10 1994-11-15 Mitsubishi Electric Corp 無反射終端器
JP2002324826A (ja) * 2001-04-25 2002-11-08 Kyocera Corp 高周波用プロービングパッド
JP2003023101A (ja) * 2001-07-05 2003-01-24 Mitsubishi Electric Corp 半導体装置
JP2003110308A (ja) * 2001-10-02 2003-04-11 Mitsubishi Electric Corp 無反射終端器
JP2004112426A (ja) * 2002-09-19 2004-04-08 Matsushita Electric Ind Co Ltd 高周波回路
JP2006191027A (ja) * 2005-01-05 2006-07-20 Internatl Business Mach Corp <Ibm> オンチップ回路パッド構造
JP2013098888A (ja) * 2011-11-04 2013-05-20 Sony Corp 電子回路、電子回路の製造方法、及び、実装部材
JP2015050678A (ja) * 2013-09-03 2015-03-16 日本電信電話株式会社 高周波伝送線路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6465451B1 (ja) * 2018-03-30 2019-02-06 三菱電機株式会社 電子回路
WO2019187013A1 (ja) * 2018-03-30 2019-10-03 三菱電機株式会社 電子回路
JP2020099026A (ja) * 2018-12-19 2020-06-25 株式会社デンソー インピーダンス補償回路
JP7151456B2 (ja) 2018-12-19 2022-10-12 株式会社デンソー インピーダンス補償回路

Also Published As

Publication number Publication date
US9711466B2 (en) 2017-07-18
US20170005047A1 (en) 2017-01-05
CN106328597A (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
JP2017121032A (ja) 高周波装置
US9190732B2 (en) Antenna device
US11424196B2 (en) Matching circuit for integrated circuit die
JP4915747B2 (ja) 高周波信号伝送装置
CN111223827B (zh) 用于集成电路芯片的过渡电路
US20150041914A1 (en) Matching techniques for wide-bandgap power transistors
US20160322942A1 (en) Improved matching techniques for wide-bandgap power transistors
JP6643714B2 (ja) 電子装置及び電子機器
JP4283820B2 (ja) 電子装置
JP2012015909A (ja) 半導体実装装置
US9484321B2 (en) High frequency device
JP6798252B2 (ja) 高周波装置
US6762493B2 (en) Microwave integrated circuit
JP2018137296A (ja) 高周波装置
US9041169B2 (en) Semiconductor packaging container, semiconductor device, electronic device
US9347980B2 (en) Radio frequency characteristics measurement jig device
JP7151456B2 (ja) インピーダンス補償回路
US7576629B2 (en) Semiconductor device having signal line and reference potential planes separated by a vertical gap
JP5720261B2 (ja) 電子回路及び送受信システム
US20230291358A1 (en) High-frequency device and docherty amplifier
WO2021230108A1 (ja) 高周波回路モジュール
US20230107075A1 (en) High frequency device
JP6557561B2 (ja) 高周波半導体装置
JP2017055224A (ja) 高周波半導体装置
US9449920B2 (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201117