CN111029338A - 电路基板及堆叠电路结构 - Google Patents

电路基板及堆叠电路结构 Download PDF

Info

Publication number
CN111029338A
CN111029338A CN201911155016.9A CN201911155016A CN111029338A CN 111029338 A CN111029338 A CN 111029338A CN 201911155016 A CN201911155016 A CN 201911155016A CN 111029338 A CN111029338 A CN 111029338A
Authority
CN
China
Prior art keywords
circuit
substrate
metal conductive
stacked
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911155016.9A
Other languages
English (en)
Inventor
徐达
要志宏
罗建
魏少伟
常青松
王磊
王元佳
宋学峰
王晓龙
肖宁
孙涛
表宏章
廖文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201911155016.9A priority Critical patent/CN111029338A/zh
Publication of CN111029338A publication Critical patent/CN111029338A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种电路基板及堆叠电路结构，属于三维电路领域，包括基板主体及设于所述基板主体上的第一接地过孔，所述第一接地过孔内填充有第一金属导电芯。本发明提供的电路基板及堆叠电路结构，第一接地过孔中填充有第一金属导电芯，由于采用金属填充物，第一接地过孔的导电性能显著提高，能有效降低第一接地过孔的电阻，进而有效降低电路基板在使用过程中的寄生效应，有利于提高堆叠电路结构整体的电路性能。

Description

电路基板及堆叠电路结构
技术领域
本发明属于三维电路技术领域，更具体地说，是涉及一种电路基板及包含该电路基板的堆叠电路结构。
背景技术
随着通信和雷达系统技术的快速发展，对小型化、低成本、高可靠性的微波电路的需求日趋迫切。实现模块电路小型化的重要技术途径之一是采用堆叠集成技术，将电路元器件分层放置不同电路基板，通过电路基板之间的垂直互联进行集成。
现有的堆叠集成技术，其堆叠电路结构的下层基板一般布置高频的微波电路，上层基板布置数字电路和频率几十MHz的低频射频电路。采用这种布置方式主要是由于微波元器件装配至基板后，若要表现出良好工作性能，基板必须实现良好接地，否则基板表层接地导体面与封装外壳接地面之间将产生严重的寄生效应，即原微波电路中额外加入了寄生电容、电感和电阻，导致电路原理改变，造成元器件工作性能恶化、状态漂移。
常规PCB基板中，基板接地采用的是过孔侧壁金属化方式实现接地，可在过孔内填塞绝缘树脂。作为电连接的过孔侧壁纯铜金属化厚度约为30～60μm，过孔直径至少150～200μm，孔中心间距至少300μm左右，对于单个微波元器件，如微波单片集成电路芯片，其尺寸一般均在5mm×5mm以下，这样每个微波单片集成电路芯片装配至基板后接地过孔数量有限，接地过孔的电阻较大，导电性能较差，接地性能受限，使得使用过程中寄生效应明显，且随着电路工作频率增加，寄生效应越发显著。
还有一些高温共烧陶瓷(HTCC)基板或低温共烧陶瓷(LTCC)，会采用金属浆料填充过孔方式接地，金属浆料由于含大量玻璃相，过孔导电能力较差，且由于制造工艺与结构要求等原因，该类基板上的过孔直径较大，密度也较低，同样存在寄生效应明显的问题。
当上述基板作为三维堆叠电路上层基板时，由于其表面接地层要通过上层基板接地孔——焊球——下层基板接地孔——封装外壳——外部导电结构才能实现电路接地，接地路径更长，寄生电容和电感值更大且分布更为复杂，因此上层电路基板在传输高频微波信号(1GHz以上频率)时，堆叠电路结构整体寄生效应将更为明显，导致电路性能严重恶化。
发明内容
本发明的目的在于提供一种电路基板，以解决现有技术中存在的上层基板中接地过孔导电能力差，导致堆叠电路结构整体寄生效应明显的技术问题。
为实现上述目的，本发明采用的技术方案是：提供一种电路基板，包括：基板主体及设于所述基板主体上的第一接地过孔，所述第一接地过孔内填充有第一金属导电芯。
作为本申请的另一个实施例，第一金属导电芯为纯铜构件。
作为本申请的另一个实施例，所述第一接地过孔设有多个，所述第一接地过孔的内径为75μm-85μm，相邻的所述第一接地过孔的中心间距至少为145μm-155μm。
本发明提供的电路基板的有益效果在于：与现有技术相比，本发明电路基板的第一接地过孔中填充有第一金属导电芯，由于采用金属填充物，第一接地过孔的导电性能显著提高，能有效降低第一接地过孔的电阻，进而有效降低电路基板在使用过程中的寄生效应，有利于提高堆叠电路结构整体的电路性能。
本发明还提供一种堆叠电路结构，包括：封装底板、罩设于所述封装底板上表面上的金属外壳及多个上述的电路基板，所述封装底板上设有第二接地过孔，所述第二接地过孔内填充有第二金属导电芯，所述封装底板和所述金属外壳之间形成容纳腔，所述容纳腔内沿上下方向层叠设有多个所述电路基板，各个所述电路基板中的所述第一金属导电芯通过设于相邻所述电路基板之间的第一焊球依次导电连接，位于底层的所述电路基板上的所述第一金属导电芯与所述第二金属导电芯导电连接。
作为本申请的另一个实施例，所述第二金属导电芯为纯铜构件。
作为本申请的另一个实施例，所述第一焊球包括金属导电球心及包覆于所述金属导电球心外周的焊料层。
作为本申请的另一个实施例，所述金属导电球心为纯铜构件。
作为本申请的另一个实施例，所述金属导电球心为球状构件或柱状构件。
作为本申请的另一个实施例，位于底层的所述电路基板和所述封装底板之间设有导电连接材料层，所述第一金属导电芯和所述第二金属导电芯之间通过所述导电连接材料层导电连接。
作为本申请的另一个实施例，所述封装底板的底面上还设有用于与电路主体结构连接的第二焊球。
本发明提供的堆叠电路结构的有益效果在于：与现有技术相比，本发明堆叠电路结构，通过采用上述具有良好导电性的第一接地过孔的电路基板，配合设有第二接地过孔的封装底板，并在第二接地过孔内填充第二金属导电芯，能有效提高第一接地过孔和第二接地过孔的导电能力，降低了电路基板表层接地导体与封装底板之间的电阻、寄生电容和电感效应，可显著降低电路基板接地寄生效应，提高堆叠电路结构整体的电路性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的电路基板的内部结构示意图；
图2为本发明实施例提供的堆叠电路结构内部结构示意图。
其中，图中各附图标记：
1-基板主体；2-第一接地过孔；3-第一金属导电芯；4-封装底板；5-金属围墙；6-金属盖板；7-第二接地过孔；8-第二金属导电芯；9-第一焊球；901-金属导电球心；902-焊料层；10-导电连接材料层；11-第二焊球；12-第三焊球；13-倒装器件；14-芯片；15-片式阻容元件；16-键合丝
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请一并参阅图1及图2，现对本发明提供的电路基板进行说明。所述电路基板，包括基板主体1及设于基板主体1上的第一接地过孔2，第一接地过孔2内填充有第一金属导电芯3。
金属导电芯为主要金属成分达到预设纯度的导电芯材，并且采用填充的方式设置于第一接地过孔2内，导电横截面积大，电阻小，因此可以保证接地过孔具有较小的电阻和较高的导电性能。
电路基板的接地是否良好取决于接地过孔的导电能力，本发明提供的电路基板，与现有技术相比，其第一接地过孔2中填充有第一金属导电芯3，由于采用金属填充物，第一接地过孔2的导电性能显著提高，能有效降低第一接地过孔2的电阻，进而有效降低电路基板在使用过程中的寄生效应，有利于提高堆叠电路结构整体的电路性能。
作为本发明提供的电路基板的一种具体实施方式，第一金属导电芯3为纯铜构件。纯铜指的是作为主成分的铜加银的含量为99.5～99.95％，主要杂质元素为磷、铋、锑、砷、铁、镍、铅、锡、硫、锌、氧等，其密度为8-9g/cm3，熔点1083℃，导电性能优异，导热性能好，纯铜材质通过电镀方式填充于第一接地过孔2内，同时，纯铜的过孔、互联结构同时提升了电路基板的散热能力。
作为本发明提供的电路基板的一种具体实施方式，基板主体1包括多层层叠设置的板体，每层板体上均分别设有相互对应的第一接地过孔2，可在第一接地过孔2中实现纯铜的任意层填充。每层板体上均设有布线导体，每层板体上的布线导体均能与第一接地过孔2中的纯铜填充物实现导电连接。
电路基板的接地是否良好取还决于接地过孔的排布密度，为了尽量满足接地过孔的导电需求，传统的过孔直径至少150～200μm，孔中心间距至少300μm左右，这就使得接地过孔的分布密度很低，不利于提升电路基板整体的接地性能。作为本发明提供的电路基板的一种具体实施方式，第一接地过孔2设有多个，第一接地过孔2的内径为75μm-85μm，相邻的第一接地过孔2的中心间距至少为145μm-155μm。与传统的分布方式相比，单个接地过孔本身的导电性能有保障，进而能使接地过孔自身尺寸小型化，能够在电路基板上提高接地过孔的分布密度，第一接地过孔2自身的导电性能提升，配合分布密度增加，能有效提升电路基板整体的接地性能。
可选地，第一接地过孔2的内径为80μm，相邻的第一接地过孔2的中心间距为150μm。
请参阅图2，本发明还提供一种堆叠电路结构，所述堆叠电路结构包括封装底板4、罩设于封装底板4上表面上的金属外壳及多个上述的电路基板，封装底板4上设有第二接地过孔7，第二接地过孔7内填充有第二金属导电芯8，封装底板4和金属外壳之间形成容纳腔，容纳腔内沿上下方向层叠设有多个电路基板，各个电路基板中的第一金属导电芯3通过设于相邻电路基板之间的第一焊球9依次导电连接，位于底层的电路基板上的第一金属导电芯3与第二金属导电芯8导电连接。
封装底板4和金属外壳配合形成密封性能良好的整体封装结构，第一焊球9能够对相邻的电路基板实现支撑作用，并可使第一焊球9呈规定的阵列排布，使得相邻的电路基板之间能够形成虚拟金属屏蔽腔体，该腔体主要用于实现对电磁场谐振频率的调控。对于内部的电路基板的接地性能，以图2为例，图2中的箭头体现了接地走向，上层的电路基板上表面上的各个芯片通过设于该电路基板上表面的导电结构与第一接地过孔2内部的第一金属导电芯3实现导电连接，第一金属导电芯3通过设于该电路基板下表面的导电结构与第一焊球9导电连接，第一焊球9通过设于下层电路基板上表面上的导电结构与自身第一接地过孔2内的第一金属导电芯3导电连接，下层电路基板上的第一金属导电芯3与封装底板4上第二接地过孔7内的第二金属导电芯8导电连接，进而实现该堆叠电路结构的接地。
其中，第一金属导电芯3与第二金属导电芯8导电连接可以是直接的连接，也可以是通过设于下层电路基板和封装底板4之间的导电结构实现的间接的连接。
本发明提供的堆叠电路结构，通过采用上述具有良好导电性的第一接地过孔2的电路基板，配合设有第二接地过孔7的封装底板4，并在第二接地过孔7内填充第二金属导电芯8，能有效提高第一接地过孔2和第二接地过孔7的导电能力，降低了电路基板表层接地导体与封装底板4之间的电阻、电容效应和电感效应，可显著降低电路基板接地寄生效应，提高堆叠电路结构整体的电路性能。
另外，通过提升第一接地过孔的导电能力，还能使各层电路基板上的电路设计相对自由，设计的时候接地寄生效应将不再是主要影响因素，进而也有利于提升堆叠电路结构整体的电路性能。
作为本发明提供的堆叠电路结构的一种具体实施方式，金属外壳包括与封装底板4上表面的外周连接的金属围墙5和盖设于金属围墙5上部的金属盖板6，封装底板4、金属围墙5和金属盖板6配合形成容纳腔。
请参阅图2，作为本发明提供的堆叠电路结构的一种具体实施方式，金属墙5和封装底板之间通过焊料实现焊接，焊接的具体方式可为再流焊；金属围墙5和金属盖板6之间通过焊接实现密封，焊接的具体方式可为平行缝焊或激光焊接。整体封装结构密封性能好。
作为本发明提供的堆叠电路结构的一种具体实施方式，封装底板4为陶瓷封装底板。
作为本发明提供的堆叠电路结构的一种具体实施方式，第二金属导电芯8为纯铜构件。纯铜构件导电性能优异，导热性能好，塑形也很好，纯铜材质通过电镀方式填充于第二接地过孔7内，同时，纯铜的过孔、互联结构同时提升了封装底板4的散热能力。
请参阅图2，作为本发明提供的堆叠电路结构的一种具体实施方式，第一焊球9包括金属导电球心901及包覆于金属导电球心901外周的焊料层902。焊料层902主要发生熔融，并与电路基板上的焊盘实现焊接连接，金属导电球心901用于提高焊球本身的导电性能。
作为本发明提供的堆叠电路结构的一种具体实施方式，金属导电球心901为纯铜构件。采用高电导率和高热导率的纯铜球心实现对电路基板的堆叠支撑和垂直互联，实现了一个从上层电路接地层到封装外壳的良好接地路径，有效降低上层电路基板的接地寄生效应。
请参阅图2，作为本发明提供的堆叠电路结构的一种具体实施方式，金属导电球心901为球状构件或柱状构件。金属导电球心901的形状和尺寸根据相邻电路基板的间距要求进行选择，以保证焊接后相邻的电路基板的板间距为预设间距，进而能够调控金属屏蔽腔体的电磁场谐振频率，提高堆叠电路结构的性能。
请参阅图2，作为本发明提供的堆叠电路结构的一种具体实施方式，位于底层的电路基板和封装底板4之间设有导电连接材料层10，第一金属导电芯3和第二金属导电芯8之间通过导电连接材料层10导电连接。导电连接材料层10覆盖面积大，其不仅实现了第一金属导电芯3、第二金属导电芯8的导电连接，还实现了下层电路基板与封装底板4之间的结构连接，简化了安装结构，提高了使用性能。
具体地，导电连接材料层10可以是导电胶层或连接焊料层。
请参阅图2，作为本发明提供的堆叠电路结构的一种具体实施方式，封装底板4的底面上还设有用于与电路主体结构连接的第二焊球11。封装底板4通过第二焊球11实现与外部的电路主体结构的连接，作为I/O接口，同时第二焊球11也是接地线路中的一部分，即能满足结构组装的要求，也能满足对电性能的要求。
请参阅图2，作为本发明提供的堆叠电路结构的一种具体实施方式，为满足堆叠电路结构的功能性要求，位于底层的电路基板的上表面上通过第三焊球12连接有倒装器件13；每个电路基板的上表面上均粘接或焊接有芯片14，芯片14通过键合丝16与电路基板实现导电连接；位于上层的电路基板上还安装有片式阻容元件15。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.电路基板，其特征在于：包括基板主体及设于所述基板主体上的第一接地过孔，所述第一接地过孔内填充有第一金属导电芯。
2.如权利要求1所述的电路基板，其特征在于：所述第一金属导电芯为纯铜构件。
3.如权利要求1所述的电路基板，其特征在于：所述第一接地过孔设有多个，所述第一接地过孔的内径为75μm-85μm，相邻的所述第一接地过孔的中心间距至少为145μm-155μm。
4.堆叠电路结构，其特征在于：包括封装底板、罩设于所述封装底板上表面上的金属外壳及多个如权利要求1-3中任意一项所述的电路基板，所述封装底板上设有第二接地过孔，所述第二接地过孔内填充有第二金属导电芯，所述封装底板和所述金属外壳之间形成容纳腔，所述容纳腔内沿上下方向层叠设有多个所述电路基板，各个所述电路基板中的所述第一金属导电芯通过设于相邻所述电路基板之间的第一焊球依次导电连接，位于底层的所述电路基板上的所述第一金属导电芯与所述第二金属导电芯导电连接。
5.如权利要求4所述的堆叠电路结构，其特征在于：所述第二金属导电芯为纯铜构件。
6.如权利要求4所述的堆叠电路结构，其特征在于：所述第一焊球包括金属导电球心及包覆于所述金属导电球心外周的焊料层。
7.如权利要求6所述的堆叠电路结构，其特征在于：所述金属导电球心为纯铜构件。
8.如权利要求6所述的堆叠电路结构，其特征在于：所述金属导电球心为球状构件或柱状构件。
9.如权利要求4所述的堆叠电路结构，其特征在于：位于底层的所述电路基板和所述封装底板之间设有导电连接材料层，所述第一金属导电芯和所述第二金属导电芯之间通过所述导电连接材料层导电连接。
10.如权利要求4所述的堆叠电路结构，其特征在于：所述封装底板的底面上还设有用于与电路主体结构连接的第二焊球。
CN201911155016.9A 2019-11-22 2019-11-22 电路基板及堆叠电路结构 Pending CN111029338A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911155016.9A CN111029338A (zh) 2019-11-22 2019-11-22 电路基板及堆叠电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911155016.9A CN111029338A (zh) 2019-11-22 2019-11-22 电路基板及堆叠电路结构

Publications (1)

Publication Number Publication Date
CN111029338A true CN111029338A (zh) 2020-04-17

Family

ID=70206851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911155016.9A Pending CN111029338A (zh) 2019-11-22 2019-11-22 电路基板及堆叠电路结构

Country Status (1)

Country Link
CN (1) CN111029338A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149102A1 (en) * 2000-11-15 2002-10-17 Conexant Systems, Inc. Structure and method for fabrication of a leadless multi-die carrier
CN102164258A (zh) * 2009-12-25 2011-08-24 索尼公司 电路基板层叠模块及电子设备
CN103855129A (zh) * 2012-12-06 2014-06-11 德州仪器公司 半导体装置及用于制作半导体装置的方法
CN104716114A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置
CN106328597A (zh) * 2015-06-30 2017-01-11 住友电气工业株式会社 可在高频下操作的电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149102A1 (en) * 2000-11-15 2002-10-17 Conexant Systems, Inc. Structure and method for fabrication of a leadless multi-die carrier
CN102164258A (zh) * 2009-12-25 2011-08-24 索尼公司 电路基板层叠模块及电子设备
CN103855129A (zh) * 2012-12-06 2014-06-11 德州仪器公司 半导体装置及用于制作半导体装置的方法
CN104716114A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置
CN106328597A (zh) * 2015-06-30 2017-01-11 住友电气工业株式会社 可在高频下操作的电子设备

Similar Documents

Publication Publication Date Title
US8872319B2 (en) Stacked package structure including insulating layer between two stacked packages
US8159047B2 (en) Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
CN1326234C (zh) 堆栈型半导体装置
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
US11764163B2 (en) Semiconductor encapsulation structure and encapsulation method
JP2001319992A (ja) 配線基板、半導体装置及びそれらの製造方法
CN111128908B (zh) 三维堆叠电路结构及其制备方法
CN113539979A (zh) 封装结构及其制法
CN111696970B (zh) 半导体装置
CN111403370A (zh) 一种射频芯片sip封装中实现共形电磁隔离的结构
CN111029304B (zh) 抗振三维堆叠电路结构及其制备方法
CN114566479A (zh) 一种封装模组、其制备方法、基站及电子设备
CN114188286A (zh) 一种射频模块、制作方法及电子设备
CN111599789B (zh) 陶瓷无引线片式封装结构
CN111029338A (zh) 电路基板及堆叠电路结构
CN110634842A (zh) 一种具有电磁屏蔽功能的封装结构及制备方法
CN105742274B (zh) 芯片封装用垂直过渡连接器、基板结构及制作方法
CN111029324A (zh) 三维微波模块电路结构及其制备方法
CN115050657A (zh) 封装芯片的制作方法、封装芯片及电路模组
CN210897279U (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
CN210778554U (zh) 一种芯片的封装结构
CN217983329U (zh) 半导体封装结构
CN221008933U (zh) 短报文通信芯片模组和通信终端
US20240047440A1 (en) Electronic package and manufacturing method thereof
KR102578883B1 (ko) 안테나를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200417

RJ01 Rejection of invention patent application after publication