CN114188286A - 一种射频模块、制作方法及电子设备 - Google Patents

一种射频模块、制作方法及电子设备 Download PDF

Info

Publication number
CN114188286A
CN114188286A CN202111447605.1A CN202111447605A CN114188286A CN 114188286 A CN114188286 A CN 114188286A CN 202111447605 A CN202111447605 A CN 202111447605A CN 114188286 A CN114188286 A CN 114188286A
Authority
CN
China
Prior art keywords
hole
silicon
wafer
conductor
coaxial structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111447605.1A
Other languages
English (en)
Inventor
裘进
陆原
张光瑞
王志良
李立伟
张栓
梁骥
李佩笑
陈学志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silex Microsystems Technology Beijing Co ltd
Original Assignee
Silex Microsystems Technology Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silex Microsystems Technology Beijing Co ltd filed Critical Silex Microsystems Technology Beijing Co ltd
Priority to CN202111447605.1A priority Critical patent/CN114188286A/zh
Publication of CN114188286A publication Critical patent/CN114188286A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/06—Coaxial lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种射频模块、制作方法及电子设备，包括：衬底晶圆；微同轴结构，位于衬底晶圆上，射频芯片，倒装在微同轴结构上；侧墙，位于衬底晶圆上，且围绕微同轴结构设置；盖板晶圆，通过侧墙与衬底晶圆键合，盖板晶圆上设置有硅通孔以及与硅通孔连接的信号端口，硅通孔通过导体柱与微同轴结构连接。该射频模块能在满足高频通信的基础上，还具有较高的气密性，从而不仅提高了射频性能，并有效保护了内部器件。

Description

一种射频模块、制作方法及电子设备
技术领域
本发明涉及半导体技术领域，尤其涉及一种射频模块、制作方法及电子设备。
背景技术
电子通信模块日趋向小型化和集成化方向发展。在射频功能模块的集成技术中，对于更高频段的电磁波，尤其是在毫米波和太赫兹频段，减小信号的传输损耗，增加信号隔离度，抑制信号相位畸变，防止信号互相干扰等都成为射频模块集成技术的难点。
现有技术采取的方案有，将微同轴传输线制作在半导体晶圆上，并连接高频器件，形成集成的射频功能模块，传输高频信号，在二维方向扩展，形成电子系统。现有技术虽然初步实现了高频信号在射频器件间传输的集成，但由于仅在二维空间方向进行连接和集成，与外界系统(如pcb等)的接口仍需要利用传统的金打线、sma接口等实现，使得这种射频模块的射频性能(金打线射频性能差)和集成度(sma接口无法集成制造)都不够理想。
发明内容
本申请实施例通过提供了一种射频模块、制作方法及电子设备，该射频模块能在满足高频通信的基础上，还具有较高的气密性，从而不仅提高了射频性能，并有效保护了内部器件。
第一方面，本发明通过本发明的一实施例提供如下技术方案：
一种射频模块，包括：衬底晶圆；微同轴结构，位于所述衬底晶圆上，射频芯片，倒装在所述微同轴结构上；侧墙，位于所述衬底晶圆上，且围绕所述微同轴结构设置；盖板晶圆，通过所述侧墙与所述衬底晶圆键合，所述盖板晶圆上设置有硅通孔以及与所述硅通孔连接的信号端口，所述硅通孔通过导体柱与所述微同轴结构连接。
优选地，所述衬底晶圆上还设置有引线，所述射频芯片倒装在所述微同轴结构与所述引线上，所述射频芯片的第一端口与所述微同轴结构的端口连接，所述射频芯片的第二端口与所述引线连接，所述盖板晶圆上设置有第一硅通孔、第二硅通孔，与所述第一硅通孔连接的第一信号端口以及与所述第二硅通孔连接的第二信号端口；所述微同轴结构的端口通过第一导体柱与所述第一硅通孔连接，所述引线通过第二导体柱与所述第二硅通孔连接。
优选地，所述硅通孔包括：通孔以及围绕所述通孔的环形孔；所述通孔在所述盖板晶圆上的位置与所述导体柱的位置对应，用于与所述射频芯片进行信号传输，所述环形孔在所述盖板晶圆上的位置与所述微同轴结构的外导体部分对应，用于对所述微同轴结构进行接地。
优选地，所述硅通孔包括：第一通孔以及第三通孔；所述第一通孔在所述盖板晶圆上的位置与所述导体柱的位置对应，用于与所述射频芯片进行信号传输，所述第三通孔在所述盖板晶圆上的位置与所述微同轴结构的外导体对应，用于对所述微同轴结构进行接地。
优选地，所述盖板晶圆的上表面包括焊垫结构与金属植球。
第二方面，本发明通过本发明的一实施例，提供如下技术方案：
一种射频模块的制作方法，包括：
在衬底晶圆上形成微同轴结构以及围绕所述微同轴结构的侧墙，并在所述微同轴结构上制作垂直于所述衬底晶圆的导体柱；将射频芯片倒装在所述微同轴结构上，并与所述微同轴结构的端口连接；提供盖板晶圆，所述盖板晶圆中设置有硅通孔以及与所述硅通孔连接的信号端口，所述信号端口用于与所述射频芯片进行信号传输；将所述盖板晶圆与所述衬底晶圆进行键合，其中，键合后所述硅通孔与所述导体柱连接。
优选地，所述将所述盖板晶圆与所述衬底晶圆进行键合，包括：在所述盖板晶圆上制作硅通孔，并在所述盖板晶圆下表面制作金属粘合层，所述金属粘合层的位置与所述侧墙以及所述导体柱的位置对应；将所述盖板晶圆上的所述金属粘合层与所述衬底晶圆上形成的侧墙以及金属导体柱进行晶圆级键合。
优选地，所述在盖板晶圆上制作硅通孔，包括：在盖板晶圆上形成通孔以及围绕所述通孔的环形孔，所述通孔在所述盖板晶圆上的位置与所述导体柱的位置对应；分别在所述通孔以及所述环形孔中填充导体材料，形成所述硅通孔，所述硅通孔包括通孔导体和环形孔导体，所述通孔导体用于与所述导体柱键合连接，所述环形孔导体与所述微同轴结构的外导体连接，用于将所述微同轴结构接地。
优选地，所述在盖板晶圆上制作硅通孔，包括：在盖板晶圆上形成第一通孔以及第三通孔，所述第一通孔在所述盖板晶圆上的位置与所述导体柱的位置对应，所述第三通孔在所述盖板晶圆上的位置与所述微同轴结构的外导体的位置对应；分别在所述第一通孔以及第三通孔中填充导体材料，形成所述硅通孔，所述硅通孔包括第一硅通孔和第三硅通孔，所述第一硅通孔用于与所述导体柱键合连接，所述第三硅通孔与所述微同轴结构的外导体连接，用于将所述微同轴结构接地。
第三方面，本发明通过本发明的一实施例，提供如下技术方案：
一种电子设备，包括如前述第一方面中任一项所述的射频模块。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本发明实施例提供一种射频模块、制作方法及电子设备，包括：衬底晶圆；微同轴结构，位于衬底晶圆上，射频芯片，倒装在微同轴结构上；侧墙，位于衬底晶圆上，且围绕微同轴结构设置；盖板晶圆，通过侧墙与衬底晶圆键合，盖板晶圆上设置有硅通孔以及与硅通孔连接的信号端口，硅通孔通过导体柱与微同轴结构连接。本申请通过在衬底晶圆上制备侧壁与导体柱，将制备的盖板晶圆与包含侧壁、导体柱的衬底晶圆键合，从而将原本的二维空间上的集成，更新为三维立体式的集成。通过采用衬底晶圆与盖板晶圆键合集成的方式，提供了良好的气密封装结构，可以有效保护内部器件，且集成在盖板晶圆上的硅通孔，能够将射频模块的电信号引出到盖板晶圆之外，另外，射频芯片间与微同轴结构进行连接，微同轴技术带来良好的射频传输特性。由此，该射频模块的三维立体集成技术，提高了射频芯片的集成度，减少了射频信号的传输损失，延长了射频模块的使用期限，具有实用价值。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种射频模块的结构示意图；
图2为本发明实施例提供的微同轴结构的示意图；
图3为本发明实施例提供的微同轴结构截面示意图；
图4为本发明实施例提供的微同轴结构AA’竖切测视图；
图5为本发明实施例提供的微同轴结构BB’横切俯视图；
图6为本发明实施例提供的微同轴竖切(AA’方向)视角的三维射频模块侧视图；
图7为本发明实施例提供的通孔与环形孔的俯视图；
图8为本发明实施例提供的微同轴竖切(AA’方向)视角的另一种三维射频模块侧视图；
图9为本发明实施例提供的第一通孔与第三通孔的俯视图；
图10为本发明实施例提供的包含通孔与环形孔的带空腔三维射频模块侧视图；
图11为本发明实施例提供的包含第一通孔与第三通孔的带空腔三维射频模块侧视图；
图12为本发明实施例提供的射频芯片倒装在CU2上的结构示意图；
图13为本发明实施例提供的三维射频模块结构透视图；
图14为本发明实施例提供的射频模块的制作方法的流程图。
具体实施方式
本申请实施例通过提供了一种射频模块、制作方法及电子设备，该射频模块能在满足高频通信的基础上，还具有较高的气密性，从而不仅提高了射频性能，还有效保护了内部器件。
本申请实施例的技术方案为解决上述技术问题，总体思路如下：
一种射频模块，包括：衬底晶圆；微同轴结构，位于衬底晶圆上，射频芯片，倒装在微同轴结构上；侧墙，位于衬底晶圆上，且围绕微同轴结构设置；盖板晶圆，通过侧墙与衬底晶圆键合，盖板晶圆上设置有硅通孔以及与硅通孔连接的信号端口，硅通孔通过导体柱与微同轴结构连接。
需要说明的是，本申请提到的射频芯片可以是射频功率放大器、射频低噪声放大器或射频开关等等。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
第一方面，本发明实施例提供的一种射频模块，具体来讲，如图1所示，该射频模块包括衬底晶圆100；微同轴结构101/102，位于衬底晶圆100上，射频芯片200，倒装在微同轴结构101/102上；侧墙104，位于衬底晶圆200上，且围绕微同轴结构101/102设置；盖板晶圆300，通过侧墙104与衬底晶圆100键合，盖板晶圆300上设置有硅通孔301/302以及与硅通孔连接的信号端口，硅通孔301/302通过导体柱105/106与微同轴结构101/102连接。
具体地，该制作过程可以包括：在衬底晶圆100上形成微同轴结构101/102以及围绕微同轴结构101/102的侧墙104，并在微同轴结构101/102上制作垂直于衬底晶圆100的导体柱105/106；将射频芯片200通过现有的倒装技术贴装在微同轴结构101/102上，并与微同轴结构101/102的端口连接；提供盖板晶圆300，盖板晶圆300中设置有硅通孔301/302以及与硅通孔连接的信号端口，信号端口用于与射频芯片进行信号传输；将盖板晶圆300与衬底晶圆100进行键合，其中，键合后硅通孔301/302与导体柱105/106连接。
作为一种可选实施例，衬底晶圆100上还设置有引线102(即图1中的101为微同轴结构，102为引线)，射频芯片200倒装在微同轴结构101与引线102上，射频芯片200的第一端口与微同轴结构101的端口连接，射频芯片200的第二端口与引线102连接。
盖板晶圆300上设置有第一硅通孔301、第二硅通孔302，与第一硅通孔101连接的第一信号端口以及与第二硅通孔102连接的第二信号端口。微同轴结构101的端口通过第一导体柱105与第一硅通孔301连接，引线102通过第二导体柱106与第二硅通孔302连接。
需要说明的是，通过第一硅通孔与微同轴结构连接的第一信号端口可以作为射频芯片的信号输入输出端口，通过第二硅通孔与引线连接的第二信号端口可以作为射频芯片的直流信号端口。
具体地，该制作过程可以包括：在衬底晶圆100上形成微同轴结构101、引线102，以及围绕微同轴结构101与引线102的侧墙104。在微同轴结构101以及引线102的第一端口上制作垂直于衬底晶圆的导体柱105/106，将射频芯片200倒装在微同轴结构101与引线102上，并与微同轴结构101的端口与引线102连接。将金属导体铜柱105/106、侧墙104与设置有硅通孔301/302的盖板晶圆进行键合，键合后硅通孔301/302与导体柱105/106连接。
由此，图1中所示的101与102可以均为微同轴结构，也可以是101为微同轴结构，102为引线。
下面对本申请提到的微同轴结构进行详细说明：
如图2所示，本申请提到的微同轴结构的示意图，该结构由外围导体、中心导体以及支撑中心导体的介质条117组成，高频射频信号由中心导体传播，外导体接地，该微同轴结构具有对高频信号低传输损耗，低信号畸变等优点。
如图3所示，是微同轴基本结构的截面图，由五次电镀铜的工艺(还包括光刻、化学机械抛光等工艺)制作出外围导体、中心导体及介质条117，其中，在第二次铜电镀和第三次铜电镀之间，进行的介质条的制作，用于支撑中心导体，中心导体和外围导体之间中空(也可以用低介电常数的材料填充)。图3示出的，AA’为微同轴中心线的竖切，BB’为微同轴中心线的横切。
图4是微同轴基本结构中沿AA’中心线方向的竖切侧视图，外导体的下层Cu1和上层Cu5之间，介质条117支撑中心导体。图5是微同轴基本结构中沿BB’中心线方向的横切俯视图，中心导体被介质条117所支撑，介质条制作在Cu2之上。
在具体实施过程中，如图6所示，在衬底晶圆上形成微同轴结构、金属导体引线以及围绕微同轴结构、金属导体引线的侧墙之前，包括：在衬底晶圆上形成介质钝化层108，在介质钝化层上制作黏附层(Adhesion Layer)阻挡层(Barrier Layer)和种子层(SeedLayer)，例如：它们的材料可以为Ti/TiN/Cu或Ta/TaN/Cu等，该黏附层、阻挡层和种子层图示为107。之后通过光刻和电镀等工艺制作出微同轴的外导体结构109/114，内导体的端口支撑结构110，微同轴上的射频信号连接端口111/113和115，垂直衬底晶圆表面的微同轴传输线上的射频信号的接地端口103。
如图6所示，112为水平制作在衬底晶圆上的金属铜导体引线。在制备微同轴结构、金属导体引线的同时，在射频芯片、微同轴结构以及金属导体引线的周围，制作垂直与衬底晶圆方向的铜侧墙104。在制备得到微同轴结构与金属导体引线的基础上，并在微同轴结构的第一端口上制作垂直于衬底晶圆的金属导体柱115，以及在金属导体引线的第一端口上制作垂直于衬底晶圆的金属导体柱116。将射频芯片200倒装后通过焊球201贴装(焊接)在微同轴结构的水平引出端111和金属铜导体引线112的端口上。
需要说明的是，在衬底晶圆上的所有导体之间均制作有介质钝化层108进行电隔离。例如：该介质钝化层可以为氧化硅/氮化硅/聚酰亚胺/SU-8/BCB等材料。
在具体实施例中，将盖板晶圆300与衬底晶圆100进行键合，可以包括：在盖板晶圆300上制作硅通孔301/303/302/304，并在盖板晶圆300下表面制作金属粘合层308，金属粘合层308的位置与侧墙104、导体柱115以及导体柱116的位置对应。将盖板晶圆300上的金属粘合层308与衬底晶圆100上形成的侧墙104、导体柱115以及导体柱116进行晶圆级键合。
具体而言，将衬底晶圆与盖板晶圆进行键合，键合位置是金属粘合层结构和垂直方向的铜柱和铜侧墙等。该金属粘合层结构可以为钛/镍/锡/银/铜等焊料，该金属粘合层可以采用电镀等工艺制作。
作为一种可选地实施例，所述在盖板晶圆300上制作硅通孔，可以包括：在盖板晶圆上形成通孔301以及围绕通孔的环形孔303，通孔301在盖板晶圆上的位置与导体柱115的位置对应。分别在通孔301以及环形孔303中填充导体材料，形成硅通孔，所述硅通孔包括通孔导体(第一硅通孔)301和环形孔导体(环形孔)303，通孔导体301用于与导体柱115键合连接，环形孔导体303与微同轴结构的外导体109/103连接，用于将微同轴结构接地。
具体而言，射频芯片200产生的电信号将经过微同轴结构的水平引出端111端口、中心导体、导体柱115传输到通孔导体301，并传输盖板晶圆的外侧，微同轴结构的接地端通过外导体109/103传输到环形孔导体303，进行接地。如图7所示，为通孔301与环形孔303的俯视图。
进一步地，所述在盖板晶圆300上制作硅通孔，还包括：在盖板晶圆上形成第二通孔302以及第四通孔304，第二通孔302在盖板晶圆上的位置与导体柱116的位置对应。在第二通孔302以及第四通孔304中填充导体材料，形成硅通孔，所述硅通孔包括第二硅通孔302和第四硅通孔304，第二硅通孔302用于与导体柱116键合连接，作为射频芯片的直流信号端口。
另外，在衬底晶圆与盖板晶圆键合后，两边的侧墙104可分别连接到环形孔303以及第四硅通孔304，从而使得侧墙与微同轴处于同一电平上。具体而言，如图8所示的左侧侧墙104将连接到环形孔303，右侧侧墙104将连接到第四硅通孔304。
特别地，在制作前述硅通孔后，制作盖板晶圆的过程还包括：在盖板晶圆300的下表面形成介质钝化层306，再制作图形化的黏附层、阻挡层和种子层305，并继续使用光刻/电镀等工艺方法制备导体延展结构307，和前述提及的金属粘合层结构308。
进一步地，为了便于对该三维射频模块进一步集成，或者切割成独立模块后集成在更大的电子系统中，可以在盖板晶圆的上表面制作焊垫或植球。如图7所示，盖板晶圆上表面上的310为焊垫结构，311为金属植球。另外，在焊垫结构的下方制作有介质钝化层309，以起电隔离作用。
作为另一种可选地实施例，如图8所示，在盖板晶圆300上制作硅通孔，还可以包括：在盖板晶圆上形成第一通孔301以及第三通孔303，第一通孔301在盖板晶圆上的位置与导体柱的位置对应，第三通孔303在盖板晶圆上的位置与微同轴结构的外导体103的位置对应。分别在第一通孔以及第三通孔中填充导体材料，形成硅通孔，所述硅通孔包括第一硅通孔301和第三硅通孔303，第一硅通孔301用于与导体柱键合连接，第三硅通孔303与微同轴结构的外导体连接，用于将微同轴结构接地。
具体地，如图9所示，为第一通孔与第三通孔的俯视图，其中，301第一硅通孔连接微同轴的中心导体，用于传输射频信号，第三硅通孔303连接微同轴的外导体结构103/109，用于接地。
需要说明的是，仅有圆柱状金属铜导体硅通孔(即包含第一硅通孔与第三硅通孔)这种结构，工艺实现较为简单，更适用于较低频率的射频信号应用。
进一步地，为了便于设置多种结构以及厚度的射频芯片，盖板晶圆与衬底晶圆的射频信号之间可以存在空腔。具体而言，对盖板晶圆进行变形，即通过将盖板晶圆与射频信号相对的位置的厚度设置得更窄，实现在衬底晶圆与盖板晶圆键合后，盖板晶圆与射频芯片之间存在一定的空腔。如图10所示，是对包含第一硅通孔与环形孔的盖板晶圆的一种变形。如图11所示，是对包含第一硅通孔与第三硅通孔的盖板晶圆的一种变形，盖板晶圆300的下方制作了有介质钝化层的空腔结构。
进一步地，为了满足生产中的多种需求，射频芯片200倒装贴装在微同轴端口上的高度可调。具体地，通过对微同轴的端口和引线的端口的高度进行调节，便能实现对射频芯片在衬底晶圆上相对位置的高度。具体而言，射频芯片可以倒装在CU1、CU2或CU3的位置高度，举例来说，如图11所示，射频芯片倒装在CU1的位置高度。
进一步地，为了防止衬底晶圆和盖板晶圆键合过程中，键合部位的金属粘合层结构(例如：锡料)在高温熔化时产生不受控的微观液态溢流，从而造成金属导体结构间短路。因此，在金属粘合层结构的位置，可以采用现有的收集微量锡液的限溢流结构。该结构可以防止衬底晶圆和盖板晶圆的键合过程中熔化的锡液溢流，能有效解决锡液溢流造成的短路问题。当然，该焊料限流结构也可以用在射频芯片倒装到传输线末端的焊料键合上，即如图11所示的焊球与端口111以及端口112的连接部分。
需要说明的是，除了采用常规的限溢流结构之外，也可以利用介质条117作为限溢流结构。具体而言，当倒装在CU2位置时，射频芯片可以通过CU2上方的介质条倒装在CU2上，即如图12所示，将射频芯片的端口焊接在两个介质条之间，从而使得焊接中出现的溢流液被介质条阻挡，实现限制锡液溢流的目的。举例来说，介质条分布在连接射频芯片的焊球201的两端，用于阻挡溢流液，或者是，介质条包围焊球201，使得焊球201处于介质条的包围范围内，用于阻挡溢流液。
如图13所示，为本申请实施例提供的三维射频模块结构透视图，按照特定的电路设计，在衬底晶圆上制作平行于晶圆表面的微同轴传输线和铜导体线，将射频芯片倒装贴装(焊接)在这些微同轴的端口和铜导体线的端口。在这些微同轴传输线和铜导体线的另一端，垂直衬底晶圆方向制作金属导体铜柱。并在衬底晶圆上制作包围微同轴结构及其端口、金属铜导体线结构及其端口、射频芯片等其他结构的铜侧墙，该铜侧墙垂直于衬底晶圆表面。
在盖板晶圆的下表面的特定位置，即与衬底晶圆上的垂直方向竖立的金属导体铜柱和铜侧墙对应的位置，制作金属粘合层结构，之后将包含射频芯片、金属铜导体线和铜侧墙的衬底晶圆与包含硅通孔结构、引线焊垫及金属粘合层结构的盖板晶圆进行键合，实现衬底晶圆和盖板晶圆的气密封装和融合。
具体而言，如图13所示，通过盖板晶圆上设置的包括信号端口(S)和接地端口(G)的射频信号输入输出端口(RF I/O)，对射频模块(芯片)进行射频信号激励；通过盖板晶圆上设置的直流信号端口(DC/Bias)对射频芯片的进行偏置和控制。
其中，盖板晶圆上的射频信号端口的硅通孔结构有两种形式，第一种是中间金属铜通孔导体传输射频信号(S)，围绕金属铜通孔导体的金属铜环形孔导体接地(G)，标示为RF I/O。第二种是射频信号端口(S)和接地(G)都是金属铜通孔导体的硅通孔，标示为RF I/O*。需要说明的是，盖板晶圆上的直流(DC/Bias)信号均采用的是第二种形式的硅通孔，即没有外围金属铜通孔导体，仅有金属铜通孔导体的形式。
本申请提供了一种射频模块，通过在衬底晶圆平面上制作水平方向的微同轴结构及其端口，以及垂直方向的金属导体铜柱(用于垂直方向的结构支撑或垂直方向的电信号引出)，将射频芯片倒装焊接在微同轴的端口上，将(运算/控制/偏置等功能的)非射频功能的芯片倒装焊接在衬底晶圆平面上水平方向制作的金属导体铜引线上，组成一个射频功能单元模块。制作一定高度的铜侧墙，完全包围微同轴结构、射频芯片、金属导体铜柱和金属导体铜引线、以及其他的非射频功能的芯片，该铜侧墙对这些芯片和金属导体结构组成的空间进行包围并对上述结构提供保护。
另外制作包含硅通孔结构的盖板晶圆，并在盖板晶圆下表面的特定位置，制作金属粘合层结构。将衬底晶圆上的铜侧墙、以及金属导体铜柱与带有硅通孔结构的盖板晶圆通过金属粘合层结构进行晶圆级键合，通过这种方式实现两个晶圆的电连接和结构融合，完成三维射频模块的集成。另外盖板晶圆的上表面制作焊垫或植球，便于对该三维射频模块进一步集成。
综上所述，本发明提供了一种射频模块，采用将射频芯片、衬底晶圆和微同轴结构、侧墙、盖板晶圆和硅通孔的三维射频集成技术，解决了以往二维平面扩展造成的，与外界接口射频性能差和制造集成度不够高的问题。该射频模块在满足高频通信的基础上，也提高了射频模块的气密性，有效保护了内部器件，延长了射频模块的使用期限。
第二方面，基于同一发明构思，本发明实施例提供的一种射频模块的制作方法，具体来讲，如图14所示，所述制作方法包括以下步骤S101至步骤S104。
步骤S101，在衬底晶圆上形成微同轴结构以及围绕微同轴结构的侧墙，并在微同轴结构上制作垂直于衬底晶圆的导体柱；
步骤S102，将射频芯片倒装在微同轴结构上，并与微同轴结构的端口连接；
步骤S103，提供盖板晶圆，盖板晶圆中设置有硅通孔以及与硅通孔连接的信号端口，信号端口用于与射频芯片进行信号传输；
步骤S104，将盖板晶圆与衬底晶圆进行键合，其中，键合后硅通孔与导体柱连接。
需要说明的是，上述步骤S101至步骤S104的具体实施过程可以参照上述第一方面提供的射频模块实施例中的相应描述，此处不再赘述。
在一种可选的实施例中，将盖板晶圆与衬底晶圆进行键合，包括：在盖板晶圆上制作硅通孔，并在盖板晶圆下表面制作金属粘合层，金属粘合层的位置与侧墙以及导体柱的位置对应；将盖板晶圆上的金属粘合层与衬底晶圆上形成的侧墙以及金属导体柱进行晶圆级键合。
在一种可选的实施例中，在盖板晶圆上制作硅通孔，包括：在盖板晶圆上形成通孔以及围绕通孔的环形孔，通孔在盖板晶圆上的位置与导体柱的位置对应；分别在通孔以及环形孔中填充导体材料，形成硅通孔，硅通孔包括通孔导体和环形孔导体，通孔导体用于与导体柱键合连接，环形孔导体与微同轴结构的外导体连接，用于将微同轴结构接地。
在一种可选的实施例中，在盖板晶圆上制作硅通孔，包括：在盖板晶圆上形成第一通孔以及第三通孔，第一通孔在盖板晶圆上的位置与导体柱的位置对应，第三通孔在盖板晶圆上的位置与微同轴结构的外导体的位置对应；分别在第一通孔以及第三通孔中填充导体材料，形成硅通孔，硅通孔包括第一硅通孔和第三硅通孔，第一硅通孔用于与导体柱键合连接，第三硅通孔与微同轴结构的外导体连接，用于将微同轴结构接地。
本发明实施例所提供的一种射频模块的制作方法，其实现原理及产生的技术效果和前述第一方面所述射频模块的实施例相同，为简要描述，方法实施例部分未提及之处，可参考前述射频模块实施例中相应内容。
第三方面，基于同一发明构思，本实施例提供了一种电子设备，包括前述第一方面所述的射频模块。需要说明的是，该电子设备可以为安装有射频模块的手机、手表等等。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种射频模块，其特征在于，包括：
衬底晶圆；
微同轴结构，位于所述衬底晶圆上，
射频芯片，倒装在所述微同轴结构上；
侧墙，位于所述衬底晶圆上，且围绕所述微同轴结构设置；
盖板晶圆，通过所述侧墙与所述衬底晶圆键合，所述盖板晶圆上设置有硅通孔以及与所述硅通孔连接的信号端口，所述硅通孔通过导体柱与所述微同轴结构连接。
2.如权利要求1所述的射频模块，其特征在于，所述衬底晶圆上还设置有引线，所述射频芯片倒装在所述微同轴结构与所述引线上，所述射频芯片的第一端口与所述微同轴结构的端口连接，所述射频芯片的第二端口与所述引线连接，
所述盖板晶圆上设置有第一硅通孔、第二硅通孔、与所述第一硅通孔连接的第一信号端口以及与所述第二硅通孔连接的第二信号端口；
所述微同轴结构的端口通过第一导体柱与所述第一硅通孔连接，所述引线通过第二导体柱与所述第二硅通孔连接。
3.如权利要求1所述的射频模块，其特征在于，所述硅通孔包括：通孔以及围绕所述通孔的环形孔；
所述通孔在所述盖板晶圆上的位置与所述导体柱的位置对应，用于与所述射频芯片进行信号传输，所述环形孔在所述盖板晶圆上的位置与所述微同轴结构的外导体部分对应，用于对所述微同轴结构进行接地。
4.如权利要求1所述的射频模块，其特征在于，所述硅通孔包括：第一通孔以及第三通孔；
所述第一通孔在所述盖板晶圆上的位置与所述导体柱的位置对应，用于与所述射频芯片进行信号传输，所述第三通孔在所述盖板晶圆上的位置与所述微同轴结构的外导体对应，用于对所述微同轴结构进行接地。
5.如权利要求1所述的模块，其特征在于，所述盖板晶圆的上表面包括焊垫结构与金属植球。
6.一种射频模块的制作方法，其特征在于，包括：
在衬底晶圆上形成微同轴结构以及围绕所述微同轴结构的侧墙，并在所述微同轴结构上制作垂直于所述衬底晶圆的导体柱；
将射频芯片倒装在所述微同轴结构上，并与所述微同轴结构的端口连接；
提供盖板晶圆，所述盖板晶圆中设置有硅通孔以及与所述硅通孔连接的信号端口，所述信号端口用于与所述射频芯片进行信号传输；
将所述盖板晶圆与所述衬底晶圆进行键合，其中，键合后所述硅通孔与所述导体柱连接。
7.如权利要求6所述的方法，其特征在于，所述将所述盖板晶圆与所述衬底晶圆进行键合，包括：
在所述盖板晶圆上制作硅通孔，并在所述盖板晶圆下表面制作金属粘合层，所述金属粘合层的位置与所述侧墙以及所述导体柱的位置对应；
将所述盖板晶圆上的所述金属粘合层与所述衬底晶圆上形成的侧墙以及金属导体柱进行晶圆级键合。
8.如权利要求7所述的方法，其特征在于，所述在盖板晶圆上制作硅通孔，包括：
在盖板晶圆上形成通孔以及围绕所述通孔的环形孔，所述通孔在所述盖板晶圆上的位置与所述导体柱的位置对应；
分别在所述通孔以及所述环形孔中填充导体材料，形成所述硅通孔，所述硅通孔包括通孔导体和环形孔导体，所述通孔导体用于与所述导体柱键合连接，所述环形孔导体与所述微同轴结构的外导体连接，用于将所述微同轴结构接地。
9.如权利要求7所述的方法，其特征在于，所述在盖板晶圆上制作硅通孔，包括：
在盖板晶圆上形成第一通孔以及第三通孔，所述第一通孔在所述盖板晶圆上的位置与所述导体柱的位置对应，所述第三通孔在所述盖板晶圆上的位置与所述微同轴结构的外导体的位置对应；
分别在所述第一通孔以及第三通孔中填充导体材料，形成所述硅通孔，所述硅通孔包括第一硅通孔和第三硅通孔，所述第一硅通孔用于与所述导体柱键合连接，所述第三硅通孔与所述微同轴结构的外导体连接，用于将所述微同轴结构接地。
10.一种电子设备，其特征在于，包括如权利要求1-5中任一项所述的射频模块。
CN202111447605.1A 2021-11-30 2021-11-30 一种射频模块、制作方法及电子设备 Pending CN114188286A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111447605.1A CN114188286A (zh) 2021-11-30 2021-11-30 一种射频模块、制作方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111447605.1A CN114188286A (zh) 2021-11-30 2021-11-30 一种射频模块、制作方法及电子设备

Publications (1)

Publication Number Publication Date
CN114188286A true CN114188286A (zh) 2022-03-15

Family

ID=80603142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111447605.1A Pending CN114188286A (zh) 2021-11-30 2021-11-30 一种射频模块、制作方法及电子设备

Country Status (1)

Country Link
CN (1) CN114188286A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114976565A (zh) * 2022-06-20 2022-08-30 无锡中微高科电子有限公司 一种环柱微同轴射频传输线及其制作方法
WO2023221872A1 (zh) * 2022-05-19 2023-11-23 华为技术有限公司 一种传输线、传输线缆、传输线的制备方法和电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023221872A1 (zh) * 2022-05-19 2023-11-23 华为技术有限公司 一种传输线、传输线缆、传输线的制备方法和电子设备
CN114976565A (zh) * 2022-06-20 2022-08-30 无锡中微高科电子有限公司 一种环柱微同轴射频传输线及其制作方法

Similar Documents

Publication Publication Date Title
US11532575B2 (en) Integrated antenna package structure and manufacturing method thereof
US9064787B2 (en) Integrated antennas in wafer level package
US8624381B2 (en) Integrated antennas in wafer level package
US7304859B2 (en) Chip carrier and fabrication method
JP2006527499A (ja) 高周波電子装置用パッケージ
CN114188286A (zh) 一种射频模块、制作方法及电子设备
US20200083591A1 (en) Semiconductor device package and method of manufacturing the same
US8587106B2 (en) Wide band and radio frequency waveguide and hybrid integration in a silicon package
GB2499792A (en) Electronic device comprising an electronic die, a substrate integrated waveguide (SIW) and a flip-chip ball grid array package
US8558353B2 (en) Integrated circuit having an uppermost layer comprising landing pads that are distributed thoughout one side of the integrated circuit
US10965022B2 (en) High-frequency module and communication device
CN114188287A (zh) 一种新型射频模块、制作方法及电子设备
CN112687636B (zh) 一种金属陶瓷封装外壳、器件及制备方法
CN113629020B (zh) 一种毫米波封装结构及其制备方法
US11784625B2 (en) Packaging method and package structure for filter chip
WO2019033608A1 (zh) 雷达组件封装体及其制造方法
US20240021971A1 (en) Microelectronic device package with integral waveguide transition
CN112687638B (zh) 一种立式互联金属陶瓷封装外壳、器件及制备方法
CN116230558B (zh) 单极化空气耦合天线封装结构及制备方法
US20230317644A1 (en) Routable multilevel package with multiple integrated antennas
TWI382515B (zh) 無線收發模組
CN116666967A (zh) 电子封装件及其制法
KR20050112465A (ko) 모듈패키지 및 그 제조방법
TW202414618A (zh) 整合式封裝中天線結構
CN112366141A (zh) 一种5g通信组件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination