CN116230558B - 单极化空气耦合天线封装结构及制备方法 - Google Patents

单极化空气耦合天线封装结构及制备方法 Download PDF

Info

Publication number
CN116230558B
CN116230558B CN202310505791.2A CN202310505791A CN116230558B CN 116230558 B CN116230558 B CN 116230558B CN 202310505791 A CN202310505791 A CN 202310505791A CN 116230558 B CN116230558 B CN 116230558B
Authority
CN
China
Prior art keywords
antenna
substrate
air
chip
antenna electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310505791.2A
Other languages
English (en)
Other versions
CN116230558A (zh
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202310505791.2A priority Critical patent/CN116230558B/zh
Publication of CN116230558A publication Critical patent/CN116230558A/zh
Application granted granted Critical
Publication of CN116230558B publication Critical patent/CN116230558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/30—Resonant antennas with feed to end of elongated active element, e.g. unipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)
  • Support Of Aerials (AREA)

Abstract

本发明提供一种单极化空气耦合天线封装结构及制备方法，通过在基板上设置具有预设单极天线形状的金属件以及在金属件中形成自上而下贯穿金属件的空气隙，构成位于基板之上、内埋于封装层内的单极化空气耦合天线，可缩小天线封装结构的体积，实现毫米波；由于采用空气作为天线的耦合介质，从而使得天线具有较佳的Dk/Df值，无需低介电材质，可降低天线封装结构的材料成本；天线制备方法简单便捷，可藉由如机械切割、激光开槽或刻蚀等工艺制备单极化空气耦合天线，可降低天线封装结构的工艺制造成本；天线位置可在封装结构上灵活分布；金属材质的天线还可增强封装结构的刚性以减少翘曲。

Description

单极化空气耦合天线封装结构及制备方法
技术领域
本发明属于半导体封装技术领域，涉及一种单极化空气耦合天线封装结构及制备方法。
背景技术
随着人们对移动通讯网络的依赖与无线通讯技术的发展，现代通讯中频段逐渐拥挤，可利用的频带越来越有限，于是在第五代移动通讯网络中（5th generation mobilenetworks，5G），业界已纷纷注意到频段较高的毫米波（Millimeter Wave，mmWave），且毫米波集成技术已成为第五代移动通讯网络的关键技术。
相较于现行常用的2.4GHz与5GHz等有限频带，毫米波所定义出的30～300GHz频带则是相对充裕且干净的，其天线设计亦可更加微小化，以提升便携型产品的便利性。然而，已知的集成有天线功能的封装结构及方法仍存在一些问题，如：
第一，非对称结构产生翘曲问题：例如封装上天线（Antenna on Package，AoP）封装结构，在封装上设置天线功能基板，封装上天线（Antenna on Package，AoP）考虑到天线辐射效果，已将天线侧的基板采用低介电（Dk/Df，Dk即Dielectric constant的简称，中文名为介电常数，Df即Dissipation factor的简称，中文名为介质损耗因子）材质，但因其上下基板（封装上基板和封装内基板）为非对称结构，所以存在整体结构翘曲的问题（大于5毫米），导致后续制程无法继续。
第二，内设天线的传统预浸材料或称为半固化树脂、半固化片（Prepreg，PP）基板厚度较厚：由于传统PP基板厚度较厚，不适合应用到高频线路以及不适合应用在需要厚度较小的便携型产品，例如智能手机等中。
第三，低介电材质价格昂贵：为了使天线具有更好的信号穿透能力，需将天线布置在低介电材质中，如果封装上天线封装结构中天线侧的基板或是内设天线的传统PP基板全部采用低介电材质，由于低介电材质价格昂贵，因此存在经济较高无法大量使用的问题。
因此，提供一种单极化空气耦合天线封装结构及制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种单极化空气耦合天线封装结构及制备方法，用于解决现有技术中集成有天线功能的封装结构所面临的应用局限性的问题。
为实现上述目的，本发明提供一种单极化空气耦合天线封装结构的制备方法，包括以下步骤：
提供基板，所述基板包括第一面及相对的第二面；
提供具有预设单极天线形状的金属件，将所述金属件键合于所述基板的第一面上；
于所述基板的第一面上形成封装层，所述封装层覆盖所述金属件；
对所述金属件进行图形化，形成自上而下贯穿所述金属件的空气隙以及由剩余所述金属件构成的对应设置的第一天线电极与第二天线电极，且所述第一天线电极与所述第二天线电极中的一个与所述基板电连接。
可选地，所述金属件包括金属框、金属柱、金属条中的一种或组合。
可选地，形成所述空气隙的方法包括机械切割法、激光切割法或刻蚀法中的一种或组合。
可选地，所述基板上与所述第一天线电极、所述第二天线电极中的一个电连接的焊盘仅正对其电连接的一个天线电极。
进一步地，于所述基板的第一面上形成所述封装层的步骤前，还包括提供芯片并将所述芯片键合于所述基板的第一面上的步骤，且所述芯片通过电连接结构与所述基板电连接。
可选地，与所述基板电连接的天线电极通过所述基板与所述芯片电连接。
可选地，所述芯片为单个芯片、芯片组合体、芯片封装体中的一种，所述芯片至少包含一射频芯片。
可选地，于图形化所述金属件后，还包括于所述基板的第二面上形成与所述基板电连接的金属凸块的步骤，以及在形成所述金属凸块后还包括进行切割分离的步骤。
可选地，于图形化所述金属件步骤中，同一封装结构中，还包括形成具有不同宽度的空气隙的单极化空气耦合天线的步骤。
本发明还提供一种单极化空气耦合天线封装结构，包括：
基板，所述基板包括第一面及相对的第二面；
对应设置的第一天线电极与第二天线电极，所述第一天线电极与所述第二天线电极均位于所述基板的第一面上，所述第一天线电极与所述第二天线电极之间具有自上而下贯通设置的空气隙，且所述第一天线电极与所述第二天线电极中的一个与所述基板电连接，其中，所述第一天线电极、所述第二天线电极及所述空气隙为对键合于所述基板的第一面上的具有预设单极天线形状的金属件进行图形化后获得，所述空气隙自上而下贯穿所述金属件，且所述第一天线电极及所述第二天线电极由剩余所述金属件构成；
封装层，所述封装层位于所述基板的第一面上，所述封装层覆盖所述第一天线电极及所述第二天线电极且显露所述空气隙。
可选地，所述第一天线电极、所述第二天线电极均包括金属框、金属柱、金属条中的一种或组合。
可选地，所述基板上与所述第一天线电极、所述第二天线电极中的一个电连接的焊盘仅正对其电连接的一个天线电极。
进一步的，还包括芯片，所述芯片键合于所述基板的第一面上，且通过电连接结构与所述基板电连接。
可选的，与所述基板电连接的天线电极通过所述基板与所述芯片电连接。
可选的，所述芯片为单个芯片、芯片组合体、芯片封装体中的一种，所述芯片至少包含一射频芯片。
可选地，同一封装结构中具有不同宽度的空气隙的单极化空气耦合天线。
如上所述，本发明的单极化空气耦合天线封装结构及制备方法，通过在基板上设置具有预设单极天线形状的金属件以及在金属件中形成自上而下贯穿金属件的空气隙，构成位于基板之上、内埋于封装层内的单极化空气耦合天线，可缩小天线封装结构的体积，实现毫米波；由于采用空气作为天线的耦合介质，从而使得天线具有较佳的Dk/Df值（Dk即Dielectric constant的简称，中文名为介电常数，Df即Dissipation factor的简称，中文名为介质损耗因子），无需低介电材质，可降低天线封装结构的材料成本；天线制备方法简单便捷，可藉由如机械切割、激光开槽或刻蚀等工艺制备单极化空气耦合天线，可降低天线封装结构的工艺制造成本；天线位置可在封装结构上灵活分布；金属材质的天线还可增强封装结构的刚性以减少翘曲。
附图说明
图1显示为本发明单极化空气耦合天线封装结构的制备工艺流程图。
图2显示为本发明实施例中基板结构示意图。
图3显示为本发明实施例中键合芯片后的结构示意图。
图4显示为本发明实施例中键合金属件后的结构示意图。
图5显示为本发明实施例中键合金属件后的俯视结构示意图。
图6显示为本发明实施例中形成封装层后的结构示意图。
图7显示为本发明实施例中形成空气隙后的结构示意图。
图8显示为本发明实施例中形成金属凸块后的结构示意图。
图9显示为本发明实施例中具有不同宽度的空气隙的单极化空气耦合天线封装结构的结构示意图。
元件标号说明
100-基板；200-芯片；300-底部填充层；400-金属件；401-第一天线电极；402-第二天线电极；403-空气隙；500-封装层；600-金属凸块；D1、D2-宽度。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向，可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触，另外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1，本实施例提供一种单极化空气耦合天线封装结构的制备方法，包括以下步骤：
S1：提供基板，所述基板包括第一面及相对的第二面；
S2：提供芯片及具有预设单极天线形状的金属件，将所述芯片及所述金属件均键合于所述基板的第一面上；
S3：于所述基板的第一面上形成封装层，所述封装层覆盖所述芯片及所述金属件；
S4：对所述金属件进行图形化，形成自上而下贯穿所述金属件的空气隙以及由剩余所述金属件构成的对应设置的第一天线电极与第二天线电极，且所述第一天线电极与所述第二天线电极中的一个与所述基板电连接，且与所述基板电连接的天线电极通过所述基板与所述芯片电连接。
本实施例中的所述单极化空气耦合天线封装结构的制备方法，通过在所述基板上设置具有预设单极天线形状的所述金属件以及在所述金属件中形成自上而下贯穿所述金属件的所述空气隙，可构成位于所述基板之上、内埋于所述封装层内的单极化空气耦合天线，可缩小天线封装结构的体积，实现毫米波；由于采用空气作为天线的耦合介质，从而使得天线具有较佳的Dk/Df值，无需低介电材质，可降低天线封装结构的材料成本；天线制备方法简单便捷，可藉由如机械切割、激光开槽或刻蚀等工艺制备所述单极化空气耦合天线，可降低天线封装结构的工艺制造成本；天线位置可在封装结构上灵活分布；金属材质的天线还可增强封装结构的刚性以减少翘曲。
以下结合图2~图7，对有关所述单极化空气耦合天线封装结构的制备作进一步的介绍，需要说明的是，本实施例制备的所述单极化空气耦合天线封装结构中设置有芯片200，但可以理解，所述单极化空气耦合天线封装结构中也可不设置所述芯片200，而以其他连接方式将所述单极化空气耦合天线封装结构与所需的芯片进行连接，即可省略下述关于所述芯片200的形成步骤，此处不作过分限制。以下仅对具有所述芯片200的所述单极化空气耦合天线封装结构进行介绍，具体如下：
首先，参阅图2，执行步骤S1，提供基板100，所述基板100包括第一面及相对的第二面。
具体的，所述基板100可包括如内部具有金属布线的印制电路板（PrintedCircuit Board，PCB）或内部具有金属柱的硅穿孔转接板（Through Silicon Via，TSV），或内部具有金属布线的重新布线层（Re-Distribution Layer，RDL）等。本实施例中，所述基板100采用双面均具有电路引出端的PCB，但所述基板100的种类并非局限于此，可根据需要进行选择。
接着，参阅图3及图4，执行步骤S2，提供芯片200及金属件400，将所述芯片200及所述金属件400均键合于所述基板100的第一面上。
具体的，参阅图3及图4，本实施例中的技术方案为先于所述基板100的第一面上键合所述芯片200，而后在所述基板100的第一面上键合所述金属件400，但制备顺序并非局限于此，如也可先在所述基板100的第一面上键合所述金属件400，而后在所述基板100的第一面上键合所述芯片200，此处不作过分限制。
作为示例，本实施例中，所述芯片200为单个芯片，所述芯片200可采用倒置工艺（Flip chip）通过电连接结构（如焊球）键合于所述基板100上，且所述芯片200的焊盘（未图示）通过电连接结构与所述基板100的焊盘（未图示）直接电连接，如图3。
进一步的，当所述芯片200倒置于所述基板100上后，为对所述芯片200进行保护避免工艺过程中如水气、氧气等对所述芯片200与所述基板100之间互连性能的影响，优选在键合所述芯片200后，在所述芯片200与所述基板100之间填充底部填充材料，以形成底部填充层300，如图3。关于所述底部填充层300的材料的选用可根据需要进行选择，此处不作限定。
当然在另一实施例中，当所述芯片200为单个芯片时，所述芯片200也可正置于所述基板100上，且所述芯片200与所述基板100可通过电连接结构（如导电线）（未图示）电连接，即可通过如打线（wire bond）工艺，将正置于所述基板100上的所述芯片200的焊盘（未图示）通过电连接结构与所述基板100上的焊盘（未图示）进行互连以进行电路连接。
在又一实施例中，所述芯片200还可以是芯片组合体（未图示），所述芯片组合体可以是水平方向的组合或是垂直方向的组合，类似的，所述芯片组合体可通过电连接结构与所述基板100的焊盘（未图示）直接电连接，其中，电连接结构不局限于焊球、导电线中的一种或是组合。
在又一实施例中，所述芯片200还可以是芯片封装体（未图示），类似的，所述芯片封装体可通过电连接结构（未图示）与所述基板100的焊盘（未图示）直接电连接。其中，电连接结构不局限于焊球、导电线中的一种或是组合。
作为示例，所述金属件400可包括位于所述芯片200外围的具有预设单极天线形状的金属框、金属柱、金属条中的一种或是组合。
具体的，参阅图5，本实施例中，所述金属件400位于所述芯片200的外围构成环形金属框，从而所述金属件400在为后续制备天线电极提供材质的同时，大面积的金属材质可增强后续制备的封装结构的刚性，以减少翘曲。但所述金属件400的形貌并非局限于此，如也可选用金属柱、金属条或金属柱与金属条的组合等以构成位于所述芯片200外围且灵活分布的所述金属件400，以扩大应用范围，提高便捷性。
其中，所述金属件400的材质可采用如铜、铝等金属，关于所述金属件400的具体材质、分布、形貌等均可根据需要进行选择，此处不作限定。
接着，参阅图6，执行步骤S3，于所述基板100的第一面上形成封装层500，所述封装层500覆盖所述芯片200及所述金属件400。
具体的，所述封装层500的材质可包括如聚酰亚胺、硅胶或环氧树脂，形成所述封装层500的方法可包括如压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种或组合。在形成所述封装层500后，还可采用如化学机械研磨（Chemical MechanicalPolishing，CMP）的方法作用于所述封装层500的上表面，以提供平整的所述封装层500，以便于后续工艺的制备。关于所述封装层500的材质、厚度及制备工艺等此处不作限定。
接着，参阅图7，执行步骤S4，对所述金属件400进行图形化，形成自上而下贯穿所述金属件400的空气隙403以及由剩余所述金属件400构成的对应设置的第一天线电极401与第二天线电极402，且所述第一天线电极401与所述第二天线电极402中的一个与所述基板100电连接。进一步的，与所述基板100电连接的天线电极通过所述基板100与所述芯片200电连接。所述基板100上与所述第一天线电极401、所述第二天线电极402中的一个电连接的焊盘（未图示）仅正对其电连接的一个天线电极，以确保图形化所述金属件400后形成的所述第一天线电极401与所述第二天线电极402中仅有一个与所述基板100电连接。
具体的，通过对所述金属件400的图形化，可将所述金属件400转化为包括所述第一天线电极401、所述第二天线电极402及所述空气隙403的单极化空气耦合天线，所述金属件400经图形化后，所述第一天线电极401或所述第二天线电极402与所述基板100电连接。在步骤S2中，由于键合的所述芯片200与所述基板100电连接，且所述芯片200为射频（RadioFrequency，RF）芯片或是包括所述射频芯片的芯片组合体或是包含所述射频芯片的芯片封装体，后续形成的每个封装结构中，所述芯片200与所述单极化空气耦合天线通过所述基板100可实现互连，从而在运行期间，所述射频芯片通过所述基板100及互连的所述单极化空气耦合天线可进行无线信号的传送及接收。
作为示例，对所述金属件400进行图形化形成所述空气隙403的方法可包括机械切割法、激光切割法或刻蚀法中的一种或是组合。
具体的，在形成所述空气隙403时，可采用如芯片切割（Die Sawing，DS）工艺，对封装后的封装结构进行机械切割或激光切割，以形成自上而下贯穿所述金属件400的所述空气隙403，以便捷的构成以空气作为耦合介质、具有较佳的Dk/Df值的空气耦合天线，或者，也可采用如刻蚀法与机械切割法或激光切割法组合进行图形化所述金属件400，即先将所述金属件400远离所述基板100侧的部分所述封装层500通过机械切割法或激光切割法去除以露出所述金属件400需图形化部分，在所述封装层500上形成光刻胶，而后进行光刻及刻蚀以图形化所述金属件400。在采用如刻蚀法与机械切割法或激光切割法组合进行图形化所述金属件400时，也可以先在所述封装层500上形成图案化光刻胶，而后通过机械切割法或激光切割法去除部分所述封装层500以露出所述金属件400需图形化部分，最后进行光刻及刻蚀以图形化所述金属件400。由于所述第一天线电极401及所述第二天线电极402均位于所述芯片200的侧面，从而由所述第一天线电极401、所述第二天线电极402及所述空气隙403所构成的所述单极化空气耦合天线还可减小最终制备的封装结构的厚度，以便应用于便携型产品中，如手机等。
关于形成的所述空气隙403的宽度可对图形化工艺进行选择与控制获得，以制备满足需求的天线耦合距离，关于所述空气隙403的形成工艺及宽度的选择，此处不作过分限制。至此可完成有关所述单极化空气耦合天线封装结构的制备。
进一步的，参阅图8，还可包括于所述基板100的第二面上形成与所述基板100电连接的金属凸块600的步骤。
具体的，当所述基板100采用双面具有电性引出端的电路连接件时，为便于后续所述单极化空气耦合天线封装结构的应用，可在所述基板100的第二面上形成与所述基板100电连接的所述金属凸块600，以便于后续的电连接。
当然，为提高生产效率，所述基板100可为晶圆级基板，即上述单极化空气耦合天线封装结构的制备可为晶圆级的制备，如晶圆级的尺寸可包括6英寸、8英寸、12英寸等，且在形成所述空气隙403和/或所述金属凸块600后，还可进行切割分离的步骤，如机械切割法、激光切割法等，以一次性制备多颗独立设置的所述单极化空气耦合天线封装结构，此处不作过分限制。
进一步的，在同一封装结构中还可具有不同宽度的空气隙的单极化空气耦合天线。
具体的，如图9中的所述单极化空气耦合天线封装结构，虚线框示意了具有2种不同宽度D1与D2的所述空气隙403，但同一所述单极化空气耦合天线封装结构中所述空气隙403的宽度并非局限于2种，也可为3、4、5等多种组合，由于天线性能与耦合介质关联，因此，通过在同一封装结构中形成具有不同宽度的所述空气隙403，可制备具有不同带宽的空气耦合天线，以扩大所述单极化空气耦合天线封装结构的应用。
参阅图7，本实施例还提供一种单极化空气耦合天线封装结构，所述单极化空气耦合天线封装结构可采用上述制备工艺制备，但并非局限于此。本实施例中，采用上述制备工艺制备所述单极化空气耦合天线封装结构，从而关于所述单极化空气耦合天线封装结构的材质、制备工艺等均可参阅上述关于所述单极化空气耦合天线封装结构的制备方法。
参阅图7，所述单极化空气耦合天线封装结构包括基板100、芯片200、单极化空气耦合天线及封装层500，可以理解，在另一实施例中，所述单极化空气耦合天线封装结构也可不设置所述芯片200，而以其他连接方式将所述单极化空气耦合天线封装结构与所需的芯片进行连接，此处不作过分限制。以下仅对具有所述芯片200的所述单极化空气耦合天线封装结构进行介绍。
其中，所述基板100包括第一面及相对的第二面；所述芯片200位于所述基板100的第一面上，且所述芯片200与所述基板100电连接；所述单极化空气耦合天线位于所述基板100的第一面上，包括对应设置的第一天线电极401与第二天线电极402，以及位于所述第一天线电极401与所述第二天线电极402之间的空气隙403，且所述第一天线电极401与所述第二天线电极402中的一个与所述基板100电连接，其中，所述第一天线电极401、所述第二天线电极402及所述空气隙403为对键合于所述基板100的第一面上的具有预设单极天线形状的金属件400进行图形化后获得，所述空气隙403自上而下贯穿所述金属件400，所述第一天线电极401及所述第二天线电极402由剩余所述金属件400构成，如图6及图7；所述封装层500位于所述基板100的第一面上，所述封装层500覆盖所述芯片200、所述第一天线电极401及所述第二天线电极402且显露所述空气隙403。其中，所述基板100上与所述第一天线电极401、所述第二天线电极402中的一个电连接的焊盘（未图示）仅正对其电连接的一个天线电极。与所述基板100电连接的天线电极通过所述基板100与所述芯片200电连接。
具体的，在每个封装结构中，所述芯片200与所述单极化空气耦合天线通过所述基板100可实现互连，从而在运行期间，所述芯片200通过所述基板100及互连的所述单极化空气耦合天线可进行无线信号的传送及接收。
本实施例可构成位于所述基板之上、内埋于所述封装层内的单极化空气耦合天线，可缩小天线封装结构的体积，实现毫米波；由于采用空气作为天线的耦合介质，从而使得天线具有较佳的Dk/Df值，无需低介电材质，可降低天线封装结构的材料成本；天线位置可在封装结构上灵活分布；金属材质的天线还可增强封装结构的刚性以减少翘曲。
作为示例，所述第一天线电极401可包括金属框、金属柱、金属条中的一种或组合；所述第二天线电极402可包括金属框、金属柱、金属条中的一种或组合。
作为示例，所述芯片200可倒置于所述基板100上，且所述芯片200的焊盘（未图示）通过电连接结构（如焊球）与所述基板100直接电连接；或所述芯片200正置于所述基板100上，且所述芯片200通过电连接结构（如导电线）与所述基板100电连接。
进一步的，当所述芯片200倒置于所述基板100上时，所述芯片200与所述基板100之间还可包括底部填充层300，如图7。
作为示例，所述芯片200还可以是芯片组合体或是芯片封装体，类似的，所述芯片组合体或是所述芯片封装体通过电连接结构与所述基板100电连接。其中，所述芯片组合体可以是水平方向的组合或是垂直方向的组合。
具体的，所述芯片200至少包含一射频（Radio Frequency，RF）芯片，所述射频芯片与所述单极化空气耦合天线通过所述基板100可实现互连，从而在运行期间，所述射频芯片通过所述基板100及互连的所述单极化空气耦合天线可进行无线信号的传送及接收。
作为示例，如图8，当所述基板100为双面具有电性引出端的电路连接件时，为便于后续所述单极化空气耦合天线封装结构的应用，所述基板100的第二面上还可具有与所述基板100电连接的金属凸块600，以便于后续的电连接。
作为示例，同一封装结构中还可具有不同宽度的空气隙的单极化空气耦合天线。
具体的，如图9中的所述单极化空气耦合天线封装结构，虚线框示意了具有2种不同宽度D1与D2的所述空气隙403，但同一所述单极化空气耦合天线封装结构中所述空气隙403的宽度并非局限于2种，也可为3、4、5等多种组合，由于天线性能与耦合介质关联，因此，通过在同一封装结构中形成具有不同宽度的所述空气隙403，可制备具有不同带宽的空气耦合天线，以扩大所述单极化空气耦合天线封装结构的应用。
综上所述，本发明的单极化空气耦合天线封装结构及制备方法，通过在基板上设置具有预设单极天线形状的金属件以及在金属件中形成自上而下贯穿金属件的空气隙，构成位于基板之上、内埋于封装层内的单极化空气耦合天线，可缩小天线封装结构的体积，实现毫米波；由于采用空气作为天线的耦合介质，从而使得天线具有较佳的Dk/Df值，无需低介电材质，可降低天线封装结构的材料成本；天线制备方法简单便捷，可藉由如机械切割、激光开槽或刻蚀等工艺制备单极化空气耦合天线，可降低天线封装结构的工艺制造成本；天线位置可在封装结构上灵活分布；金属材质的天线还可增强封装结构的刚性以减少翘曲。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种单极化空气耦合天线封装结构的制备方法，其特征在于，包括以下步骤：
提供基板，所述基板包括第一面及相对的第二面；
提供具有预设单极天线形状的金属件，将所述金属件键合于所述基板的第一面上；
于所述基板的第一面上形成封装层，所述封装层覆盖所述金属件；
对所述金属件进行图形化，形成自上而下贯穿所述金属件的空气隙以及由剩余所述金属件构成的对应设置的第一天线电极与第二天线电极，且所述第一天线电极与所述第二天线电极中的一个与所述基板电连接。
2.根据权利要求1所述的单极化空气耦合天线封装结构的制备方法，其特征在于：所述金属件包括金属框、金属柱、金属条中的一种或组合。
3.根据权利要求1所述的单极化空气耦合天线封装结构的制备方法，其特征在于：形成所述空气隙的方法包括机械切割法、激光切割法或刻蚀法中的一种或组合。
4.根据权利要求1所述的单极化空气耦合天线封装结构的制备方法，其特征在于：所述基板上与所述第一天线电极、所述第二天线电极中的一个电连接的焊盘仅正对其电连接的一个天线电极。
5.根据权利要求1所述的单极化空气耦合天线封装结构的制备方法，其特征在于：于所述基板的第一面上形成所述封装层的步骤前，还包括提供芯片并将所述芯片键合于所述基板的第一面上的步骤，且所述芯片通过电连接结构与所述基板电连接。
6.根据权利要求5所述的单极化空气耦合天线封装结构的制备方法，其特征在于：与所述基板电连接的天线电极通过所述基板与所述芯片电连接。
7.根据权利要求5所述的单极化空气耦合天线封装结构的制备方法，其特征在于：所述芯片为单个芯片、芯片组合体、芯片封装体中的一种，所述芯片至少包含一射频芯片。
8.根据权利要求1所述的单极化空气耦合天线封装结构的制备方法，其特征在于：于图形化所述金属件后，还包括于所述基板的第二面上形成与所述基板电连接的金属凸块的步骤，以及在形成所述金属凸块后还包括进行切割分离的步骤。
9.根据权利要求1所述的单极化空气耦合天线封装结构的制备方法，其特征在于：于图形化所述金属件步骤中，同一封装结构中，还包括形成具有不同宽度的空气隙的单极化空气耦合天线的步骤。
10.一种单极化空气耦合天线封装结构，其特征在于，包括：
基板，所述基板包括第一面及相对的第二面；
对应设置的第一天线电极与第二天线电极，所述第一天线电极与所述第二天线电极均位于所述基板的第一面上，所述第一天线电极与所述第二天线电极之间具有自上而下贯通设置的空气隙，且所述第一天线电极与所述第二天线电极中的一个与所述基板电连接，其中，所述第一天线电极、所述第二天线电极及所述空气隙为对键合于所述基板的第一面上的具有预设单极天线形状的金属件进行图形化后获得，所述空气隙自上而下贯穿所述金属件，且所述第一天线电极及所述第二天线电极由剩余所述金属件构成；
封装层，所述封装层位于所述基板的第一面上，所述封装层覆盖所述第一天线电极及所述第二天线电极且显露所述空气隙。
11.根据权利要求10所述的单极化空气耦合天线封装结构，其特征在于：所述第一天线电极、所述第二天线电极均包括金属框、金属柱、金属条中的一种或组合。
12.根据权利要求10所述的单极化空气耦合天线封装结构，其特征在于：所述基板上与所述第一天线电极、所述第二天线电极中的一个电连接的焊盘仅正对其电连接的一个天线电极。
13.根据权利要求10所述的单极化空气耦合天线封装结构，其特征在于：还包括芯片，所述芯片键合于所述基板的第一面上，且通过电连接结构与所述基板电连接。
14.根据权利要求13所述的单极化空气耦合天线封装结构，其特征在于：与所述基板电连接的天线电极通过所述基板与所述芯片电连接。
15.根据权利要求13所述的单极化空气耦合天线封装结构，其特征在于：所述芯片为单个芯片、芯片组合体、芯片封装体中的一种，所述芯片至少包含一射频芯片。
16.根据权利要求10所述的单极化空气耦合天线封装结构，其特征在于：同一封装结构中具有不同宽度的空气隙的单极化空气耦合天线。
CN202310505791.2A 2023-05-08 2023-05-08 单极化空气耦合天线封装结构及制备方法 Active CN116230558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310505791.2A CN116230558B (zh) 2023-05-08 2023-05-08 单极化空气耦合天线封装结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310505791.2A CN116230558B (zh) 2023-05-08 2023-05-08 单极化空气耦合天线封装结构及制备方法

Publications (2)

Publication Number Publication Date
CN116230558A CN116230558A (zh) 2023-06-06
CN116230558B true CN116230558B (zh) 2023-07-07

Family

ID=86580918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310505791.2A Active CN116230558B (zh) 2023-05-08 2023-05-08 单极化空气耦合天线封装结构及制备方法

Country Status (1)

Country Link
CN (1) CN116230558B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155178A (zh) * 2016-12-02 2018-06-12 台湾积体电路制造股份有限公司 集成扇出型封装
CN110491864A (zh) * 2018-05-14 2019-11-22 联发科技股份有限公司 半导体封装结构
CN112117198A (zh) * 2019-06-20 2020-12-22 恩智浦美国有限公司 封装集成波导
CN112599499A (zh) * 2020-12-15 2021-04-02 华进半导体封装先导技术研发中心有限公司 天线封装结构及封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI695472B (zh) * 2018-11-07 2020-06-01 欣興電子股份有限公司 晶片封裝結構及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155178A (zh) * 2016-12-02 2018-06-12 台湾积体电路制造股份有限公司 集成扇出型封装
CN110491864A (zh) * 2018-05-14 2019-11-22 联发科技股份有限公司 半导体封装结构
CN112117198A (zh) * 2019-06-20 2020-12-22 恩智浦美国有限公司 封装集成波导
CN112599499A (zh) * 2020-12-15 2021-04-02 华进半导体封装先导技术研发中心有限公司 天线封装结构及封装方法

Also Published As

Publication number Publication date
CN116230558A (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
EP3413347B1 (en) Semiconductor package having discrete antenna device
US11532575B2 (en) Integrated antenna package structure and manufacturing method thereof
US11605877B2 (en) Semiconductor device package and method of manufacturing the same
US11929333B2 (en) Integrated fan-out package
US11670607B2 (en) Electronic package
TWI723885B (zh) 半導體封裝
US20210184335A1 (en) Semiconductor package and manufacturing method thereof
US20190139913A1 (en) Electronic package and method for fabricating the same
US20240088070A1 (en) Package structure
US20230361091A1 (en) Electronic package and manufacturing method thereof
CN113539979A (zh) 封装结构及其制法
CN111446535B (zh) 电子封装件及其制法
CN116230558B (zh) 单极化空气耦合天线封装结构及制备方法
CN116435198B (zh) 单极化空气耦合天线封装结构及制备方法
CN116387799B (zh) 双极化空气耦合天线封装结构及制备方法
CN116246965B (zh) 组合型空气耦合天线封装结构及制备方法
CN112750793A (zh) 半导体设备封装和其制造方法
CN219350203U (zh) 一种三维射频模块系统封装结构
TWI815314B (zh) 電子封裝件及其製法
TWI789977B (zh) 電子裝置及其製造方法
US11682826B2 (en) Electronic package and fabrication method thereof
US20210398904A1 (en) Semiconductor device package and method of manufacturing the same
CN117174669A (zh) 电子封装件及其制法
CN111261528A (zh) 天线封装结构及封装方法
CN115458485A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant