CN112750793A - 半导体设备封装和其制造方法 - Google Patents

半导体设备封装和其制造方法 Download PDF

Info

Publication number
CN112750793A
CN112750793A CN202010294443.1A CN202010294443A CN112750793A CN 112750793 A CN112750793 A CN 112750793A CN 202010294443 A CN202010294443 A CN 202010294443A CN 112750793 A CN112750793 A CN 112750793A
Authority
CN
China
Prior art keywords
layer
semiconductor device
device package
circuit layer
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010294443.1A
Other languages
English (en)
Inventor
何政霖
李志成
陈俊辰
余远灏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN112750793A publication Critical patent/CN112750793A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开提供一种半导体设备封装和其制造方法。所述半导体设备封装包含电路层和天线模块。所述电路层具有第一表面、与所述第一表面相对的第二表面以及侧面。所述侧面在所述第一表面与所述第二表面之间延伸。所述电路层具有互连结构。所述天线模块具有天线图案层且安置在所述电路层的所述第一表面上。所述电路层的所述侧面与所述天线模块的侧面实质上共面。

Description

半导体设备封装和其制造方法
技术领域
本公开涉及一种半导体设备封装和其制造方法，且涉及一种包含天线模块的半导体设备封装和其制造方法。
背景技术
例如手机等无线通信设备通常包含用于发射和接收射频(RF)信号的天线。近年来，随着移动通信的持续发展和对高数据速率和稳定通信质量的迫切需求，相对较高频率的无线发射(例如28GHz或60GHz)已成为移动通信行业中的最重要话题之一。
在比较性无线通信设备中，天线和电路(例如，射频基准(RF)电路或数字电路)安置在印刷电路板(PCB)或衬底上。然而，难以对天线进行微调。另外，无线通信设备的整体大小较大，且因此在射频(RF)的设计上不灵活。
发明内容
根据本公开的一些实施例，提供一种半导体设备封装。半导体设备封装包含电路层、天线模块、金属柱以及包封体。所述电路层具有第一表面、与所述第一表面相对的第二表面。所述天线模块具有天线图案层且安置在所述电路层的所述第一表面上。所述金属柱电连接于所述天线图案层与所述电路层的所述第一表面之间。所述包封体覆盖所述金属柱的侧面的至少一部分。所述钝化层安置在所述包封体与所述天线图案层之间。
根据本公开的一些实施例，提供一种半导体设备封装。所述半导体设备封装包含包封体、电路层以及天线图案层。所述包封体具有第一表面和与所述第一表面相对的第二表面。所述电路层安置在所述第一表面上。所述天线图案层安置在所述第二表面上。所述包封体具有来自所述第一表面的凹口。
根据本公开的一些实施例，提供一种用于制造半导体设备的方法。方法包含：形成天线图案层；在所述天线图案层上形成导电柱；形成包封体以覆盖所述导电柱且暴露所述导电柱的顶面；在从所述包封体暴露的所述导电柱的所述顶面上形成接地层；以及在所述接地层上形成电路层。
附图说明
当结合附图阅读时，从以下具体实施方式容易理解本公开的各方面。应注意，各种特征可能未按比例绘制，且各种特征的尺寸可出于论述清楚起见而任意增大或减小。
图1说明根据本公开的一些实施例的半导体设备封装的横截面视图。
图2说明根据本公开的一些实施例的半导体设备封装的一部分的横截面视图。
图3说明根据本公开的一些实施例的半导体设备封装3的横截面视图。
图4A、图4B、图4C、图4D、图4E、图4F、图4G、图4H、图4I、图4J、图4K、图4L、图4M以及图4N说明根据本公开的一些实施例的用于制造半导体设备的方法。
图5A、图5B、图5C、图5D以及图5E说明根据本公开的一些实施例的用于制造半导体设备封装的一部分的方法。
图6A、图6B、图6C以及图6D说明根据本公开的一些实施例的用于制造半导体设备封装的一部分的方法。
具体实施方式
本公开提供一种半导体设备封装和其制造方法。本文中所描述的半导体设备封装和方法的实施例提供一些半导体设备封装，以减小半导体设备封装的厚度。本公开的半导体设备封装的设计可增加RF设计的灵活性。在本公开的半导体设备封装中，可省略密封件或印刷电路板或封装衬底，且因此其可获得更好的X/Y尺寸公差。本公开的半导体设备封装的设计可缩短RF和单个发射路径。半导体设备封装的芯片最后设计可提高良品率。
图1说明根据本公开的一些实施例的半导体设备封装1的横截面视图。半导体设备封装1包含电路层11，以及天线模块12、电子组件13和电接点14。在一些实施例中，半导体设备封装1可以是无线通信设备或无线通信设备的部分。
电路层11具有表面111、表面112以及侧面11s。表面112与表面111相对。侧面11s在表面111与表面112之间延伸。电路层11具有例如重新分布层(RDL)的互连结构11i(或电连接)。电路层11包含介电层11d。互连层11i的一部分由介电层11d覆盖或包封，而互连层11i的另一部分从介电层11d暴露以提供电连接。在一些实施例中，介电层11d可包含有机材料、焊料掩模、聚酰亚胺(PI)、环氧树脂、味之素堆积膜(ABF)、一或多种模制原料、一或多种预浸复合纤维(例如，预浸纤维)、硼磷硅玻璃(BPSG)、氧化硅、氮化硅、氮氧化硅、未掺杂硅酸盐玻璃(USG)、其任何组合，或其类似物。模制原料的实例可包含但不限于包含分散在其中的填充物的环氧树脂。预浸纤维的实例可包含但不限于通过堆叠或层压一或多种预浸材料或薄片来形成的多层结构。在一些实施例中，介电层11d可包含无机材料，例如硅、陶瓷或其类似物。在一些实施例中，取决于设计规范，可存在任何数目的互连层11i。电路层11可包含一或多个导电衬垫，所述导电衬垫接近、邻近或嵌入且暴露在电路层11的表面112或111上。
天线模块12安置在电路层11的表面111上且电连接到电路层11。在一些实施例中，天线模块12与电路层11接触。举例来说，天线模块12与电路层11之间不存在间隙。天线模块12具有表面121、表面122以及侧面12s。表面122与表面121相对。侧面12s在表面121与表面122之间延伸。电路层11的侧面11s与天线模块12的侧面12s实质上共面。在一些实施例中，天线模块12具有天线图案层12a、接地层12g、金属柱12p、包封体12e以及钝化层12d。天线图案层12a邻近于天线模块12的表面121安置。接地层12g邻近于天线模块12的表面122安置。天线模块12的接地层12g与电路层11的第一表面111接触。天线模块12的接地层12g电连接到电路层11。
天线图案层12a是或包含例如金属或金属合金的导电材料。导电材料的实例包含金(Au)、银(Ag)、铝(Al)、铜(Cu)，或其合金。在一些实施例中，天线图案层12a可包含单个天线元件。在一些实施例中，天线图案层12a可包含多个天线元件。举例来说，天线图案层12a可包含天线元件的M×N阵列，其中M或N是大于1的整数。在一些实施例中，取决于设计规范，M可与N相同或不同。在一些实施例中，天线图案12a可以是片状天线、偶极天线、喇叭天线、环形天线、平面倒F型天线(PIFA)或任何其它天线。
在一些实施例中，接地层12g与电路层11接触。举例来说，在接地层12g与电路层11之间不存在间隙。举例来说，接地层12g可由电路层11的介电层11d覆盖。接地层12g是或包含例如金属或金属合金的导电材料。导电材料的实例包含Au、Ag、Al、Cu或其合金。
金属柱12p(例如，Cu柱)电连接于天线图案层12a与接地层12g之间。举例来说，金属柱12p穿透包封体12e以使天线图案层12a与接地层12g电连接。在一些实施例中，金属柱12电连接到天线图案层12a的馈入点以用于天线图案层12a与接地层12g和/或其它电子组件(例如，RF电路、无源元件或电路板)之间的信号发射。在一些实施例中，可取决于不同设计要求来调整金属柱12的数目。
包封体12e安置在天线图案层12a与接地层12g之间。包封体12e覆盖金属柱12p的侧面的至少一部分，且暴露金属柱12的上表面和底面以用于电连接。包封体12e包含具有相对较低介电常数的材料。在一些实施例中，包封体12e包含具有填充物的环氧树脂、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或材料、其中分散有矽酮的材料，或其组合。
钝化层12d安置在包封体12e的两个表面(例如，顶面和底面)上。钝化层12d覆盖天线图案层12a和接地层12g的至少一部分。在一些实施例中，钝化层12d包含具有相对较低Dk和Df的材料。举例来说，钝化层12d可包含例如聚酰亚胺(PI)的介电材料或感光材料。
电子组件13安置在电路层11的表面112上，且电连接到电路层11(例如，电连接到电路层11的互连结构11i)。在一些实施例中，天线模块12通过电路层11内的互连结构11i电连接到天线模块12。在其它实施例中，电子组件13可通过电磁耦合电连接到天线模块12。电子组件13可以是在其中包含半导体衬底、一或多个集成电路设备以及一或多个上覆互连结构的芯片或裸片。集成电路设备可包含例如晶体管的主动设备和/或例如电阻器、电容器、电感器的无源设备，或其组合。举例来说，电子组件13可包含RF电路、数字电路和/或混合信号电路。在一些实施例中，电子组件13的数目或类型可取决于不同设计要求而改变。
电接点14(例如焊料球)安置在电路层11的表面112上，且电连接到电路层11(例如，电连接到电路层11的互连结构11i)。电接点14可提供半导体设备封装1与外部组件(例如外部电路或电路板)之间的电连接。在一些实施例中，电接点14包含可控塌陷芯片连接(C4)凸块、球状网格阵列(BGA)或连接盘网格阵列(land grid array)(LGA)。
在一些比较性无线通信设备中，RF和数字电路安置在PCB或衬底上，且天线图案形成在PCB或衬底上。然而，如果天线图案的性能无法达到期望的要求，那么难以调整(微调)天线图案的性能。另外，即使天线或电路中的一个出现故障，整个无线通信设备也将确定为出现故障，这将降低制造无线通信设备的良品率。根据如图1中所展示的实施例，天线模块12是分离的模块，且可调整(微调)天线模块12的性能。此外，如果天线模块1或电子组件21中的一个具有缺陷，那么其可单独地改变或替换。这可提高制造无线通信设备的良品率。此外，根据如图1中所展示的实施例，天线模块12不必安装在密封件或印刷电路板或封装衬底上。因此，可减小根据本公开的实施例的半导体设备封装的整体厚度。
另外，由于天线模块12直接接触电路层11，所以天线模块12与电路层11之间(或天线模块12与电子组件13之间)的发射路径缩短了。这可降低在天线模块12与电路层11之间(或天线模块12与电子组件13之间)发射的信号的发射损耗，且反过来提高半导体设备封装1的性能。
图2说明根据本公开的一些实施例的半导体设备封装的一部分的横截面视图。举例来说，图2中所展示的结构是由点线矩形圈出的图1中所展示的半导体设备封装1的部分2的放大视图。
参看图2，金属柱12p具有邻近于接地层12g的表面12p1。在一些实施例中，表面12p1是非平面的。举例来说，金属柱12p的表面12p1的一部分从面对电路层11的包封体12e的表面12e1凹入。金属柱12p的表面12p1的部分具有弯曲表面。弯曲表面邻近于金属柱12p与包封体12e之间的界面而定位。间隙G界定于包封体12e与金属柱12p之间。间隙G由钝化层12d填充。
天线模块12的钝化层12d覆盖包封体12e的一部分和金属柱12p的一部分。举例来说，钝化层12d覆盖包封体12e的表面12e1和金属柱12p的表面12p1。钝化层12d安置在间隙G内。钝化层12d覆盖金属柱12p的弯曲表面。
因为金属柱12p的表面12p1的部分具有弯曲表面，所以其允许天线模块12减缓/减轻/减少/避免寄生效应。因为金属柱12p的表面12p1具有相对较小的表面粗糙度，所以其可改善天线模块12的RF发射损耗问题。
图3说明根据本公开的一些实施例的半导体设备封装3的横截面视图。半导体设备封装3类似于图1中的半导体设备封装1，且在下文描述其间的差异。
包封体12e具有从包封体12e的表面12e2突出的突出部分12m。突出部分12m延伸到钝化层12d。突出部分12m具有表面12m1和表面12m2。表面12m1与表面12e2接触。表面12m1与表面12e2相对。如图3中所展示。表面12m1的宽度大于表面12m2的宽度。在一些实施例中，可存在布置在模制锁定结构中的多个突出部分，且可取决于不同设计要求来调整或改变突出部分的数目。包封体的突出部分可增加半导体设备封装3的连接可靠性/稳定性。
图4A、图4B、图4C、图4D、图4E、图4F、图4G、图4H、图4I、图4J、图4K、图4L、图4M以及图4N说明根据本公开的一些实施例的用于制造半导体设备的方法。在一些实施例中，图4A、图4B、图4C、图4D、图4E、图4F、图4G、图4H、图4I、图4J、图4K、图4L、图4M以及图4N中的方法可用于制造如图1中所展示的半导体设备封装1。在其它实施例中，图4A、图4B、图4C、图4D、图4E、图4F、图4G、图4H、图4I、图4J、图4K、图4L、图4M以及图4N中的方法可用于制造其它半导体设备封装。
参看图4A，设置载体401。在一些实施例中，载体401具有安置在载体401上的粘性层(例如，胶带或粘性膜)。可取决于不同设计要求来确定载体401的材料。在一些实施例中，载体的材料可包含玻璃。(例如，对应于图1中的钝化层12d的)钝化层402形成/安置在载体401上。
参看图4B，(例如，对应于图1中的天线图案层12a的)天线图案层403形成在钝化层402上。天线图案层403覆盖钝化层402的一部分。天线图案层403具有一或多个开口以暴露钝化层402的一部分。
参看图4C，钝化层404形成在天线图案层403上和开口内，以接触从天线图案层403暴露的钝化层402。钝化层404具有一或多个开口以暴露天线图案层403的一部分。钝化层404的开口中的每一个具有与天线图案层403接触的第一表面和与第一表面相对的第二表面。如图4C中所展示，第二表面的宽度大于钝化层404的开口的第一表面的宽度。
参看图4D，(例如，对应于图1中的天线金属柱12p的)金属柱405形成在从钝化层404暴露的天线图案层403上。考虑到金属柱405的阻抗匹配、高度以及馈入点的大小，用于接触天线图案层403和金属柱405的开口将受限制。因此，可由钝化层(例如，PI层)界定更小开口，且可由光刻胶界定更宽开口，使得可将金属柱405填充到更宽开口中。
参看图4E，(例如，对应于图1中的包封体12e的)包封体406随后形成在钝化层404的一部分上。包封体406可完全覆盖金属柱405(例如，金属柱405的顶面和侧面)。包封体406可通过例如转移模制、压缩模制或任何其它合适的工艺的模制技术形成。
参看图4F，去除包封体406的一部分以暴露金属柱405的顶面4u。在一些实施例中，可同样去除金属柱405的一部分。在一些实施例中，包封体406可通过(例如)研磨或任何其它合适的工艺去除。在这一实施例中，首先形成金属柱405(如图4D中所展示)，接着形成包封体406以覆盖金属柱405(如图4E中所展示)。在一些其它实施例中，包封体406可首先形成在钝化层404上，接着包封体由激光刻蚀以形成通孔。接着，用导电材料填充通孔以形成金属柱405。在图4D到4F中所展示的实施例中的金属柱405与包封体406之间的接合程度比上文所描述的其它实施例更好。
参看图4G，钝化层407形成在包封体406和金属柱405的顶面4u的一部分上。钝化层407具有一或多个开口以暴露金属柱405的顶面4u的一部分。
参看图4H，(例如，对应于图1中的接地层12g的)RDL 408形成在从钝化层407暴露的金属柱405的顶面4u的部分上。RDL 408覆盖钝化层407的一部分。RDL 408具有一或多个开口以暴露钝化层407的一部分。
参看图4I，(例如，对应于图1中的介电层11d的)介电层409形成在RDL 408上和开口内，以接触从RDL 408暴露的钝化层407。介电层409具有一或多个开口以暴露RDL408的一部分。介电层409的开口中的每一个具有与RDL 408接触的第一表面和与第一表面相对的第二表面。如图4I中所展示，第二表面的宽度大于介电层409的开口的第一表面的宽度。参看图4J，形成多RDL层410。多RDL层410的顶面具有一或多个开口。
参看图4K，衬垫411形成在多RDL层410的顶面的一部分上，且形成在多RDL层410的开口上。参看图4L，电接点412安置在衬垫411上。在一些实施例中，电接点412包含可控塌陷芯片连接(C4)凸块、球状网格阵列(BGA)或连接盘网格阵列(LGA)。参看图4M，(例如，对应于图1中的电子组件13的)电子组件413电连接到多RDL层410。参看图4N，接着去除载体401以形成如图1中所展示的半导体设备封装1。
图5A、图5B、图5C、图5D以及图5E说明根据本公开的一些实施例的用于制造半导体设备封装的一部分的方法。在一些实施例中，图5A、图5B、图5C、图5D以及图5E中的方法可用于制造如图2中所展示的结构2。
参看图5A，设置结构51。图5A中的结构51与图4E中所展示的结构相同，且因此这里不重复用于形成结构51的详细步骤。
参看图5B，去除包封体的一部分以暴露金属柱的顶面。在一些实施例中，包封体可通过(例如)研磨工艺去除，且因此金属柱的顶面可经拉伸。金属柱的经拉伸顶面可能产生短路问题。
参看图5C，刻蚀/微刻蚀金属柱的顶面，从而去除金属柱的经拉伸顶面，且形成包封体与金属柱之间的间隙。刻蚀之后的金属柱的顶面的一部分具有弯曲表面。刻蚀之后的金属柱的顶面低于包封体的顶面。
参看图5D，钝化层形成在包封体和金属柱的顶面的一部分上。钝化层具有一或多个开口以暴露金属柱的顶面的一部分。将钝化层填充到图5C中的间隙中。参看图5E，RDL408形成在从钝化层暴露的金属柱的顶面的部分上。
图6A、图6B、图6C以及图6D说明根据本公开的一些实施例的用于制造半导体设备封装的一部分的方法。在一些实施例中，图6A、图6B、图6C以及图6D中的方法可用于制造如图3中所展示的半导体设备封装3的突出部分12m。
参看图6A，设置具有载体401、钝化层402以及天线图案层403的结构61。图6A中的结构61与图4B中所展示的结构相同，且因此这里不重复用于形成结构61的详细步骤。
参看图6B，钝化层404形成在天线图案层403上和开口内，以接触从天线图案层403暴露的钝化层402。钝化层404具有一或多个开口以暴露天线图案层403的一部分且暴露钝化层402的一部分。如图6B中所展示，形成在钝化层401上的开口的深度大于形成在天线图案层403上的开口的深度。钝化层404的开口中的每一个具有与钝化层401接触或邻近于所述钝化层的第一表面和与第一表面相对的第二表面。如图4C中所展示，第二表面的宽度大于钝化层404的开口的第一表面的宽度。
参看图6C，(例如，对应于图1中的天线金属柱12p的)金属柱405形成在从钝化层404暴露的天线图案层403上。
参看图6D，(例如，对应于图1中的包封体12e的)包封体406接着形成在钝化层404的一部分和从钝化层404的开口暴露的钝化层401的一部分上。包封体406可完全覆盖金属柱405(例如，金属柱405的顶面和侧面)。包封体406可通过例如转移模制、压缩模制或任何其它合适的工艺的模制技术形成。
如本文中所使用，术语“实质上”、“实质”、“近似”以及“约”用于指示和解释小的变化。举例来说，当结合数值使用时，术语可指小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。作为另一实例，膜或层的厚度“实质上均匀”可指膜或层的平均厚度的小于或等于±10％的标准偏差，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。术语“实质上共面”可指沿同一平面位于数微米内的两个表面，例如，沿同一平面位于40μm内、30μm内、20μm内、10μm内或1μm内。如果两个表面或组件之间的角为例如90°±10°，例如±5°、±4°、±3°、±2°、±1°、±0.5°、±0.1°或±0.05°，那么可将所述两个表面或组件视为“实质上垂直”。当结合事件或情况使用时，术语“实质上”、“实质”、“近似”以及“约”可指其中事件或情况精确出现的例子，以及其中事件或情况非常近似出现的例子。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含复数指示物。在一些实施例的描述中，设置于另一组件“上”或“上方”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件实体接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”以及“电导率”指代传输电流的能力。导电材料通常指对电流流动展现极小或零对抗的那些材料。电导率的一个量度是西门子(Siemens)每米(S/m)。通常，导电材料是电导率大于约104S/m(例如至少105S/m或至少106S/m)的一种材料。材料的电导率有时可随温度变化。除非另外规定，否则在室温下测量材料的电导率。
另外，有时在本文中以范围格式呈现量、比率以及其它数值。应理解，这种范围格式是出于便利和简洁目的而使用，且应灵活地理解，不仅包含明确地指定为范围极限的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
尽管已参考本公开的具体实施例描述并说明本公开，但这些描述和说明并不限制本公开。本领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替换等效元件而不脱离如由所附权利要求书定义的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造工艺中的变量等等，本公开中的工艺再现与实际装置之间可能存在区别。可存在未具体说明的本公开的其它实施例。应将所述说明书和图式视为说明性的，而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或工艺适应于本公开的目标、精神以及范围。所有这种修改都意图在所附权利要求书的范围内。虽然已参看按特定次序执行的特定操作来描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中具体指示，否则操作的次序和分组并非对本公开的限制。

Claims (20)

1.一种半导体设备封装，其包括：
电路层，其具有第一表面、与所述第一表面相对的第二表面；
天线模块，其具有天线图案层且安置在所述电路层的所述第一表面上；
金属柱，其电连接于所述天线图案层与所述电路层的所述第一表面之间；以及
包封体，其覆盖所述金属柱的侧面的至少一部分；
其中钝化层安置在所述包封体与所述天线图案层之间。
2.根据权利要求1所述的半导体设备封装，其中所述天线模块进一步包含接触所述电路层的所述第一表面的接地层。
3.根据权利要求1所述的半导体设备封装，其中所述电路层进一步包括在所述第一表面与所述第二表面之间延伸的侧面，其中所述电路层的所述侧面与所述天线模块的侧面实质上共面。
4.根据权利要求1所述的半导体设备封装，其中所述钝化层包括凹口。
5.根据权利要求1所述的半导体设备封装，其中
所述金属柱具有面对所述电路层的表面；
所述包封体具有面对所述电路层的表面；且
所述金属柱的所述表面的一部分从所述包封体的所述表面凹入。
6.根据权利要求5所述的半导体设备封装，其中所述金属柱的所述表面的所述部分具有弯曲表面。
7.根据权利要求5所述的半导体设备封装，其中间隙界定于所述包封体与所述金属柱之间。
8.根据权利要求7所述的半导体设备封装，其中所述天线模块进一步包括覆盖所述包封体和所述金属柱的第二钝化层，其中所述钝化层安置在所述间隙内。
9.根据权利要求4所述的半导体设备封装，其中所述包封体具有背对所述电路层的表面和从所述表面突出的突出部分。
10.根据权利要求1所述的半导体设备封装，其进一步包括电子组件，所述电子组件安置在所述电路层的所述第二表面上且通过所述电路层内的互连结构电连接到所述天线模块。
11.一种半导体设备封装，其包括：
包封体，其具有第一表面和与所述第一表面相对的第二表面；
电路层，其安置在所述第一表面上；以及
天线图案层，其安置在所述第二表面上；
其中所述包封体具有来自所述第一表面的凹口。
12.根据权利要求11所述的半导体设备封装，其进一步包括所述包封体内的金属柱，所述金属柱电连接于所述天线图案层与所述电路层之间。
13.根据权利要求11所述的半导体设备封装，其中所述金属柱的表面的部分具有弯曲表面。
14.根据权利要求11所述的半导体设备封装，其中间隙界定于所述包封体与所述金属柱之间。
15.根据权利要求14所述的半导体设备封装，其进一步包括覆盖所述包封体和所述金属柱的钝化层，其中所述钝化层安置在所述间隙内。
16.根据权利要求13所述的半导体设备封装，其中所述包封体具有从所述第二表面突出的突出部分。
17.根据权利要求11所述的半导体设备封装，其进一步包括电子组件，所述电子组件安置在背对所述包封体的所述电路层的表面上且通过所述电路层内的互连结构电连接到所述天线图案层。
18.一种用于制造半导体设备的方法，其包括：
形成天线图案层；
在所述天线图案层上形成导电柱；
形成包封体以覆盖所述导电柱且暴露所述导电柱的顶面；
在从所述包封体暴露的所述导电柱的所述顶面上形成接地层；以及
在所述接地层上形成电路层。
19.根据权利要求18所述的方法，其中所述包封体的形成进一步包括
形成所述包封体以完全覆盖所述导电柱；
去除所述包封体的一部分以暴露所述导电柱的所述顶面；以及
刻蚀从所述包封体暴露的所述导电柱的所述顶面。
20.根据权利要求18所述的方法，其进一步包括：在背对所述天线图案层的所述电路层的表面上安置电子组件。
CN202010294443.1A 2019-10-31 2020-04-15 半导体设备封装和其制造方法 Pending CN112750793A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/670,487 US11201386B2 (en) 2019-10-31 2019-10-31 Semiconductor device package and method for manufacturing the same
US16/670,487 2019-10-31

Publications (1)

Publication Number Publication Date
CN112750793A true CN112750793A (zh) 2021-05-04

Family

ID=75645166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010294443.1A Pending CN112750793A (zh) 2019-10-31 2020-04-15 半导体设备封装和其制造方法

Country Status (2)

Country Link
US (1) US11201386B2 (zh)
CN (1) CN112750793A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022762A (ko) * 2020-08-19 2022-02-28 삼성전자주식회사 반도체 패키지

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362234B2 (en) * 2014-01-07 2016-06-07 Freescale Semiconductor, Inc. Shielded device packages having antennas and related fabrication methods
US10312203B2 (en) 2016-12-13 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with antenna element
US10424550B2 (en) * 2017-12-19 2019-09-24 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device

Also Published As

Publication number Publication date
US20210135333A1 (en) 2021-05-06
US11201386B2 (en) 2021-12-14

Similar Documents

Publication Publication Date Title
US20230130259A1 (en) Radio frequency device packages
US11410899B2 (en) Semiconductor package device and method of manufacturing the same
US11600901B2 (en) Semiconductor device package and method of manufacturing the same
US6639299B2 (en) Semiconductor device having a chip size package including a passive element
US9984985B1 (en) Semiconductor package device with antenna array
US11605877B2 (en) Semiconductor device package and method of manufacturing the same
US10186779B2 (en) Semiconductor device package and method of manufacturing the same
US11682601B2 (en) Semiconductor device package
CN112053997A (zh) 半导体设备封装及其制造方法
US8018392B2 (en) Antenna element and semiconductor device
US20230387046A1 (en) Semiconductor device package and method of manufacturing the same
US11316249B2 (en) Semiconductor device package
US11201386B2 (en) Semiconductor device package and method for manufacturing the same
US11404799B2 (en) Semiconductor device package and method of manufacturing the same
US11538772B2 (en) Semiconductor device package and method of manufacturing the same
US11901270B2 (en) Semiconductor device package
US20210398904A1 (en) Semiconductor device package and method of manufacturing the same
CN116435198B (zh) 单极化空气耦合天线封装结构及制备方法
CN116230558B (zh) 单极化空气耦合天线封装结构及制备方法
CN116387799B (zh) 双极化空气耦合天线封装结构及制备方法
US11430750B2 (en) Semiconductor device package having an antenna formed over a foaming agent filled cavity in a support layer
US20230207729A1 (en) Semiconductor device package and method of manufacturing the same
US20230187374A1 (en) Electronic device and method of manufacturing the same
CN113839192A (zh) 半导体设备封装和其制造方法
JP2024538873A (ja) 高周波デバイスパッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination