CN112117198A - 封装集成波导 - Google Patents

封装集成波导 Download PDF

Info

Publication number
CN112117198A
CN112117198A CN202010539981.2A CN202010539981A CN112117198A CN 112117198 A CN112117198 A CN 112117198A CN 202010539981 A CN202010539981 A CN 202010539981A CN 112117198 A CN112117198 A CN 112117198A
Authority
CN
China
Prior art keywords
package substrate
waveguide
substrate
semiconductor die
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010539981.2A
Other languages
English (en)
Inventor
迈克尔·B·文森特
斯考特·M·海耶斯
龚志伟
斯坦凡·赖安·胡珀
帕斯卡尔·奥伯恩多夫
沃尔特·帕尔莫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN112117198A publication Critical patent/CN112117198A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/27—Adaptation for use in or on movable bodies
    • H01Q1/32—Adaptation for use in or on road or rail vehicles
    • H01Q1/3208—Adaptation for use in or on road or rail vehicles characterised by the application wherein the antenna is used
    • H01Q1/3233—Adaptation for use in or on road or rail vehicles characterised by the application wherein the antenna is used particular used as part of a sensor or in a security system, e.g. for automotive radar, navigation systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/121—Hollow waveguides integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/20—Non-resonant leaky-waveguide or transmission-line antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Manufacturing & Machinery (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

提供了一种制造封装半导体装置的方法。所述方法包括将半导体管芯附接到封装衬底。所述半导体管芯的键合焊盘耦接到天线辐射器，所述天线辐射器形成于所述封装衬底上。将波导附接到所述封装衬底。所述波导的开口包括基本上围绕所述天线辐射器的侧壁。在所述封装衬底的至少一部分之上沉积环氧树脂材料，同时使所述开口不含环氧树脂材料。

Description

封装集成波导
技术领域
本公开总体上涉及半导体装置封装，并且更具体地说，涉及一种具有封装集成波导的半导体装置。
背景技术
如今，一个不断增长的趋势是将雷达系统包括在汽车、卡车、公共汽车等车辆中，以便增强驾驶员对驾驶员车辆周围的物体的感知。当车辆接近物体(例如，其它车、行人和障碍物)时或当物体接近车辆时，驾驶员并非总是能够检测到物体并执行避免与物体碰撞所需的干预动作。安装在车辆上的汽车雷达系统可以检测到包括靠近车辆的其它车辆的物体的存在并向驾驶员提供及时的信息，使得驾驶员能够执行可能的干预动作。然而，此类汽车雷达系统可能会显著影响车辆成本。
发明内容
总体上提供了一种制造封装半导体装置的方法，所述方法包括：将半导体管芯附接到封装衬底，所述半导体管芯的键合焊盘耦接到天线辐射器，所述天线辐射器形成于所述封装衬底上；将波导附接到所述封装衬底，所述波导的开口具有基本上围绕所述天线辐射器的侧壁；以及在所述封装衬底的至少一部分之上沉积环氧树脂材料，所述波导的所述开口保持不含环氧树脂材料。所述波导的所述侧壁可以表征为由导电材料形成的导电侧壁，并且其中所述附接所述波导另外包括将所述导电侧壁连接到定位在所述衬底上的接地供应端。沉积所述环氧树脂材料可以包括底部填充形成于所述半导体管芯与所述衬底之间的间隙。所述附接所述波导的步骤可以在所述沉积所述环氧树脂材料的步骤之后发生。沉积所述环氧树脂材料可以包括包覆模制所述半导体管芯和所述衬底的至少一部分。所述波导开口的尺寸可以被配置用于传播mmWave信号。所述附接所述波导的步骤可以包括通过使用焊料、导电粘合剂(ECA)或各向异性导电膜(ACF)将所述波导附接到所述封装衬底。所述波导的所述开口可以在所述沉积所述环氧树脂材料的步骤之后形成。所述封装衬底可以表征为预成型衬底或堆积衬底，所述预成型衬底或堆积衬底包括重新分布层，所述重新分布层被配置用于将所述键合焊盘与所述天线辐射器耦接。
在另一个实施例中，提供了一种制造封装半导体装置的方法，所述方法包括：将半导体管芯附接到封装衬底，所述半导体管芯的键合焊盘耦接到天线辐射器，所述天线辐射器形成于所述封装衬底的表面处；将波导附接到所述封装衬底，所述波导的开口具有基本上围绕所述天线辐射器的导电侧壁；以及在所述封装衬底的至少一部分之上沉积环氧树脂材料，所述环氧树脂材料与所述封装衬底直接接触。所述波导可以包括波导衬底，所述波导衬底具有基本上围绕所述波导衬底中的开口的导电侧壁，并且其中所述附接所述波导可以另外包括在所述导电侧壁与定位在所述封装衬底上的接地供应端之间形成电连接。沉积所述环氧树脂材料可以包括底部填充形成于所述半导体管芯与所述衬底之间的间隙。沉积所述环氧树脂材料可以另外包括包覆模制所述半导体管芯和所述衬底的至少一部分。所述波导开口的尺寸可以被配置用于发射或接收雷达信号。所述封装衬底可以表征为堆积衬底，所述堆积衬底包括重新分布层，所述重新分布层被配置用于将所述键合焊盘与所述天线辐射器耦接。附接所述半导体管芯和附接所述波导可以是将所述半导体管芯和所述波导附接到所述封装衬底的同一主表面。
在又另一个实施例中，提供了一种封装半导体装置，所述封装半导体装置包括：封装衬底，所述封装衬底具有第一主表面和第二主表面；半导体管芯，所述半导体管芯具有有源表面和背面表面，所述半导体管芯附接到所述封装衬底；波导，所述波导在所述第一主表面处附接到所述封装衬底，所述波导的开口具有导电侧壁；天线辐射器，所述天线辐射器位于所述封装衬底的第一主表面处，所述天线辐射器通过所述封装衬底耦接到所述半导体管芯，所述天线辐射器暴露在所述波导的所述开口中；以及环氧树脂材料，所述环氧树脂材料包封所述封装衬底的至少一部分。所述封装衬底可以表征为预成型衬底或堆积衬底，所述预成型衬底或堆积衬底包括重新分布层，所述重新分布层被配置成将所述半导体管芯的所述有源表面上的键合焊盘与所述天线辐射器耦接。附接到所述封装衬底的所述半导体管芯可以包括所述半导体管芯的附接在所述封装衬底的所述第一主表面或所述第二主表面处的所述有源表面。所述波导的所述导电侧壁可以连接到所述封装衬底处的接地供应端。
附图说明
本发明是通过举例进行说明的并且不受附图限制，在附图中，类似的附图标记表示类似的要素。附图中的要素是为了简单和清楚起见而示出的并且不一定按比例绘制。
图1以平面视图示出了根据实施例的处于制造阶段的具有集成波导的示例封装半导体装置。
图2-3以简化的横截面视图示出了根据实施例的处于制造阶段的沿线A-A截取的图1的示例封装半导体装置。
图4以平面图示出了根据实施例的处于制造阶段的具有集成波导的另一个示例封装半导体装置。
图5-9以简化的横截面视图示出了根据实施例的处于制造阶段的沿线B-B截取的图4的示例封装半导体装置。
图10以简化的横截面视图示出了根据实施例的处于制造阶段的具有集成波导的另一个示例封装半导体装置。
图11-12以流程图的形式示出了根据实施例的形成具有集成波导的封装半导体装置的示例方法。
具体实施方式
总体上提供了一种具有集成波导的封装半导体装置。将半导体管芯和预成型波导附接到预成型封装衬底。半导体管芯以倒装芯片布置附接到封装衬底。在形成于波导中的气腔中暴露天线辐射器，从而实现雷达(例如毫米波，mmWave)信号的高效传播(例如，发射和/或接收)。通过将波导集成到封装中/上，将所要求的应用电路板空间最小化并且显著降低总成本。
图1以平面视图示出了根据实施例的处于制造阶段的包括集成波导的示例封装半导体装置100。在此例子中，封装半导体装置100可以表征为信号处理收发器装置，其中第一天线组用于发射信号并且第二天线组用于接收信号。封装半导体装置100包括半导体管芯102、封装衬底104、波导衬底106、波导(例如，108-110)、天线辐射器(例如，112、116)、波导的导电侧壁(例如，114、118)和环氧树脂底部填料120。此处，半导体管芯102被示出为附连到封装衬底104并且用环氧树脂120进行底部填充。波导(例如，108-110)被示出为附连到封装衬底104。在图2和图3所描绘的示例实施例中示出了封装半导体装置100的沿线A-A截取的包括波导108-110的横截面视图。
图2以简化的横截面视图示出了根据实施例的处于制造阶段的沿图1的线A-A截取的示例封装半导体装置200。在此制造阶段，封装半导体装置200包括附连到封装衬底104的半导体管芯102、波导108-110和导电球式连接器206(例如，焊球)。球式连接器206使用已知技术和材料附连在球端焊盘208处。可替换的是，球式连接器206可以是任何合适的导电材料，如金杆、铜柱等，以将封装半导体装置200的导电特征与例如印刷电路板电连接。
半导体管芯102具有有源表面(例如，具有电路系统的主表面)和背面表面(例如，与有源表面相对的主表面)。半导体管芯102包括位于有源表面处的键合焊盘212，所述键合焊盘212被配置用于通过封装衬底104连接到天线辐射器112和116。在此实施例中，采用导电柱(例如，铜柱、纳米管、焊料凸点)214将键合焊盘212连接到封装衬底104上的相应键合端焊盘216。在一些实施例中，可回流材料(例如，焊料)可以覆盖导电柱214的至少一部分以促进电连接到封装衬底104。半导体管芯102可以由任何合适的半导体材料，如硅、锗、砷化镓、氮化镓等形成。半导体管芯102可以另外包括任何数字电路、模拟电路、RF电路、存储器、信号处理器、MEMS、传感器等和其组合。
封装衬底104是包括重新分布层的预成型衬底。封装衬底104由绝缘材料形成并且包括定位于第一主表面上的导电键合端焊盘216-218和天线辐射器112和116以及定位于第二主表面上的球端焊盘208。导电迹线(例如，222-224)和通孔(例如，220)使键合端焊盘216-218、天线辐射器112和116以及球端焊盘208互连。形成于封装衬底104的第一主表面处的天线辐射器112和116通过封装衬底104的互连(例如，重新分布层)在半导体管芯的有源表面处电连接到键合焊盘212。例如，天线辐射器112通过互连224和对应的导电柱214以及键合端焊盘216电连接到键合焊盘(例如，212)。
在此实施例中，波导108-110是预成型的并且通过导电连接器210(例如，焊料、导电粘合剂(ECA)、各向异性导电膜(ACF))在键合端焊盘218处附接到封装衬底104。波导108-110包括形成于波导衬底106中的气腔202-204，从而允许天线辐射器112和116被暴露。波导108-110的尺寸(例如，宽度、长度)可以被配置用于传播具有期望波长的信号(例如，76-81GHz的雷达信号)。例如，波导108可以被配置用于传播(例如，发射)频率为77GHz的雷达信号。因为77GHz信号的波长为约4mm，所以波导108被配置成宽度尺寸为约2mm或所需波长的一半。
波导衬底106可以由非导电材料形成。在气腔202的侧壁114和气腔204的侧壁118上形成导电(例如，金属或其它导电材料)层。形成于侧壁114和118上的导电层耦接到封装衬底104的键合端焊盘218处的供应端(例如，接地)。在其它实施例中，形成于侧壁114和118上的导电层可以耦接到封装衬底104的其它供应端(例如，操作电压供应)。采用沉积工艺在侧壁114和118上溅射沉积导电层或涂层。在其它实施例中，可以采用其它技术在腔202-204的侧壁114和118上形成导电涂层或导电层。
在替代性实施例中，波导衬底106可以由如金属(例如，铝)等导电材料或其它导电材料形成。导电波导衬底106耦接到封装衬底104的供应端(例如，接地)。在其它实施例中，形成于侧壁114和118上的导电层可以耦接到封装衬底104的其它供应端(例如，操作电压供应)。
在图2所描绘的实施例中，在用环氧树脂120对半导体管芯102的有源表面与封装衬底104之间的间隙进行底部填充之前，将半导体管芯102和波导108-110附接到封装衬底104。半导体管芯102的有源表面与封装衬底104之间的间隙通常由于倒装芯片管芯附接而形成。对间隙进行底部填充提供了缓冲，以通过基本上包封半导体管芯102的有源表面和封装衬底104的一部分来最小化应力。
图3以简化的横截面视图示出了根据替代性实施例的处于制造阶段的沿图1线A-A截取的另一个示例封装半导体装置300。在此制造阶段，封装半导体装置300包括定位在封装衬底104之上的波导108-110，所述封装衬底104具有附接的半导体管芯102和导电球式连接器306(例如，焊球)。波导108-110附接到封装衬底104，用环氧树脂材料对形成于半导体管芯102与封装衬底104之间的间隙进行底部填充。球式连接器306使用已知技术和材料附连在球端焊鼎308处。可替换的是，球式连接器306可以是任何合适的导电材料，如金杆、铜柱等，以将封装半导体装置300的导电特征与例如印刷电路板电连接。
半导体管芯102具有有源表面(例如，具有电路系统的主表面)和背面表面(例如，与有源表面相对的主表面)。半导体管芯102包括位于有源表面处的键合焊盘312，所述键合焊盘312被配置用于通过封装衬底104连接到天线辐射器112和116。在此实施例中，采用导电柱(例如，铜柱、纳米管、焊料凸点)314将键合焊盘312连接到封装衬底104上的相应键合端焊盘316。在一些实施例中，可回流材料(例如，焊料)可以覆盖导电柱314的至少一部分以促进电连接到封装衬底104。半导体管芯102可以由任何合适的半导体材料，如硅、锗、砷化镓、氮化镓等形成。半导体管芯102可以另外包括任何数字电路、模拟电路、RF电路、存储器、信号处理器、MEMS、传感器等和其组合。
封装衬底104是包括重新分布层的预成型衬底。封装衬底104由绝缘材料形成并且包括定位于第一主表面上的导电键合端焊盘316-318和天线辐射器112和116以及定位于第二主表面上的球端焊盘308。导电迹线(例如，322-324)和通孔(例如，320)使键合端焊盘316-318、天线辐射器112和116以及球端焊盘308互连。形成于封装衬底104的第一主表面处的天线辐射器112和116通过封装衬底104的互连(例如，重新分布层)在半导体管芯的有源表面处电连接到键合焊盘312。例如，天线辐射器112通过互连324和对应的导电柱314以及键合端焊盘316电连接到键合焊盘(例如，312)。
在此实施例中，波导108-110是预成型的并且附接到封装衬底104，在此之前，用环氧树脂材料对形成于半导体管芯102与封装衬底104之间的间隙进行底部填充。波导108-110通过导电连接器310(例如，焊料、导电粘合剂(ECA)、各向异性导电膜(ACF))位于键合端焊盘318处。波导108-110包括形成于波导衬底106中的气腔326-328，从而允许天线辐射器112和116被暴露。波导108-110的尺寸(例如，宽度、长度)可以被配置用于传播具有期望波长的信号(例如，76-81GHz的雷达信号)。例如，波导108可以被配置用于传播(例如，发射)频率为77GHz的雷达信号。因为77GHz信号的波长为约4mm，所以波导108被配置成宽度尺寸为约2mm或所需波长的一半。
波导衬底106可以由非导电材料形成。在气腔326的侧壁114和气腔328的侧壁118上形成导电(例如，金属或其它导电材料)层。形成于侧壁114和118上的导电层耦接到封装衬底104的键合端焊盘318处的供应端(例如，接地)。在其它实施例中，形成于侧壁114和118上的导电层可以耦接到封装衬底104的其它供应端(例如，操作电压供应)。采用沉积工艺在侧壁114和118上溅射沉积导电层或涂层。在其它实施例中，可以采用其它技术在腔326-328的侧壁114和118上形成导电涂层或导电层。
在替代性实施例中，波导衬底106可以由如金属(例如，铝)等导电材料或其它导电材料形成。导电波导衬底106耦接到封装衬底104的供应端(例如，接地)。在其它实施例中，形成于侧壁114和118上的导电层可以耦接到封装衬底104的其它供应端(例如，操作电压供应)。
在图3所描绘的实施例中，将波导108-110附接到封装衬底104，在此之前，对半导体管芯102的有源表面与封装衬底104之间的间隙进行底部填充。半导体管芯102的有源表面与封装衬底104之间的间隙通常由于倒装芯片管芯附接而形成。对间隙进行底部填充提供了缓冲，以通过基本上包封半导体管芯102的有源表面和封装衬底104的一部分来最小化应力。
图4以平面视图示出了根据实施例的处于制造阶段的包括集成波导的另一个示例封装半导体装置400。在此例子中，封装半导体装置400可以表征为信号处理收发器装置，其中第一天线组用于发射信号并且第二天线组用于接收信号。封装半导体装置400包括半导体管芯(未示出)、环氧树脂包封料402、封装衬底404、波导衬底406、波导(例如，408-410)、天线辐射器(例如，412、416)和波导的导电侧壁(例如，414、418)。在图5-9所描绘的示例实施例中示出了封装半导体装置400的沿线B-B截取的包括波导408-410的横截面视图。
图5以简化的横截面视图示出了根据实施例的处于制造阶段的沿图4的线B-B截取的示例封装半导体装置500。在此制造阶段，封装半导体装置500包括附连到封装衬底404的半导体管芯502、波导408-410和导电球式连接器506(例如，焊球)。球式连接器506使用已知技术和材料附连在球端焊盘508处。可替换的是，球式连接器506可以是任何合适的导电材料，如金杆、铜柱等，以将封装半导体装置500的导电特征与例如印刷电路板电连接。
半导体管芯502具有有源表面(例如，具有电路系统的主表面)和背面表面(例如，与有源表面相对的主表面)。半导体管芯502包括位于有源表面处的键合焊盘512，所述键合焊盘512被配置用于通过封装衬底404连接到天线辐射器412和416。在此实施例中，采用导电柱(例如，铜柱、纳米管、焊料凸点)514将键合焊盘512连接到封装衬底404上的相应键合端焊盘516。在一些实施例中，可回流材料(例如，焊料)可以覆盖导电柱514的至少一部分以促进电连接到封装衬底404。半导体管芯502可以由任何合适的半导体材料，如硅、锗、砷化镓、氮化镓等形成。半导体管芯502可以另外包括任何数字电路、模拟电路、RF电路、存储器、信号处理器、MEMS、传感器等和其组合。
封装衬底404是包括重新分布层的预成型衬底。封装衬底404由绝缘材料形成并且包括定位于第一主表面上的导电键合端焊盘516-518和天线辐射器412和416以及定位于第二主表面上的球端焊盘508。导电迹线(例如，522-524)和通孔(例如，520)使键合端焊盘516-518、天线辐射器412和416以及球端焊盘508互连。形成于封装衬底404的第一主表面处的天线辐射器412和416通过封装衬底404的互连(例如，重新分布层)在半导体管芯的有源表面处电连接到键合焊盘512。例如，天线辐射器412通过互连524和对应的导电柱514以及键合端焊盘516电连接到键合焊盘(例如，512)。
在此实施例中，波导408-410是预成型的并且通过导电连接器510(例如，焊料、ECA、ACF)在键合端焊盘518处附接到封装衬底404。波导408-410包括形成于波导衬底406中的气腔526-528，从而允许天线辐射器412和416被暴露。波导408-410的尺寸(例如，宽度、长度)可以被配置用于传播具有期望波长的信号(例如，76-81GHz的雷达信号)。例如，波导408可以被配置用于传播(例如，发射)频率为77GHz的雷达信号。因为77GHz信号的波长为约4mm，所以波导408被配置成宽度尺寸为约2mm或所需波长的一半。
波导衬底406可以由非导电材料(例如，陶瓷、FR-4)形成。在气腔526的侧壁414和气腔528的侧壁418上形成导电(例如，金属或其它导电材料)层。形成于侧壁414和418上的导电层耦接到封装衬底404的键合端焊盘518处的供应端(例如，接地)。在其它实施例中，形成于侧壁414和418上的导电层可以耦接到封装衬底404的其它供应端(例如，操作电压供应)。采用沉积工艺在侧壁414和418上溅射沉积导电层或涂层。在其它实施例中，可以采用其它技术在腔526-528的侧壁414和418上形成导电涂层或导电层。
在替代性实施例中，波导衬底406可以由如金属(例如，铝)等导电材料或其它导电材料形成。导电波导衬底406耦接到封装衬底404的供应端(例如，接地)。在其它实施例中，导电波导衬底406可以耦接到封装衬底404的其它供应端(例如，操作电压供应)。
在图5所描绘的实施例中，在用环氧树脂材料包封料至少部分地包封半导体管芯502和封装衬底404的一部分之前，将半导体管芯502和波导408-410附接到封装衬底404。在此实施例中，环氧树脂材料使用表征为包覆模制的注塑模制工艺沉积在半导体管芯502和封装衬底404之上。在用包封料对半导体管芯502和封装衬底404进行包覆模制之后，气腔526-528保持基本上不含包封料。在替代性实施例中，在用包封料对半导体管芯502和封装衬底404进行包覆模制之前，可以用环氧树脂材料对半导体管芯502的有源表面与封装衬底404之间的间隙进行底部填充。
图6以简化的横截面视图示出了根据实施例的处于制造阶段的沿图4的线B-B截取的另一个示例封装半导体装置600。在此制造阶段，封装半导体装置600包括定位在部分包封的半导体管芯502和封装衬底404之上的波导408-410。波导408-410在形成于包封料402中的腔632-634处附接到封装衬底404，从而暴露天线辐射器412和416。在此实施例中，导电球式连接器606(例如，焊球)使用已知技术和材料附连在球端焊盘608和印刷电路板626处。可替换的是，球式连接器606可以是任何合适的导电材料，如金杆、铜柱等，以将封装半导体装置600的导电特征部与例如印刷电路板626电连接。
半导体管芯602具有有源表面(例如，具有电路系统的主表面)和背面表面(例如，与有源表面相对的主表面)。半导体管芯602包括位于有源表面处的键合焊盘612，所述键合焊盘612被配置用于通过封装衬底404连接到天线辐射器412和416。在此实施例中，采用导电柱(例如，铜柱、纳米管、焊料凸点)614将键合焊盘612连接到封装衬底404上的相应键合端焊盘616。在一些实施例中，可回流材料(例如，焊料)可以覆盖导电柱614的至少一部分以促进电连接到封装衬底404。半导体管芯602可以由任何合适的半导体材料，如硅、锗、砷化镓、氮化镓等形成。半导体管芯602可以另外包括任何数字电路、模拟电路、RF电路、存储器、信号处理器、MEMS、传感器等和其组合。
封装衬底404是包括重新分布层的预成型衬底。封装衬底404由绝缘材料形成并且包括定位于第一主表面上的导电键合端焊盘616-618和天线辐射器412和416以及定位于第二主表面上的球端焊盘608。导电迹线(例如，622-624)和通孔(例如，620)使键合端焊盘616-618、天线辐射器412和416以及球端焊盘608互连。形成于封装衬底404的第一主表面处的天线辐射器412和416通过封装衬底404的互连(例如，重新分布层)在半导体管芯的有源表面处电连接到键合焊盘612。例如，天线辐射器412通过互连624和对应的导电柱614以及键合端焊盘616电连接到键合焊盘(例如，612)。
在此实施例中，波导408-410是预成型的并且通过导电连接器610(例如，焊料、ECA、ACF)在键合端焊盘618处附接到封装衬底404。波导408-410包括形成于波导衬底406中的气腔628-630，从而允许天线辐射器412和416在波导408-410附接到封装衬底404之后允许被暴露。波导408-410的尺寸(例如，宽度、长度)可以被配置用于传播具有期望波长的信号(例如，76-81GHz的雷达信号)。例如，波导408可以被配置用于传播(例如，发射)频率为77GHz的雷达信号。因为77GHz信号的波长为约4mm，所以波导408被配置成宽度尺寸为约2mm或所需波长的一半。
波导衬底406可以由非导电材料(例如，陶瓷、FR-4)形成。在气腔526的侧壁414和气腔528的侧壁418上形成导电(例如，金属或其它导电材料)层。形成于侧壁414和418上的导电层耦接到封装衬底404的键合端焊盘618处的供应端(例如，接地)。在其它实施例中，形成于侧壁414和418上的导电层可以耦接到封装衬底404的其它供应端(例如，操作电压供应)。采用沉积工艺在侧壁414和418上溅射沉积导电层或涂层。在其它实施例中，可以采用其它技术在腔628-630的侧壁414和418上形成导电涂层或导电层。
在替代性实施例中，波导衬底406可以由如金属(例如，铝)等导电材料或其它导电材料形成。导电波导衬底406耦接到封装衬底404的键合端焊盘618处的供应端(例如，接地)。在其它实施例中，导电波导衬底406可以耦接到封装衬底404的其它供应端(例如，操作电压供应)。
在图6所描绘的实施例中，将波导408-410附接到封装衬底404，在此之前，用环氧树脂材料包封料402包封半导体管芯602和封装衬底404的一部分。在此实施例中，环氧树脂材料402使用表征为膜辅助模制的注塑包覆模制工艺沉积在半导体管芯602和封装衬底404之上，由此使保形膜与衬底404的表面区域接触以形成腔632-634。在其他实施例中，腔632-634可以通过其他合适的技术，例如激光钻孔、干法蚀刻、湿法蚀刻或其组合形成。在替代性实施例中，在用包封料对半导体管芯602和封装衬底404进行包覆模制之前，可以用环氧树脂材料对半导体管芯602的有源表面与封装衬底404之间的间隙604进行底部填充。
图7以简化的横截面视图示出了根据实施例的处于制造阶段的沿图4的B-B截取的示例封装半导体装置700。在此制造阶段，封装半导体装置700包括附连到封装衬底404的半导体管芯702、波导408-410和导电球式连接器706(例如，焊球)。球式连接器706使用已知技术和材料附连在球端焊盘708处。可替换的是，球式连接器706可以是任何合适的导电材料，如金杆、铜柱等，以将封装半导体装置700的导电特征与例如印刷电路板电连接。
半导体管芯702具有有源表面(例如，具有电路系统的主表面)和背面表面(例如，与有源表面相对的主表面)。半导体管芯702包括位于有源表面处的键合焊盘712，所述键合焊盘712被配置用于通过封装衬底404连接到天线辐射器412和416。在此实施例中，采用导电柱714(例如，铜柱、纳米管、焊料凸点)将键合焊盘712连接到封装衬底404上的相应键合端焊盘716。在一些实施例中，可回流材料(例如，焊料)可以覆盖导电柱714的至少一部分以促进电连接到封装衬底404。半导体管芯702可以由任何合适的半导体材料，如硅、锗、砷化镓、氮化镓等形成。半导体管芯702可以另外包括任何数字电路、模拟电路、RF电路、存储器、信号处理器、MEMS、传感器等和其组合。
封装衬底404是包括重新分布层的预成型衬底。封装衬底404由绝缘材料形成并且包括定位于第一主表面上的导电键合端焊盘716-718和天线辐射器412和416以及定位于第二主表面上的球端焊盘708。导电迹线(例如，722-724)和通孔(例如，720)使键合端焊盘716-718、天线辐射器412和416以及球端焊盘708互连。形成于封装衬底404的第一主表面处的天线辐射器412和416通过封装衬底404的互连(例如，重新分布层)在半导体管芯的有源表面处电连接到键合焊盘712。例如，天线辐射器412通过互连724和对应的导电柱714以及键合端焊盘716电连接到键合焊盘(例如，712)。
在此实施例中，在封装衬底404上键合端焊盘718处形成波导408-410。通过使用导电通孔或柱710的围栏作为围绕气腔726-728的波导衬底部分来形成波导408-410。导电通孔或柱710基本上形成导电侧壁414和418，所述侧壁414和418耦接到封装衬底404的键合端焊盘718处的供应端(例如，接地)。在其它实施例中，导电侧壁414和418可以耦接到封装衬底404的其它供应端(例如，操作电压供应)。波导408-410的尺寸(例如，宽度、长度)可以被配置用于传播具有期望波长的信号(例如，76-81GHz的雷达信号)。例如，波导408可以被配置用于传播(例如，发射)频率为77GHz的雷达信号。因为77GHz信号的波长为约4mm，所以波导408被配置成宽度尺寸为约2mm或所需波长的一半。
图8以简化的横截面视图示出了根据实施例的处于后续制造阶段的沿图4的线B-B截取的示例封装半导体装置700。在此制造阶段，封装半导体装置700包括半导体管芯702、波导408-410和用环氧树脂材料包封料802包封的封装衬底404。在此实施例中，环氧树脂材料802使用表征为包覆模制的注塑模制工艺沉积在半导体管芯702、波导408-410和封装衬底404之上。在替代性实施例中，在用包封料对半导体管芯702、波导408-410和封装衬底404进行包覆模制之前，可以用环氧树脂材料对半导体管芯702的有源表面与封装衬底404之间的间隙进行底部填充。
图9以简化的横截面视图示出了根据实施例的处于后续制造阶段的沿图4的线B-B截取的示例封装半导体装置700。在此制造阶段，封装半导体装置700包括气腔902-904，所述气腔902-904形成为暴露天线辐射器412和416以及波导408-410的侧壁414和418。在此实施例中，例如使用如激光钻孔、干法蚀刻、湿法蚀刻或其组合等技术，将环氧树脂材料802从由导电通孔或柱710包围的区域移除以形成气腔902-904。
图10以简化的横截面视图示出了根据实施例的处于制造阶段的具有集成波导的另一个示例封装半导体装置1000。在此制造阶段，封装半导体装置1000包括半导体管芯1002，所述半导体管芯1002附连到形成于封装衬底1004上的堆积衬底1006。封装衬底1004配置有集成波导1008-1010。使用已知技术和材料在堆积衬底1006的球端焊盘1034处附连球式连接器1032(例如，焊球)。可替换的是，球式连接器1032可以是任何合适的导电材料，如金杆、铜柱等，以将封装半导体装置1000的导电特征与例如印刷电路板电连接。
半导体管芯1002具有有源表面(例如，具有电路系统的主表面)和背面表面(例如，与有源表面相对的主表面)。半导体管芯1002包括位于有源表面处的键合焊盘1030，所述键合焊盘1030被配置用于通过堆积衬底1006连接到天线辐射器1012和1016。半导体管芯1002可以由任何合适的半导体材料，如硅、锗、砷化镓、氮化镓等形成。半导体管芯1002可以另外包括任何数字电路、模拟电路、RF电路、存储器、信号处理器、MEMS、传感器等和其组合。
封装衬底1004是包括集成波导1008-1010的预成型衬底。封装衬底1004可以由非导电材料(例如，陶瓷、FR-4)形成。在波导1008-1010的侧壁1014和1018上形成导电(例如，金属或其它导电材料)层或涂层。在腔1026-1028中安置牺牲材料1036以在堆积工艺期间提供基本上平坦的表面，以形成堆积衬底1006。在形成堆积衬底1006之后，移除牺牲材料1036以在波导1008-1010的腔1026-1028中暴露天线辐射器1012和1016以及侧壁1014和1018。牺牲材料1036可以通过例如激光移除工艺移除或被化学蚀刻掉。形成于侧壁1014和1018上的导电层通过堆积衬底1006耦接到供应端(例如，接地)。在其它实施例中，形成于侧壁1014和1018上的导电层可以耦接到堆积衬底1006的其它供应端(例如，操作电压供应)。采用沉积工艺在侧壁1014和1018上溅射沉积导电层或涂层。在其它实施例中，可以采用其它技术在侧壁1014和1018上形成导电涂层或导电层。波导1008-1010的尺寸(例如，宽度、长度)可以被配置用于传播具有期望波长的信号(例如，76-81GHz的雷达信号)。例如，波导1008可以被配置用于传播(例如，发射)频率为77GHz的雷达信号。因为77GHz信号的波长为约4mm，所以波导1008被配置成宽度尺寸为约2mm或所需波长的一半。
堆积衬底1006通过堆积工艺形成，在所述堆积工艺中，图案化绝缘层和导电层并对其进行依次堆积以形成互连的重新分布层。半导体管芯1002通过堆积衬底1006互连到天线辐射器1012和1016。堆积衬底1006包括形成于第一主表面上的导电键合端焊盘1038和球端焊盘1034以及使键合端焊盘1038、天线辐射器1012和1016和球端焊盘1034互连的导电迹线1022-1024和通孔1020。键合端焊盘1038形成与半导体管芯1002的键合焊盘1030以及天线辐射器1012和1016的电连接。形成于堆积衬底1006的第二主表面处的天线辐射器1012和1016通过堆积衬底1006的互连(例如，重新分布层)在半导体管芯1002的有源表面处电连接到键合焊盘1030。例如，天线辐射器1012通过互连1024和对应的键合端焊盘1038电连接到键合焊盘1030。
图11以流程图的形式示出了根据实施例的形成具有集成波导的封装半导体装置的示例方法1100。在此实施例中，封装半导体装置包括半导体管芯和在经历模制工艺之前附接到封装衬底的波导。
在步骤1102处，提供半导体管芯。在此实施例中，半导体管芯包括位于有源表面处的键合焊盘，所述键合焊盘被配置用于通过所述封装衬底连接到天线辐射器。半导体管芯可以由任何合适的半导体材料，如硅、锗、砷化镓、氮化镓等形成。半导体管芯可以另外包括任何数字电路、模拟电路、RF电路、存储器、信号处理器、MEMS、传感器等和其组合。
在步骤1104处，提供封装衬底。在此实施例中，封装衬底是包括重新分布层(例如，金属互连层)的预成型衬底。在替代性实施例中，封装衬底可以形成为堆积衬底。在又另一个实施例中，封装衬底可以被配置成结合一个或多个波导。在封装衬底的第一主表面处形成天线辐射器和键合端焊盘并且在封装衬底的第二主表面处形成球端焊盘。天线辐射器通过重新分布层电连接到半导体管芯的键合焊盘。
在步骤1106处，提供波导。在此实施例中，波导是预成型的并且在后续步骤中附接到封装衬底。波导被配置成具有气腔，所述气腔形成于波导衬底中以允许天线辐射器在组装时被暴露。波导气腔的尺寸(例如，宽度、长度)可以被配置用于传播具有期望波长的信号(例如，76-81GHz的雷达信号)。波导衬底可以由非导电材料(例如，陶瓷、FR-4)形成。在气腔的侧壁上形成导电(例如，金属或其它导电材料)层。形成于侧壁上的导电层在后续步骤处耦接到供应端(例如，接地)。
在步骤1108处，将半导体管芯和波导组装到封装衬底。在此实施例中，半导体管芯以倒装芯片配置附接在封装衬底的第一部分处并且波导附接在封装衬底的第二部分处。使用导电柱(例如，铜柱、纳米管、焊料凸点)将半导体管芯的键合焊鼎连接到封装衬底上的相应键合端焊盘。在附接半导体管芯的情况下，在天线辐射器与半导体管芯之间形成导电路径。波导通过导电连接器(例如，焊料、ECA、ACF)在键合端焊盘处附接到封装衬底，并且形成于波导的侧壁上的导电层耦接到封装衬底的供应端。
在步骤1110处，执行模制工艺。在此实施例中，对形成于半导体管芯与封装衬底之间的间隙进行底部填充。底部填充模制工艺包括通过毛细管作用吸入到间隙中的经过分配的环氧树脂材料。在替代性实施例中，用环氧树脂材料包封料对半导体管芯和封装衬底的部分进行包覆模制，同时使气腔不含包封料。包覆模制工艺可以利用膜辅助模制(FAM)来使气腔不含包封料。在一个实施例中，包覆模制工艺可以在底部填充模制工艺之后发生。
在步骤1112处，完成封装组装。在此实施例中，将导电球式连接器(例如，焊球)在球端焊盘处附接到封装衬底。球式连接器使用已知技术和材料连接在球端焊盘处。可替换的是，球式连接器可由任何合适的导电结构，如金杆、铜柱等形成。
在步骤1114处，将封装组装到印刷电路板(PCB)。在此实施例中，封装半导体装置附接到例如印刷电路板。将附连到封装衬底的球式连接器附接到PCB，所述PCB被配置成在封装半导体装置的导电特征部与PCB的导电特征部之间形成导电路径。
图12以流程图的形式示出了根据实施例的形成具有集成波导的封装半导体装置的替代性示例方法。在此实施例中，封装半导体装置包括半导体管芯，所述半导体管芯附接到封装衬底并且在波导附接到封装衬底之前经历模制工艺。
在步骤1202处，提供半导体管芯。在此实施例中，半导体管芯包括位于有源表面处的键合焊盘，所述键合焊盘被配置用于通过封装衬底连接到天线辐射器。半导体管芯可以由任何合适的半导体材料，如硅、锗、砷化镓、氮化镓等形成。半导体管芯可以另外包括任何数字电路、模拟电路、RF电路、存储器、信号处理器、MEMS、传感器等和其组合。
在步骤1204处，提供封装衬底。在此实施例中，封装衬底是包括重新分布层(如金属互连层)的预成型衬底。在替代性实施例中，封装衬底可以形成为堆积衬底。在又另一个实施例中，封装衬底可以被配置成结合一个或多个波导。在封装衬底的第一主表面处形成天线辐射器和键合端焊盘并且在封装衬底的第二主表面处形成球端焊盘。天线辐射器通过重新分布层电连接到半导体管芯的键合焊盘。
在步骤1206处，将半导体管芯组装到封装衬底。在此实施例中，半导体管芯以倒装芯片配置附接在封装衬底的第一部分处。使用如铜柱、纳米管、焊料凸点等导电柱将半导体管芯的键合焊盘连接到封装衬底上的相应键合端焊盘。在附接半导体管芯的情况下，在天线辐射器与半导体管芯之间形成导电路径。
在步骤1208处，执行模制工艺。在此实施例中，对形成于半导体管芯与封装衬底之间的间隙进行底部填充。底部填充模制工艺包括分配通过毛细管作用吸入到间隙中的环氧树脂材料。在替代性实施例中，用环氧树脂材料包封料对半导体管芯和封装衬底的部分进行包覆模制。包覆模制工艺可以利用膜辅助模制(FAM)在包封料中形成开口以供后续附接波导。开口形成为使得天线辐射器被暴露。在一个实施例中，包覆模制工艺可以在底部填充模制工艺之后发生。
在步骤1210处，完成封装组装。在此实施例中，将导电球式连接器(例如，焊球)在球端焊盘处附接到封装衬底。球式连接器使用已知技术和材料连接在球端焊盘处。可替换的是，球式连接器可由任何合适的导电结构，如金杆、铜柱等形成。
在步骤1212处，将波导组装到封装。在此实施例中，波导是预成型的并且在形成于包封料中的开口处附接到封装衬底。波导被配置成具有气腔，所述气腔形成于波导衬底中以允许天线辐射器在组装时被暴露。波导气腔的尺寸(例如，宽度、长度)可以被配置用于传播具有期望波长的信号(例如，76-81GHz的雷达信号)。波导衬底可以由非导电材料(例如，陶瓷、FR-4)形成。在气腔的侧壁上形成导电(例如，金属或其它导电材料)层。形成于侧壁上的导电层耦接到封装衬底的供应端。波导通过导电连接器(例如，焊料、ECA、ACF)在键合端焊盘处附接到封装衬底。
在步骤1214处，将封装组装到PCB。在此实施例中，封装半导体装置附接到例如印刷电路板。将附连到封装衬底的球式连接器附接到PCB，所述PCB被配置成在封装半导体装置的导电特征部与PCB的导电特征部之间形成导电路径。
到目前为止，应当理解的是，已经提供了一种具有集成波导的封装半导体装置。将半导体管芯和预成型波导附接到预成型封装衬底。半导体管芯以倒装芯片布置附接到封装衬底。在形成于波导中的气腔中暴露天线辐射器，从而实现雷达(例如毫米波，mmWave)信号的高效传播(例如，发射和/或接收)。通过将波导集成到封装中/上，将所要求的应用电路板空间最小化并且显著降低总成本。
说明书和权利要求中的术语“前面”、“背面”、“顶部”、“底部”“上方”、“下方”等(如果有的话)用于描述性目的并且不一定用于描述不变的相对位置。应当理解的是，如此使用的术语在适当情况下是可互换的，使得相比于在本文所说明或以其它方式描述的朝向，本文所描述的本发明实施例能够在其它朝向上操作。
尽管本文参考具体实施例描述了本发明，但是在不脱离如下面的权利要求中所阐述的本发明的范围的情况下，可以进行各种修改和改变。因此，说明书和附图应被视为具有说明性而非限制性意义，并且所有此类修改旨在包括在本发明的范围内。本文关于具体实施例描述的任何益处、优点或问题解决方案不旨在被解释为任何或所有权利要求的关键、必需或必要的特征或要素。
此外，如本文中所使用的术语“一个或一种(a或an)”被定义为一个或多于一个。而且，在权利要求中使用如“至少一个”和“一个或多个”等引入性短语不应被解释为暗示通过不定冠词“一个或一种(a或an)”引入的另一权利要求要素将包含此类所引入权利要求要素的任何特定权利要求限于仅包含一个此类要素的发明，甚至是在同一权利要求包括引入性短语“一个或多个”或“至少一个”以及如“一个或一种(a或an)”等不定冠词时也是如此。对于定冠词的使用也是如此。
除非另有说明，否则如“第一”和“第二”等术语用于任意区分此类术语描述的要素。因此，这些术语不一定旨在指示此类要素的时间优先次序或其它优先次序。

Claims (10)

1.一种制造封装半导体装置的方法，其特征在于，所述方法包括：
将半导体管芯附接到封装衬底，所述半导体管芯的键合焊盘耦接到天线辐射器，所述天线辐射器形成于所述封装衬底上；
将波导附接到所述封装衬底，所述波导的开口具有基本上围绕所述天线辐射器的侧壁；以及
在所述封装衬底的至少一部分之上沉积环氧树脂材料，所述波导的所述开口保持不含环氧树脂材料。
2.根据权利要求1所述的方法，其特征在于，所述波导的所述侧壁为由导电材料形成的导电侧壁，并且其中所述附接所述波导另外包括将所述导电侧壁连接到位于所述衬底上的接地供应端。
3.根据权利要求1所述的方法，其特征在于，沉积所述环氧树脂材料包括底部填充形成于所述半导体管芯与所述衬底之间的间隙。
4.根据权利要求1所述的方法，其特征在于，所述封装衬底为预成型衬底或堆积衬底，所述预成型衬底或堆积衬底包括重新分布层，所述重新分布层被配置用于将所述键合焊盘与所述天线辐射器耦接。
5.一种制造封装半导体装置的方法，其特征在于，所述方法包括：
将半导体管芯附接到封装衬底，所述半导体管芯的键合焊盘耦接到天线辐射器，所述天线辐射器形成于所述封装衬底的表面处；
将波导附接到所述封装衬底，所述波导的开口具有基本上围绕所述天线辐射器的导电侧壁；以及
在所述封装衬底的至少一部分之上沉积环氧树脂材料，所述环氧树脂材料与所述封装衬底直接接触。
6.根据权利要求5所述的方法，其特征在于，所述波导包括波导衬底，所述波导衬底具有基本上围绕所述波导衬底中的开口的导电侧壁，并且其中所述附接所述波导另外包括在所述导电侧壁与位于所述封装衬底上的接地供应端之间形成电连接。
7.根据权利要求5所述的方法，其特征在于，所述封装衬底为预成型衬底，所述预成型衬底包括重新分布层，所述重新分布层被配置用于将所述键合焊盘与所述天线辐射器耦接。
8.一种封装半导体装置，其特征在于，包括：
封装衬底，所述封装衬底具有第一主表面和第二主表面；
半导体管芯，所述半导体管芯具有有源表面和背面表面，所述半导体管芯附接到所述封装衬底；
波导，所述波导在所述第一主表面处附接到所述封装衬底，所述波导的开口具有导电侧壁；
天线辐射器，所述天线辐射器位于所述封装衬底的第一主表面处，所述天线辐射器通过所述封装衬底耦接到所述半导体管芯，所述天线辐射器暴露在所述波导的所述开口中；以及
环氧树脂材料，所述环氧树脂材料包封所述封装衬底的至少一部分。
9.根据权利要求8所述的封装半导体装置，其特征在于，所述封装衬底为预成型衬底或堆积衬底，所述预成型衬底或堆积衬底包括重新分布层，所述重新分布层被配置成将所述半导体管芯的所述有源表面上的键合焊盘与所述天线辐射器耦接。
10.根据权利要求8所述的封装半导体装置，其特征在于，所述波导的所述导电侧壁连接到所述封装衬底处的接地供应端。
CN202010539981.2A 2019-06-20 2020-06-12 封装集成波导 Pending CN112117198A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/446,861 US11031681B2 (en) 2019-06-20 2019-06-20 Package integrated waveguide
US16/446,861 2019-06-20

Publications (1)

Publication Number Publication Date
CN112117198A true CN112117198A (zh) 2020-12-22

Family

ID=73799265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010539981.2A Pending CN112117198A (zh) 2019-06-20 2020-06-12 封装集成波导

Country Status (2)

Country Link
US (1) US11031681B2 (zh)
CN (1) CN112117198A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116230558A (zh) * 2023-05-08 2023-06-06 盛合晶微半导体(江阴)有限公司 单极化空气耦合天线封装结构及制备方法
CN116435198A (zh) * 2023-05-08 2023-07-14 盛合晶微半导体(江阴)有限公司 单极化空气耦合天线封装结构及制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133273B2 (en) * 2019-12-17 2021-09-28 Nxp Usa, Inc. Semiconductor device with waveguide and method therefor
US11557544B2 (en) * 2020-08-27 2023-01-17 Nxp Usa, Inc. Semiconductor device having a translation feature and method therefor
US20230044903A1 (en) * 2021-08-04 2023-02-09 Nxp Usa, Inc. Semiconductor device with rf interposer and method therefor
DE102021209040A1 (de) * 2021-08-18 2023-02-23 Continental Autonomous Mobility Germany GmbH Radarsystem zur Umgebungserfassung mit einer Wellenleiterantenne gebildet aus einer Platine und einem Formteil
US20230178508A1 (en) * 2021-12-08 2023-06-08 Nxp Usa, Inc. Semiconductor device with open cavity and method therefor
DE102022202797A1 (de) 2022-03-22 2023-09-28 Robert Bosch Gesellschaft mit beschränkter Haftung Radarsensor
US20230402408A1 (en) * 2022-06-08 2023-12-14 Nxp Usa, Inc. Semiconductor device with enclosed cavity and method therefor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912598A (en) 1997-07-01 1999-06-15 Trw Inc. Waveguide-to-microstrip transition for mmwave and MMIC applications
AU2000277887A1 (en) 2000-10-18 2002-04-29 Nokia Corporation Waveguide to stripline transition
EP1306900A3 (en) 2000-12-28 2005-07-06 Texas Instruments Incorporated Chip-scale packages stacked on folded interconnector for vertical assembly on substrates
US7276987B2 (en) 2002-10-29 2007-10-02 Kyocera Corporation High frequency line-to-waveguide converter and high frequency package
US7289069B2 (en) 2005-01-04 2007-10-30 Nokia Corporation Wireless device antenna
US8168464B2 (en) 2010-01-25 2012-05-01 Freescale Semiconductor, Inc. Microelectronic assembly with an embedded waveguide adapter and method for forming the same
US8789762B2 (en) 2010-08-12 2014-07-29 Feinics Amatech Teoranta RFID antenna modules and methods of making
US9272370B2 (en) 2010-08-12 2016-03-01 Féinics Amatech Teoranta Laser ablating structures for antenna modules for dual interface smartcards
US9219041B2 (en) 2012-03-29 2015-12-22 International Business Machines Corporation Electronic package for millimeter wave semiconductor dies
US9356352B2 (en) 2012-10-22 2016-05-31 Texas Instruments Incorporated Waveguide coupler
US9202162B2 (en) 2012-11-09 2015-12-01 Maxim Integrated Products, Inc. Embedded radio frequency identification (RFID) package
US9743885B1 (en) 2014-06-12 2017-08-29 Verily Life Sciences Llc Method of two-step parylene patterning and etching to release a parylene sandwiched device
US10103447B2 (en) * 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US9548255B1 (en) 2015-08-17 2017-01-17 Freescale Semiconductor, Inc. IC package having non-horizontal die pad and flexible substrate therefor
WO2018118025A1 (en) 2016-12-20 2018-06-28 Intel Corporation Microelectronic devices designed with foldable flexible substrates for high frequency communication modules
EP3769367A4 (en) 2018-03-21 2021-11-03 Telefonaktiebolaget LM Ericsson (publ) FOLDED ANTENNA
US10797394B2 (en) 2018-06-05 2020-10-06 Intel Corporation Antenna modules and communication devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116230558A (zh) * 2023-05-08 2023-06-06 盛合晶微半导体(江阴)有限公司 单极化空气耦合天线封装结构及制备方法
CN116230558B (zh) * 2023-05-08 2023-07-07 盛合晶微半导体(江阴)有限公司 单极化空气耦合天线封装结构及制备方法
CN116435198A (zh) * 2023-05-08 2023-07-14 盛合晶微半导体(江阴)有限公司 单极化空气耦合天线封装结构及制备方法
CN116435198B (zh) * 2023-05-08 2023-11-07 盛合晶微半导体(江阴)有限公司 单极化空气耦合天线封装结构及制备方法

Also Published As

Publication number Publication date
US20200403298A1 (en) 2020-12-24
US11031681B2 (en) 2021-06-08

Similar Documents

Publication Publication Date Title
CN112117198A (zh) 封装集成波导
US11837560B2 (en) Semiconductor device with waveguide and method therefor
CN111816644B (zh) 天线整合式封装结构及其制造方法
US9209081B2 (en) Semiconductor grid array package
CN107403790A (zh) 具有片上天线的半导体器件及其制造方法
Zwick et al. Pea-sized mmW transceivers: QFN-? Based packaging concepts for millimeter-wave transceivers
US10651541B1 (en) Package integrated waveguide
US20190109103A1 (en) Method of Forming a Semiconductor Package and Semiconductor Package
CN113272953A (zh) 半导体封装
CN111128911A (zh) 基于3d异构集成技术的毫米波mmic散热封装
EP4170819A1 (en) Semiconductor device with low loss waveguide interface and method therefor
US20070284709A1 (en) Semiconductor Device with Improved High Current Performance
EP4187273A1 (en) Semiconductor device with connector in package and method therefor
EP4336550A1 (en) Semiconductor device with through package via and method therefor
EP4092829A1 (en) Semiconductor device with directing structure and method therefor
EP4369383A1 (en) Semiconductor device with cavity carrier and method therefor
US20230268304A1 (en) Semiconductor device with open cavity and method therefor
EP4195241A2 (en) Semiconductor device with open cavity and manufacturing method thereof
EP4312256A1 (en) Semiconductor device with stress relief feature and method therefor
CN217934191U (zh) 天线封装结构
US20240014114A1 (en) Device package substrate structure and method therefor
US11705410B2 (en) Semiconductor device having integrated antenna and method therefor
CN110828407B (zh) 一种SiP封装结构及其制备方法
US20230044903A1 (en) Semiconductor device with rf interposer and method therefor
JP2004319905A (ja) 高周波集積回路パッケージ及び電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination