CN217934191U - 天线封装结构 - Google Patents

天线封装结构 Download PDF

Info

Publication number
CN217934191U
CN217934191U CN202222277840.5U CN202222277840U CN217934191U CN 217934191 U CN217934191 U CN 217934191U CN 202222277840 U CN202222277840 U CN 202222277840U CN 217934191 U CN217934191 U CN 217934191U
Authority
CN
China
Prior art keywords
chip
antenna
pcb carrier
pcb
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222277840.5U
Other languages
English (en)
Inventor
王启飞
李文启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Sidian Microsystems Co ltd
Original Assignee
Nanjing Sidian Microsystems Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Sidian Microsystems Co ltd filed Critical Nanjing Sidian Microsystems Co ltd
Priority to CN202222277840.5U priority Critical patent/CN217934191U/zh
Application granted granted Critical
Publication of CN217934191U publication Critical patent/CN217934191U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Details Of Aerials (AREA)

Abstract

本实用新型公开了一种天线封装结构,包括PCB载体、芯片、天线结构、元器件、封装体以及焊球。PCB载体具有相对设置的第一表面和第二表面;芯片设置于所述PCB载体的第一表面,且与PCB载体之间电性连接;天线结构设置于PCB载体的第一表面,且与芯片相匹配;元器件设置于PCB载体的第一表面,且与芯片、天线结构相匹配;封装体形成于PCB载体的第一表面且包覆芯片、天线结构以及元器件设置;焊球形成于PCB载体的第二表面且与PCB载体之间电性连接。本实用新型的天线封装结构,解决了使用基板封装成本高的问题,而且该封装结构对性能影响较小,既可以保证量产时的良率也可以确保产品可靠性。

Description

天线封装结构
技术领域
本实用新型是关于一种封装结构,特别是关于一种天线封装结构。
背景技术
封装是集成电路制造中的一个重要环节,首先,封装是连接芯片内部电路和外部电路的桥梁;其次,可以保护芯片免受外界环境的影响;最后,封装可以增大连接点的间距。当前需要天线的毫米波射频集成电路或者模组,基本上都是将天线设计在基板上,通过SMT(Surface Mounting Technology),Flip Chip或者TMV(Through Mold Via)等方式通过馈线、焊锡球或者导电通孔把IC上的毫米波射频PAD和天线相连,芯片固定在基板上(通过倒装或者SMT等方式)。以倒装芯片(Flip Chip)方式为例,一般通过RDL布线将馈线和基板上的导电通孔相连,采用Fan-in WLCSP封装,而且使用Copper Pillar作为焊接球,倒装之后IC下面需要填充胶,加强IC的稳定性,提高可靠性。
采用倒装方式、使用基板进行芯片的封装,封装体贴到基板之后在芯片的区域有大面积的空洞,会造成应力不均而影响可靠性,而且使用基板封装的成本很高,对于整个封装的芯片也存在一定的挑战性,倒装的芯片封装厚度要足够的薄才可以。采用把IC通过SMT技术贴到基板上的方式存在以下问题,首先毫米波射频信号的走线太长,损耗太大,对于毫米波射频信号影响很大;其次,此方式同样采用基板作为天线载体,成本也很高。
公开于该背景技术部分的信息仅仅旨在增加对本实用新型的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
实用新型内容
本实用新型的目的在于提供一种天线封装结构,其解决了使用基板封装成本高的问题,而且该封装结构对性能影响较小,既可以保证量产时的良率也可以确保产品可靠性。
为实现上述目的,本实用新型提供了一种天线封装结构,包括PCB载体、芯片、天线结构、元器件、封装体以及焊球。
所述PCB载体具有相对设置的第一表面和第二表面;所述芯片设置于所述PCB载体的第一表面,且与所述PCB载体之间电性连接;所述天线结构设置于所述PCB载体的第一表面,且与所述芯片相匹配;所述元器件设置于所述PCB载体的第一表面,且与所述芯片、所述天线结构相匹配;所述封装体形成于所述PCB载体的第一表面且包覆所述芯片、所述天线结构以及所述元器件设置;所述焊球形成于所述PCB载体的第二表面且与所述PCB载体之间电性连接。
在一个或多个实施方式中,所述芯片具有相对设置的第一表面和第二表面,所述第一表面上具有功能区以及与所述功能区耦合的焊盘,所述芯片的第二表面与所述PCB载体的第一表面贴合设置。
在一个或多个实施方式中,所述芯片的焊盘与所述PCB载体之间引线键合。
在一个或多个实施方式中,所述引线包括金线、银合金线、铜线。
在一个或多个实施方式中,所述芯片包括毫米波射频芯片,所述毫米波射频芯片通过贴片膜或导电胶方式设置于所述PCB载体的第一表面。
在一个或多个实施方式中,所述PCB载体的第一表面设置有铜箔,所述天线结构通过所述铜箔向外辐射信号。
在一个或多个实施方式中,所述PCB载体内形成有再布线层,所述芯片、所述焊球均与所述再布线层电性连接。
在一个或多个实施方式中,所述天线结构至少包括一个发射天线和一个接收天线。
在一个或多个实施方式中,所述元器件包括电阻和/或电容,所述电阻和/或电容与所述芯片以及所述天线结构之间电性连接。
在一个或多个实施方式中,所述元器件通过贴片方式设置于所述PCB载体的第一表面。
与现有技术相比,本实用新型的天线封装结构,不需要基板作为天线载体,天线封装结构的厚度可以根据需求改变,天线结构数量、尺寸、位置也可以根据实际需求更改。
本实用新型的天线封装结构,采用PCB作为载体,芯片通过wire bonding的形式与PCB电性连接,并将芯片、元器件和天线结构塑封包裹形成完整封装,结构简单,成本低廉,封装工艺简单、良率高,芯片的射频信号PAD到天线结构的距离更短,损耗更小。
附图说明
图1是本实用新型一实施方式的天线封装结构的截面示意图。
图2是本实用新型一实施方式的天线封装结构的正面示意图。
图3是本实用新型一实施方式的天线封装结构的反面示意图。
图4是本实用新型又一实施方式的天线封装结构的反面示意图。
图5是本实用新型再一实施方式的天线封装结构的反面示意图。
图6-图8是本实用新型一实施方式的天线封装结构的封装过程示意图。
具体实施方式
下面结合附图,对本实用新型的具体实施方式进行详细描述,但应当理解本实用新型的保护范围并不受具体实施方式的限制。
除非另有其它明确表示,否则在整个说明书和权利要求书中,术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分,而并未排除其它元件或其它组成部分。
如背景技术所言,传统的AiP封装,多采用基板加倒装芯片(Flip Chip)的方式进行,基板的制造周期较长,制造工艺精度要求高,而且成本很高;基板或波导封装的尺寸较大,工艺控制难度大。倒装芯片(Flip Chip)工艺控制要求较高、难度大,需要填充胶,填充胶之后对于后续的分析困难度较高;在进行部分封装时,天线可能裸露在外面,容易氧化、划伤和被腐蚀;在进行全部封装时,需先封芯片部分(重布线和凸块),再封装天线部分,至少需要两次封装过程。芯片和天线通过倒装形式连接,连接工艺较为复杂。
为了解决上述技术问题,本发明提供了一种基于印刷线路板的片上天线封装结构。将芯片、电阻、电容、天线结构一起放置在PCB(Printed Circuit Board)上,类似SiP(System In Package)封装的方法。毫米波射频芯片采用Wire bonding(引线键合)的方式与PCB相连,毫米波射频芯片放在PCB上可以采用贴片膜或导电胶等方式;电阻和电容通过贴片的方式;天线就采用PCB的顶层铜箔向外辐射信号;PCB间金属连线RDL(Re-Distribution Layer),作为IC电极和焊料球之间的连接线;PCB材料作为介质层,作为天线的参考介质;焊料球将芯片和线路板相连,用于外部线路板和芯片连接的桥梁。MoldingCompound最后将芯片、电阻、电容、天线结构全部包裹起来,可以保护天线结构免受外界影响,例如氧化、腐蚀等。
如图1至图3所示,本实用新型一实施方式提供了一种天线封装结构,包括PCB载体10、芯片20、天线结构30、元器件40、封装体50以及焊球60。
PCB载体10具有相对设置的第一表面11和第二表面12,PCB载体10的第一表面11设置有铜箔,铜箔用于辅助天线结构30向外辐射信号。PCB载体10内形成有再布线层,再布线层用于电性连接设于PCB载体10两个表面(第一表面11和第二表面12)上的器件。
芯片20设置于PCB载体10的第一表面11,且与PCB载体10(再布线层)之间电性连接。具体的,芯片20具有相对设置的第一表面和第二表面,第一表面上具有功能区以及与功能区耦合的焊盘,芯片20的第二表面与PCB载体10的第一表面11贴合设置。芯片20的焊盘与PCB载体10(再布线层)之间通过引线21键合,其中,引线21可以为金线、银合金线或铜线。
在本实施例中,芯片20包括毫米波射频芯片,毫米波射频芯片通过贴片膜或导电胶方式正装于PCB载体10的第一表面11,毫米波射频芯片采用PCB的顶层铜箔,向外辐射信号。
天线结构30设置于PCB载体10的第一表面11,且与芯片20相匹配。元器件40通过贴片方式设置于PCB载体10的第一表面11,且与芯片20、天线结构30相匹配;元器件40包括电阻和/或电容,电阻和/或电容与芯片20以及天线结构30之间电性连接。天线结构30可以包括一个发射天线31和一个接收天线32,电阻、电容的数量和型号可以随意调整,如图2所示。
在其他实施例中,天线结构30可以包括一个发射天线31和两个接收天线32,同样,电阻、电容的数量和型号可以随意调整,如图4所示。或者,天线结构30可以包括多个发射天线31和多个接收天线32,同样,电阻、电容的数量和型号可以随意调整,如图5所示。
封装体50形成于PCB载体10的第一表面11且包覆芯片20、天线结构30以及元器件40设置。封装体50可以通过环氧树脂固化形成。当然,封装体50还可以采用其他材料,封装体50材料的Dk和Df值较小,选择性会较多。
焊球60形成于PCB载体10的第二表面12且与PCB载体10(再布线层)之间电性连接。
以下提供一具体实施例来描述本实用新型的天线封装结构封装过程,以便于更好地理解本实用新型的天线封装结构。
参考图6-图8所示,首先设计好PCB并加工PCB载体10,PCB载体10完成之后到后端开始封装;其次,将毫米波射频芯片20、天线结构30和元器件40全部贴装在PCB载体10上面并高温固化,毫米波射频芯片20采用正装方式封装;通过Wire bonding的方式将毫米波射频芯片20需要引出来的信号完成;使用molding将芯片20、天线结构30和元器件40塑封并高温固化;使用植球的方式,在PCB载体10的另外一面进行植球并过回流焊;完成所有封装工序之后,切割成单颗的封装颗粒以形成天线封装结构。
本实用新型的天线封装结构可用于高频毫米波射频芯片、中低频毫米波射频芯片、功耗较大的毫米波射频芯片、功耗较小的毫米波射频芯片、发射和接收多个通道的毫米波射频芯片的封装,本实用新型的天线封装结构可用于相对较小的PCB尺寸方案设计且不需要新做光罩。
本实用新型的天线封装结构需要设计匹配的厚度,特别是molding的厚度设计,通过采用封装厂量产的模具进行封装,工艺简单,成本低廉。
本实用新型的天线封装结构,采用Chip On Board和BGA的封装流程。可以在不使用基板作为天线载体的情况下完成毫米波射频芯片的AiP封装,可以节省封装成本和缩短封装周期,而且封装尺寸更小、成本更低,良率更高,可靠性更高。
本实用新型的天线封装结构,采用PCB加Wire Bonding的工艺,具有如下优点:PCB的制造工艺成熟且精度要求低;毫米波芯片通过Die attach放置在PCB上的方式,工艺成熟,成本低;Wire bonding的方式与PCB实现电气相连,工艺成熟;不需要基板,也不需要芯片凸块和重布线等复杂工艺;不需要做芯片倒装;开发费用低,开发周期短;不需要使用光罩,更改设计的成本低;封装体被molding包裹,对于芯片或天线的保护性很好。
本实用新型的天线封装结构,可以集成两个或多个天线,毫米波射频芯片、天线、电阻、电容的位置、尺寸、数量可以根据需要自由调整,可以完全不使用基板和倒装工艺,最后全部塑封起来;使用PCB作为载体和介质,可以节省封装成本;天线和毫米波射频芯片一起被molding起来,可以免受外界损坏;使用wire bonding工艺,线材直径和类型可以随意选择,不受局限性;使用wire bonding工艺,技术非常成熟,良品率高;molding材料的Dk和Df值较小,选择性也较多;PCB载体的可选型号很多,选择较多;采用wire bonding做样品方便,工程样品的费用较低;不涉及先进封装使用的光罩,可以根据需要快速迭代;通过焊锡球作为AIP芯片和PCB相连,技术成熟稳定;从仿真和测试的结果看,基于24GHz的高频毫米波产品,性能可以满足;电阻、电容采用传统的SMT贴片工艺,技术成熟,良品率高;电阻、电容和毫米波芯片采用传统塑封工艺封装在PCB上,技术成熟,良品率高。
本发明是在将毫米波射频天线集成在封装体中,不需要借助于基板和芯片倒装工艺,这样可以将基板替换为PCB,而且芯片不需要做RDL和凸块,可以降低成本和简化封装流程;因为不使用基板和芯片倒装工艺,封装成本会更低;而且可以保证24GHz的毫米波产品性能。PCB上使用Wire bonding工艺技术成熟,可以使用金线、银合金线、铜线。天线的位置、数量和尺寸根据应用要求更改。
与现有技术相比,本实用新型的天线封装结构,不需要基板作为天线载体,天线封装结构的厚度可以根据需求改变,天线结构数量、尺寸、位置也可以根据实际需求更改。
本实用新型的天线封装结构,采用PCB作为载体,芯片通过wire bonding的形式与PCB电性连接,并将芯片、元器件和天线结构塑封包裹形成完整封装,结构简单,成本低廉,封装工艺简单、良率高,芯片的射频信号PAD到天线结构的距离更短,损耗更小。
前述对本实用新型的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本实用新型限定为所公开的精确形式,并且很显然,根据上述教导,可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本实用新型的特定原理及其实际应用,从而使得本领域的技术人员能够实现并利用本实用新型的各种不同的示例性实施方案以及各种不同的选择和改变。本实用新型的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种天线封装结构,其特征在于,包括:
PCB载体,具有相对设置的第一表面和第二表面;
芯片,设置于所述PCB载体的第一表面,且与所述PCB载体之间电性连接;
天线结构,设置于所述PCB载体的第一表面,且与所述芯片相匹配;
元器件,设置于所述PCB载体的第一表面,且与所述芯片、所述天线结构相匹配;
封装体,形成于所述PCB载体的第一表面且包覆所述芯片、所述天线结构以及所述元器件设置;以及
焊球,形成于所述PCB载体的第二表面且与所述PCB载体之间电性连接。
2.如权利要求1所述的天线封装结构,其特征在于,所述芯片具有相对设置的第一表面和第二表面,所述第一表面上具有功能区以及与所述功能区耦合的焊盘,所述芯片的第二表面与所述PCB载体的第一表面贴合设置。
3.如权利要求2所述的天线封装结构,其特征在于,所述芯片的焊盘与所述PCB载体之间引线键合连接。
4.如权利要求3所述的天线封装结构,其特征在于,所述引线包括金线、银合金线、铜线。
5.如权利要求1所述的天线封装结构,其特征在于,所述芯片包括毫米波射频芯片,所述毫米波射频芯片通过贴片膜或导电胶放置于所述PCB载体的第一表面。
6.如权利要求1所述的天线封装结构,其特征在于,所述PCB载体的第一表面设置有铜箔,所述天线结构通过所述铜箔向外辐射信号。
7.如权利要求1所述的天线封装结构,其特征在于,所述PCB载体内形成有再布线层,所述芯片、所述焊球均与所述再布线层电性连接。
8.如权利要求1所述的天线封装结构,其特征在于,所述天线结构至少包括一个发射天线和一个接收天线。
9.如权利要求1所述的天线封装结构,其特征在于,所述元器件包括电阻和/或电容,所述电阻和/或电容与所述芯片以及所述天线结构之间电性连接。
10.如权利要求1所述的天线封装结构,其特征在于,所述元器件通过贴片方式设置于所述PCB载体的第一表面。
CN202222277840.5U 2022-08-29 2022-08-29 天线封装结构 Active CN217934191U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202222277840.5U CN217934191U (zh) 2022-08-29 2022-08-29 天线封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202222277840.5U CN217934191U (zh) 2022-08-29 2022-08-29 天线封装结构

Publications (1)

Publication Number Publication Date
CN217934191U true CN217934191U (zh) 2022-11-29

Family

ID=84172898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222277840.5U Active CN217934191U (zh) 2022-08-29 2022-08-29 天线封装结构

Country Status (1)

Country Link
CN (1) CN217934191U (zh)

Similar Documents

Publication Publication Date Title
US9646922B2 (en) Methods and apparatus for thinner package on package structures
US9978688B2 (en) Semiconductor package having a waveguide antenna and manufacturing method thereof
EP3217429B1 (en) Semiconductor package assembly
CN112117198A (zh) 封装集成波导
KR20010064907A (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
US9859188B2 (en) Heat isolation structures for high bandwidth interconnects
US7005719B2 (en) Integrated circuit structure having a flip-chip mounted photoreceiver
CN111933591B (zh) 扇出型电磁屏蔽封装结构和封装方法
US11139233B2 (en) Cavity wall structure for semiconductor packaging
US9812420B2 (en) Die packaging with fully or partially fused dielectric leads
US20190109103A1 (en) Method of Forming a Semiconductor Package and Semiconductor Package
US20240283132A1 (en) Fan-out package structure and fabrication method therefor
US20080009096A1 (en) Package-on-package and method of fabricating the same
CN217934191U (zh) 天线封装结构
CN111403355A (zh) 一种完全塑封天线的封装结构及其制备工艺
CN110635221A (zh) 一种应用于天线产品的bga封装结构和方法
CN115023064A (zh) 封装产品的制作方法
CN110010483B (zh) 一种电磁屏蔽功能的射频芯片三维封装工艺
CN216354199U (zh) 扇出封装、通信模组及终端
US20050178815A1 (en) Method for preparing integrated circuit modules for attachment to printed circuit substrates
CN114976623B (zh) 一种封装结构及其封装方法
CN114093853A (zh) 扇出封装、封装方法、通信模组及终端
US11876059B2 (en) Semiconductor device with directing structure and method therefor
CN216563093U (zh) 封装模组

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant