JP2020099026A - インピーダンス補償回路 - Google Patents

Abstract

【課題】集積回路を改版することなく特性劣化を防止できると共に、集積回路内の物性に影響させることなく、インピーダンス不整合を解消できるようにしたインピーダンス補償回路を提供する。【解決手段】補償回路１０は、集積回路２から金属ボール７及び伝送線路３を通じて高周波信号を伝送させる基板１に、集積回路２とアンテナ負荷５との間をインピーダンス整合させるように構成される。基板１は表層面を含む複数レイヤにより構成される。補償回路１０は、高周波信号を主伝送する基板１の表層面から基板１の内層に層間接続するヴィアＶ１、Ｖ２を備えた３次元立体構造を用いて構成される。ヴィアＶ１、Ｖ２は、基板１の内層に層間接続した先端をオープン、又は、グランドにショートするように構成される。【選択図】図１

Description

本発明は、インピーダンス補償回路に関する。

マイクロ波帯やミリ波帯などの高周波帯域にて使用される半導体集積回路（ＭＭＩＣ）は、フェイスダウン実装、フリップチップ実装技術を用いてプリント基板（ＰＣＢ）に実装される。

フェイスダウン実装技術は、高周波集積回路とプリント基板上に設けられた導体パターンとの間を構造的に接続するときに、例えば、金（Ａｕ）、銅（Ｃｕ）、錫（Ｓｎ）−銀（Ａｇ）等のはんだによる金属ボールを用いて接続し、これにより、高周波集積回路とプリント基板上の導体パターンとの間を電気的に接続する。この接続点では、インピーダンスに不連続を生じて特性が悪化しやすい。

例えば、ＷＬＣＳＰに形成する半田バンプは、プリント基板との機械強度を保つための大きさを必要とするが、高周波集積回路側に形成する受けパッドも大きくせざるを得ないため、半導体基板（Ｓｉ）と集積回路のパッド間の寄生容量が発生する。波長の長さに対して半田バンプのサイズも無視できないため、半田バンプのインダクタンス成分も無視できない。この結果、信号の伝送特性を悪化させてしまう。この事象は、周波数が高くなればなるほど顕著に現れる。このため、発生するキャパシタンスやインダクタンスを相殺するように回路設計する必要がある。

特開２０１７−１２１０３２号公報 特開平７−１４７３５２号公報 特開平７−７４２８５号公報

寄生素子の影響を補償するため、補償回路が集積回路の内部に設けられる場合、半田バンプのサイズや、集積回路内の電極パッドの形状の仕様が変更される度に、集積回路内の補償回路を変更し、集積回路を改版しなければならなくなる。

集積回路を改版するためには、多くの時間とコストを消費する。このため、集積回路を改版することなく特性劣化を回避することが必要となる。その他、例えば集積回路内の電極パッドのサイズ、半田バンプのサイズ、アンダーフィルの物性に適合させることも必要となる。

本発明の目的は、集積回路を改版することなく特性劣化を防止できると共に、集積回路内の物性に影響させることなく、インピーダンス不整合を解消できるようにしたインピーダンス補償回路を提供することにある。

請求項１記載の発明は、ヴィア（Ｖ１、Ｖ２）は、基板（１）の内層に層間接続した先端をオープン、又は、グランドにショートするように構成される。

請求項１記載の発明によれば、ヴィア（Ｖ１、Ｖ２）は、基板（１）の表層面から内層に複数の層を層間接続した３次元立体構造を用いて構成されている。ヴィアを形成する内層の層数を調整することで配線長を自在に変更できる。ヴィアは、先端をオープン又はグランドにショートして補償回路として用いることでインピーダンス整合できる。

この結果、集積回路の外部で調整自在な整合用素子を実現でき、集積回路を改版することなく特性劣化を防止できる。補償回路を設けることで、集積回路内のその他の物性に影響させることなくインピーダンス不整合を解消できる。基板の内層を利用して立体接続しているため、基板上の回路構成サイズを縮小できる。

第１実施形態に係る実装構造を示す断面図 インピーダンス補償回路の構造を示す斜視図 補償回路の回路図 図３を模式的に表すブロック図 インピーダンス補償回路の構造を示す斜視図 補償回路の回路図 図６を模式的に表すブロック図 第２実施形態に係る実装構造を示す平面図 インピーダンス補償回路の構造を示す斜視図 他の実装構造を示す平面図

以下、インピーダンス補償回路の幾つかの実施形態について、図面を参照しながら説明する。以下に説明する各実施形態において、同一又は類似の動作を行う構成については、同一又は類似の符号を付し、必要に応じて説明を省略する。

（第１実施形態）
図１に示すように、基板１上には、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）による高周波集積回路２が実装されている。高周波集積回路２は、ＷＬＣＳＰ（Wafer level Chip Size Package）によりパッケージ化され、例えば自動車レーダ用途などにより使用される。高周波集積回路２は、例えばＦＭＣＷ（Frequency Modulated Continuous Wave）などの方式により変調されたミリ波帯の信号を生成し、基板１に形成された伝送線路３に出力するための送信機を備える。

基板１は例えば樹脂基板により構成される。基板１は、１層毎に積層、穴あけ加工、及び配線形成などを繰り返すことで構成された複数層構造のビルドアップ基板である。基板１は、複数のレイヤＬ１〜Ｌ６の導電板を備え、これらのレイヤＬ１〜Ｌ６の間を誘電層を挟んで構成される。レイヤＬ１が表層面に相当する。

基板１の内部の中間のレイヤＬ４は、広面積、低インピーダンスのグランドとして構成される。基板１は、レイヤＬ４を境界とし、上層レイヤＬ１〜Ｌ４の積層構造、及び下層レイヤＬ５〜Ｌ６の積層構造を貼り合わせて構成される。各レイヤＬ１〜Ｌ６にはパターンが構成され、パターンがヴィアＶ１、Ｖ２等により電気的に接続されることで回路構成されている。図１には、レイヤＬ１のパターン４にのみ符号を付している。基板１がビルドアップ基板を用いて構成されているため、ヴィアＶ１、Ｖ２の穴径や内層のパターンの配線長を自由に変更できる。

レイヤＬ１のパターン４はアンテナ負荷５に電気的に接続されている。パターン４は、高周波信号を主伝送する伝送線路３を構成する。

高周波集積回路２の上面（図１中のＺ方向の負方向相当）には、ベアチップの端子６が露出されている。高周波集積回路２を基板１の表面のレイヤＬ１に実装するときには、ベアチップの上面を反転させ、基板１のレイヤＬ１の表面上にベアチップの上面をフェイスダウン実装する。フェイスダウン実装では、高周波集積回路２と基板１のレイヤＬ１の表面上のパターン４とを電気的に接続する際に、金（Ａｕ）、銅（Ｃｕ）、半田（錫（Ｓｎ）−銀（Ａｇ））等の金属ボール７を用いて接合する。

図２に示すように、高周波集積回路２の内部には、アルミ配線による信号配線８がＸ方向に延伸されている。接地配線９は信号配線８のＹ方向両脇に離間して配置されている。接地配線９は、信号配線８よりも幅広に構成されている。接地配線９もアルミ配線による。信号配線８及び接地配線９は、それぞれ端子６に接続されている。端子６は、金属ボール７により基板１のレイヤＬ１に接合されている。

端子６が金属ボール７により基板１のレイヤＬ１に接合されると、高周波集積回路２の内部の寄生容量Ｃ（図１参照）や、金属ボール７のインダクタンスの影響によりインピーダンス不整合を生じる。補償回路１０は、このインピーダンスの不整合の影響を補償するために設けられている。

図１及び図２に示すように、補償回路１０は、伝送線路３のパターン４からヴィアＶ１、Ｖ２を基板１のレイヤＬ１〜Ｌ３間に備えた３次元立体構造により構成される。補償回路１０は、基板１のレイヤＬ１に構成した電極パッドの直下まで延在することでインピーダンス整合を図るように構成されている。

図２に示すように、レイヤＬ１にはパターン４、４ａ、４ｂが構成されている。パターン４は、高周波集積回路２の内部の信号配線８を通じて外部に出力される信号を主伝送するパターンであり、Ｘ方向に延伸している。パターン４ａ、４ｂは、パターン４のＹ方向両脇に離間して配置され、Ｘ方向に延伸して構成されるパターンである。

またパターン４ａ、４ｂは、高周波集積回路２のグランド端子６ａ、６ｂと金属ボール７により接合されている。基板１には、Ｘ方向のある間隔毎にヴィアＶａ、Ｖｂが配置されている。

ヴィアＶａは、レイヤＬ１のパターン４ａとレイヤＬ４のグランド面との間を貫通接続するように構成される。ヴィアＶｂは、レイヤＬ１のパターン４ｂとレイヤＬ４のグランド面との間を貫通接続するように構成される。

他方、ヴィアＶ１、Ｖ２は、パターン４にてパターン４と金属ボール７との接合部Ｇ１からＸ方向に所定距離Ｌａだけ離間した箇所Ｇ２に配置されている。図１に示すように、ヴィアＶ１はレイヤＬ１−Ｌ２間を接続し、ヴィアＶ２はレイヤＬ２−Ｌ３間を接続している。

多数のヴィアＶａのうち一つは、ヴィアＶ１〜Ｖ２の配置箇所Ｇ２からＹ方向正方向側の脇に離間して配置されている。多数のヴィアＶｂのうち一つは、ヴィアＶ１〜Ｖ２の配置箇所Ｇ２からＹ方向負方向側の脇に離間して配置されている。図２には、これらの対象とするヴィアＶａ、Ｖｂを、それぞれヴィアＶａａ、Ｖｂｂと表記している。レイヤＬ３には、ヴィアＶａａとヴィアＶｂｂとの間に橋渡配線１２が構成されている。橋渡配線１２は、図示Ｘ方向に幅狭な高インピーダンス配線である。

パターン４ａが、接合部Ｇ１からＸ方向に所定距離Ｌａだけ離間した箇所Ｇ２を経てヴィアＶ１〜Ｖ２に接続され、さらに橋渡配線１２を通じてヴィアＶａａ及びＶｂｂに接続されている。またヴィアＶａａ及びＶｂｂは、レイヤＬ４のグランド面にショートしている。これによりショートスタブＳｓが構成されている。

図３に示すように、高周波集積回路２はその送信機の終端にパワーアンプ２ａを備える。パワーアンプ２ａの出力は伝送線路３を通じてアンテナ負荷５の給電点５ａに与えられる。

図１の高周波集積回路２の内部に寄生する寄生容量Ｃの成分が支配的である場合には、図１から図４に示したように、基板１の内層に構成したヴィアＶ１、Ｖ２の下端を、レイヤＬ４のグランド面にショートするように構成することが望ましい。このときヴィアＶ１とヴィアＶ２の合計線路長Ｌをλ／４未満とする。
これは図３に示すように、伝送線路３の途中で誘導性リアクタンス素子２０をグランドに短絡していることに相当する。また可能な限り、金属ボール７の接合部Ｇ１の近傍に補償回路１０を構成することで、インピーダンスを広周波数帯域にて補償できるようになる。

本実施形態によれば、パワーアンプ２ａとアンテナ負荷５の給電点５ａとの間に３次元立体構造により補償回路１０を構成することで、給電損失を抑えることが可能となりアンテナ利得を無駄なく利用できる。

他方、高周波集積回路２の金属ボール７に起因したインダクタンスが支配的になれば、図５の補償回路１１０に示すように、基板１の内層のレイヤＬ１〜Ｌ３に層間接続したヴィアＶ１〜Ｖ２の先端をオープン状態にしてオープンスタブＳｏを構成すると良い。このときヴィアＶ１とヴィアＶ２の合計線路長Ｌをλ／４未満とする。これは図６に示すように、伝送線路３の途中で容量性リアクタンス素子２１を接続していることに相当し、図７に示すように、オープンスタブＳｏを構成していることに相当する。

図５に示すオープンスタブＳｏの構造は、図２に示すショートスタブＳｓの構造から橋渡配線１２を除いた構造である。このため、ヴィアＶ２の下端が橋渡配線１２に接続されておらずレイヤＬ３にてオープン状態とされている。このように補償回路１１０を構成することで、特性劣化の要因となる寄生要素の影響を相殺できる。

発明者は、ショートスタブＳｓによる補償回路１０の効果を確認するため、リターンロス特性と、高周波集積回路２の接合部Ｇ１からアンテナ負荷５までの挿入損失特性とを測定した。発明者は、ミリ波帯レーダの送受信周波数８０ＧＨｚ帯にて、リターンロスを約−３０ｄＢｍに低減できると共に、挿入損失特性を約１．８ｄＢだけ改善できることを計算機シミュレーションにより確認している。

本実施形態によれば、補償回路１０、１１０を基板１の内層に構成することでインピーダンス整合させているため、高周波集積回路２の端子６の形状や金属ボール７のサイズに影響することなく、高周波集積回路２を設計できる。

また高周波集積回路２のチップサイズ、金属ボール７のサイズ、高周波集積回路２の端子間ピッチ、アンダーフィルの材料などにより、端子６の周辺のインピーダンスが決定されるため、補償回路１０、１１０が高周波集積回路２の内部回路変更により変化することはない。さらに高周波集積回路２の形状や材料が変更されたとしても、デザイン変更の必要がなくなり、開発費用を削減できる。

一般に、補償回路は基板１のレイヤＬ１の上に構成されることが多い。すると基板１の上の回路配置スペースを大きく占有してしまい好ましくない。
本実施形態では、基板１の内部にヴィアＶ１、Ｖ２を構成し、このヴィアＶ１、Ｖ２とパターン４とによる３次元立体構造を用いて補償回路１０、１１０を構成しているため、小型化を図ることができる。これにより、レイヤＬ１の上の回路配置スペースを他用途のために有効活用しながら、小型で性能の良い補償回路１０、１１０を実現できる。
また、ヴィアＶ１、Ｖ２を形成する内層の層数を調整することで配線長を自在に変更できるため、調整可能な整合用素子を実現できる。したがって、高周波集積回路２を改版することなく特性劣化を抑制できる。高周波集積回路２のパッドサイズやバンプサイズ、アンダーフィル物性に適合させることができる。

（第２実施形態）
多くの無線用の高周波集積回路２は、多チャンネルの送信機や受信機を備える傾向にある。図８に示す高周波集積回路２は、複数チャンネルＣＨ１〜ＣＨ５分の送信機を内蔵しており、複数チャンネルＣＨ１〜ＣＨ５分だけ送信出力可能になっている。各チャンネルＣＨ１〜ＣＨ５の送信出力端子は、それぞれ金属ボール７を通じて伝送線路３に接続されている。各チャンネルＣＨ１〜ＣＨ５毎にオープンスタブＳｏによる補償回路１１０を構成する場合、図８に示すように、各チャンネルＣＨ１〜ＣＨ５の伝送線路３の途中にヴィアＶ１、Ｖ２を設けて補償回路１１０を構成すると良い。

図９の斜視図に示すように、補償回路１１０はチャンネルＣＨ１〜ＣＨ３間にて互いに同一構造に構成されている。これにより、複数のチャンネルＣＨ１〜ＣＨ３間にてインピーダンス整合を同一状態で行うことができる。

図１０に示すように、複数のチャンネルＣＨ１〜ＣＨ３の信号を合成出力するときには、各チャンネルＣＨ１〜ＣＨ３の伝送線路３の各送信経路に補償回路１１０を構成することが望ましい。図１０に示すように、合成点Ｐ１の高周波集積回路２側の各チャンネルＣＨ１〜ＣＨ３の伝送線路３に補償回路１１０を設けても良い。また合成点Ｐ１のアンテナ負荷５側に補償回路１１０を設けても良い。

また、各チャンネルＣＨ４〜ＣＨ５の端子６から信号電力を複数の伝送線路３に分配するときには、信号の伝送線路３の途中に補償回路１１０を設けることが望ましい。このとき、図１０に示すように、信号分配の分岐点Ｐ２の高周波集積回路２側に補償回路１１０を設けると良い。また信号分配の分岐点Ｐ２からアンテナ負荷５側に、それぞれ補償回路１１０を設けても良い。これらの両者に設けても良い。補償回路１１０は、各チャンネルＣＨ４〜ＣＨ５の伝送線路３から信号電力を複数に均等分配できる。

一般に、補償回路は基板１のレイヤＬ１に構成される場合が多い。特に、多チャンネル対応の高周波集積回路２を基板１の上に設け、これらのチャンネル毎に補償回路を多数構成すると、高周波集積回路２のチャンネルの隣接端子間を物理的に離す必要があり、回路が大きくなりやすい。多チャンネル対応の高周波集積回路２は、このことが致命的になり実現性に欠けることが多い。

本実施形態では、全てのチャンネルＣＨ１〜ＣＨ５のそれぞれに対応して補償回路１１０を設けている。これらの全てのチャンネルＣＨ１〜ＣＨ３、ＣＨ４〜ＣＨ５の補償回路１１０を同一構造で構成しているため、小型化を図ることができる。
本実施形態では、オープンスタブＳｏによる補償回路１１０を用いた形態を示したが、ショートスタブＳｓによる補償回路１０を用いても良い。

（他の実施形態）
本開示は、前述した実施形態に限定されるものではなく、種々変形して実施することができ、その要旨を逸脱しない範囲で種々の実施形態に適用可能である。例えば以下に示す変形又は拡張が可能である。

基板１は樹脂基板を用いた形態を説明したが、これに限られるものではなく、セラミック基板を用いても良い。伝送線路３としては高周波信号の送信出力又は受信入力に適用しても良く、またアンテナ負荷５は、送信用のアンテナに限られず受信用のアンテナであっても良い。

高周波集積回路２は、車両用のミリ波レーダシステムの半導体集積回路（ＭＭＩＣ）に適用したが、それに限られるものではない。モノリシックＩＣだけでなく、ＨＩＣ（Hybrid Integrated Circuit）でも構わない。無線周波数帯にて使用される集積回路であれば適用できる。

前述した複数の実施形態の構成、機能を組み合わせても良い。前述実施形態の一部を、課題を解決できる限りにおいて省略した態様も実施形態と見做すことが可能である。また、特許請求の範囲に記載した文言によって特定される発明の本質を逸脱しない限度において考え得るあらゆる態様も実施形態と見做すことが可能である。

本開示は、前述した実施形態に準拠して記述したが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範畴や思想範囲に入るものである。

図面中、１は基板、２は高周波集積回路（集積回路）、３は伝送線路、５はアンテナ負荷、７は金属ボール、１０、１１０は補償回路、２０は誘導性リアクタンス素子、２１は容量性リアクタンス素子、Ｌ１〜Ｌ６はレイヤ、Ｖ１、Ｖ２はヴィア、を示す。

Claims (3)

1. 集積回路（２）から金属ボール（７）及び伝送線路（３）を通じて高周波信号を伝送させる基板（１）に、前記集積回路とアンテナ負荷（５）との間をインピーダンス整合させる補償回路（１０、１１０）を備え、
   前記基板は表層面を含む複数のレイヤを備えた構造であり、
   前記補償回路は、
   前記高周波信号を主伝送する前記基板の表層面から前記基板の内層に層間接続するヴィア（Ｖ１、Ｖ２）を備えた３次元立体構造を用いて構成され、
   前記ヴィアは、前記基板の内層に層間接続した先端をオープン、又は、グランドにショートするように構成されるインピーダンス補償回路。
2. 前記伝送線路（３）は、前記高周波信号の送信出力又は受信入力を複数チャンネル（ＣＨ１〜ＣＨ５）だけ備えて構成され、
   前記補償回路は、前記ヴィアを複数チャンネルの間で互いに同一構造に構成した請求項１記載のインピーダンス補償回路。
3. 前記基板は、１層毎に積層、穴あけ加工、及び配線形成などを繰り返すことで構成され、前記複数のレイヤがヴィア（Ｖ１、Ｖ２、Ｖａ、Ｖｂ、Ｖａａ、Ｖｂｂ）により電気的に接続されることで回路構成されるビルドアップ基板により構成され、
   前記ビルドアップ基板は、中間のレイヤ（Ｌ４）を境界として上層レイヤの積層構造及び下層レイヤの積層構造を貼り合わせて構成される請求項１又は２記載のインピーダンス補償回路。

Images