JP2018046213A - 高周波モジュール、アンテナ付き基板、及び高周波回路基板 - Google Patents

高周波モジュール、アンテナ付き基板、及び高周波回路基板 Download PDF

Info

Publication number
JP2018046213A
JP2018046213A JP2016181093A JP2016181093A JP2018046213A JP 2018046213 A JP2018046213 A JP 2018046213A JP 2016181093 A JP2016181093 A JP 2016181093A JP 2016181093 A JP2016181093 A JP 2016181093A JP 2018046213 A JP2018046213 A JP 2018046213A
Authority
JP
Japan
Prior art keywords
land
signal
substrate
ground
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016181093A
Other languages
English (en)
Other versions
JP6524986B2 (ja
Inventor
英樹 上田
Hideki Ueda
英樹 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016181093A priority Critical patent/JP6524986B2/ja
Priority to CN201710826433.6A priority patent/CN107835558B/zh
Priority to US15/705,927 priority patent/US10925149B2/en
Publication of JP2018046213A publication Critical patent/JP2018046213A/ja
Application granted granted Critical
Publication of JP6524986B2 publication Critical patent/JP6524986B2/ja
Priority to US17/116,555 priority patent/US11284506B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19031—Structure including wave guides being a strip line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

【課題】２つの高周波部品の間の伝送特性の低下を抑制することができる高周波モジュールを提供する。
【解決手段】第１の基板が、第１のグランドプレーン、第１のグランド用ランド、第１の伝送線路、及び第１の伝送線路に接続された第１の信号用ランドを含み、第１のグランド用ランドと第１の信号用ランドとが同一の面に形成されている。第２の基板が、第２のグランドプレーン、第２のグランド用ランド、第２の伝送線路、及び第２の伝送線路に接続された第２の信号用ランドを含み、第２のグランド用ランドと第２の信号用ランドとが第１の基板に対向する面に形成されている。第２のグランド用ランド及び第２の信号用ランドが、それぞれ第１のグランド用ランド及び第１の信号用ランドに対向する。導電部材が、第１のグランド用ランドと第２のグランド用ランドとを接続する。第１の信号用ランドと第２の信号用ランドとは、導体を介すること無く容量結合している。
【選択図】図１

Description

本発明は、高周波モジュール、アンテナ付き基板、及び高周波回路基板に関する。
２つの高周波回路部品のランド同士をはんだバンプ等を介して接続する接続構造が知られている。
高周波半導体集積回路（ＲＦＩＣ）を、はんだバンプを介して基板に実装した装置が下記の特許文献１に開示されている。ＲＦＩＣのダミーバンプパッドとＲＦＩＣのグランド層との間に形成される寄生容量を使って整合回路が構成される。基板側でダミーバンプパッド間に配線を行うことで、ダミーバンプパッド部分での寄生容量を組み合わせて所望の容量のキャパシタを構成することができる。キャパシタの容量を調整することによってインピーダンス整合を取ることができる。
グランド電極、電源電極、及び信号電極を有する半導体集積回路を、バンプを介して配線基板に実装する接続構造が下記の特許文献２に開示されている。信号電極がグランド電極と電源電極とを挟んで配置されたエリアでは、信号電極同士がバンプで接続され、電源電極とグランド電極とが隣接するエリアでは、電源電極同士、及びグランド電極同士がバンプで接続され、それ以外の電源電極とグランド電極については接続されない。この構成により、隣接するバンプの結合容量による電気特性の悪化が防止される。
基体の１つの表面に形成されたスロットアンテナと、スロットアンテナで受信及び送信の少なくとも一方を行う信号処理回路と、基体の表面を覆うシールド導体とを有するアンテナ付モジュールが特許文献３に開示されている。この基体内に、コンデンサ、インダクタ等が配置されている。
特開２００８−２０５９７５号公報 特開２０１１−１３５１１２号公報 特開２００４−１５１６０号公報
特許文献１に記載された接続構造では、インピーダンス整合用のキャパシタを構成するために、ＲＦＩＣ内に予めダミーバンプパッドを設けておかなければならない。特許文献２に記載された接続構造では、隣接するバンプの結合容量による電気特性の悪化が防止されるが、半導体集積回路と配線基板との間の伝送特性の改善については対策が取られていない。特許文献３に記載された構造は、基体内にコンデンサ等を設けるものであり、はんだバンプ等を介して接続する構造とは異なる。
本発明の目的は、２つの高周波部品の間の伝送特性の低下を抑制することができる高周波モジュールを提供することである。
本発明の第１の観点による高周波モジュールは、
第１のグランドプレーン、前記第１のグランドプレーンに接続された第１のグランド用ランド、第１の伝送線路、及び前記第１の伝送線路に接続された第１の信号用ランドを含み、前記第１のグランド用ランドと前記第１の信号用ランドとが同一の面に形成されている第１の基板と、
第２のグランドプレーン、前記第２のグランドプレーンに接続された第２のグランド用ランド、第２の伝送線路、及び前記第２の伝送線路に接続された第２の信号用ランドを含み、前記第２のグランド用ランドと前記第２の信号用ランドとが前記第１の基板に対向する面に形成されており、前記第２のグランド用ランド及び前記第２の信号用ランドが、それぞれ前記第１のグランド用ランド及び前記第１の信号用ランドに対向する第２の基板と、
前記第１のグランド用ランドと前記第２のグランド用ランドとを接続する導電部材と
を有し、
前記第１の信号用ランドと前記第２の信号用ランドとは、導体を介すること無く容量結合している。
第１の基板と第２の基板との間で、第１の信号用ランドと第２の信号用ランドとで構成される容量を介して高周波信号が伝送される。第１の伝送線路及び第２の伝送線路に対して寸法の大きなはんだバンプ等を介すことなく高周波信号が伝送されるため、特性インピーダンスの不連続等に起因する高周波信号の反射が生じ難い。このため、第１の基板と第２の基板との間の高周波信号の透過特性を改善することができる。さらに、第１の基板内の第１の伝送線路と、第２の基板内の第２の伝送線路とが容量結合しているため、第１の伝送線路から第２の伝送線路への低周波ノイズの漏洩、またはその逆方向への低周波ノイズの漏洩を抑制することができる。
本発明の第２の観点による高周波モジュールは、第１の観点による高周波モジュールの構成に加えて、
前記第１の基板は、さらに、前記第１の伝送線路を介して前記第１の信号用ランドに接続された放射素子を含み、
前記第２の基板に高周波回路素子が実装されており、前記高周波回路素子は、前記第２の伝送線路を介して前記第２の信号用ランドに接続されている。
高周波回路素子から放射素子への、または放射素子から高周波回路への高周波信号の透過特性を改善することができる。高周波回路素子が実装された第２の基板内の第２の伝送線路に重畳された低周波ノイズが、放射素子まで伝送されることを抑制できる。
本発明の第３の観点による高周波モジュールは、第１または第２の観点による高周波モジュールの構成に加えて、
相互に対向する前記第１の信号用ランドと前記第２の信号用ランドとの面積が相互に異なっており、平面視において一方が他方に内包されている。
第１の基板と第２の基板とが位置ずれが生じても、第１の信号用ランドと第２の信号用ランドとの一方が他方に内包されている場合には、第１の信号用ランドと第２の信号用ランドとで構成されるキャパシタの容量が一定に維持される。このため、高周波信号の透過特性のばらつきを抑制することができる。
本発明の第４の観点による高周波モジュールは、第１から第３の観点による高周波モジュールの構成に加えて、
前記第１の基板は、前記第１の伝送線路と前記第１の信号用ランドとの接続箇所に設けられた第１のスタブを含む。
本発明の第５の観点による高周波モジュールは、第１から第４の観点による高周波モジュールの構成に加えて、
前記第２の基板は、前記第２の伝送線路と前記第２の信号用ランドとの接続箇所に設けられた第２のスタブを含む。
第１のスタブまたは第２のスタブを設けることにより、インピーダンス整合を図ることができる。
本発明の第６の観点による高周波モジュールは、第１から第５の観点による高周波モジュールの構成に加えて、
前記第１の基板は、前記第２の基板に対向する面に設けられ、前記第１のグランド用ランドを露出させ、前記第１の信号用ランドを覆う第１の保護膜を含み、
前記第２の基板は、前記第１の基板に対向する面に設けられ、前記第２のグランド用ランドを露出させ、前記第２の信号用ランドを覆う第２の保護膜を含む。
第１の信号用ランドが第１の保護膜で覆われており、第２の信号用ランドが第２の保護膜で覆われているため、第１の基板と第２の基板とを接合する前に、これらのランドを保護することができる。第１の信号用ランドと第２の信号用ランドとは導体を介して接続されないため、第１の保護膜及び第２の保護膜が第１の信号用ランドと第２の信号用ランドとの結合の妨げにはならない。
本発明の第７の観点によるアンテナ付き基板は、
第１の誘電体基板と、
前記第１の誘電体基板に設けられた放射素子と、
前記第１の誘電体基板に設けられ、前記放射素子に接続された第１の信号用ランドと、
前記第１の誘電体基板に設けられた第１のグランドプレーンと、
前記第１の誘電体基板の、前記第１の信号用ランドと同じ面に設けられ、前記第１のグランドプレーンに接続された第１のグランド用ランドと、
前記第１の誘電体基板の、前記第１の信号用ランドが設けられた面に配置され、前記第１の信号用ランドを覆い、前記第１のグランド用ランドを露出させる第１の保護膜と
を有する。
第１の信号用ランドが第１の保護膜で覆われているため、第１の基板を他の基板と接合する前に、第１の信号用ランドを保護することができる。第１の信号用ランドは、相手側の基板のランドと容量結合させることができる。
本発明の第８の観点による高周波回路基板は、
第２の誘電体基板と、
前記第２の誘電体基板に実装された高周波回路素子と、
前記第２の誘電体基板に設けられ、前記高周波回路素子に接続された第２の信号用ランドと、
前記第２の誘電体基板に設けられた第２のグランドプレーンと、
前記第２の誘電体基板の、前記第２の信号用ランドと同じ面に設けられ、前記第２のグランドプレーンに接続された第２のグランド用ランドと、
前記第２の誘電体基板の、前記第２の信号用ランドが設けられた面に配置され、前記第２の信号用ランドを覆い、前記第２のグランド用ランドを露出させる第２の保護膜と
を有する。
第２の信号用ランドが第２の保護膜で覆われているため、第２の基板を他の基板と接合する前に、第２の信号用ランドを保護することができる。第２の信号用ランドは、相手側の基板のランドと容量結合させることができる。
第１の基板と第２の基板との間で、第１の信号用ランドと第２の信号用ランドとで構成される容量を介して高周波信号が伝送される。第１の伝送線路及び第２の伝送線路に対して寸法の大きなはんだバンプ等を介すことなく高周波信号が伝送されるため、特性インピーダンスの不連続等に起因する高周波信号の反射が生じ難い。このため、第１の基板と第２の基板との間の高周波信号の透過特性を改善することができる。さらに、第１の基板内の第１の伝送線路と、第２の基板内の第２の伝送線路とが容量結合しているため、第１の伝送線路から第２の伝送線路への低周波ノイズの漏洩、またはその逆方向への低周波ノイズの漏洩を抑制することができる。
図１は、第１の実施例による高周波モジュールの断面図である。 図２Ａ及び図２Ｂは、第２の実施例によるアンテナ付き基板の信号用ランド及びグランド用ランドの一部、及び高周波回路基板のグランド用ランド及び信号用ランドの一部の平面配置を示す図である。 図３Ａ及び図３Ｂは、それぞれ第３の実施例による高周波モジュールのＲＦＩＣと放射素子とを接続する高周波信号の伝送経路の斜視図及び断面図である。 図４は、ＲＦＩＣ用ランドから伝送線路の先端までの透過特性Ｓ２１のシミュレーション結果を示すグラフである。 図５は、第４の実施例によるＲＦＩＣ用ランドから伝送線路の先端までの透過特性Ｓ２１のシミュレーション結果を示すグラフである。 図６Ａ及び図６Ｂは、それぞれ第５の実施例による高周波モジュールのＲＦＩＣと放射素子とを接続する高周波信号の伝送経路の斜視図及び断面図である。
［第１の実施例］
図１を参照して、第１の実施例による高周波モジュール１について説明する。第１の実施例による高周波モジュール１は、アンテナ付き基板１０及びアンテナ付き基板１０に実装された高周波回路基板３０を含む。
図１は、第１の実施例による高周波モジュール１の断面図である。アンテナ付き基板１０は誘電体基板１１を含む。誘電体基板１１の一方の面（以下、上面という。）に、複数の信号用ランド２１、複数のグランド用ランド２２、電源用ランド２３、及びコネクタ２５が設けられている。誘電体基板１１の他方の面（以下、下面という。）に複数の放射素子１３が設けられている。放射素子１３の動作周波数帯は、例えばミリ波帯である。誘電体基板１１の表面または内部にグランドプレーン１４が配置されている。信号用ランド２１は放射素子１３に対応して設けられており、誘電体基板１１内に設けられた伝送線路１５が、相互に対応する信号用ランド２１と放射素子１３とを接続する。グランドプレーン１４はグランド用ランド２２に接続されている。
コネクタ２５に、信号線及び電源線を兼ねる同軸ケーブルが接続される。同軸ケーブルを介して、直流電源、ローカル信号、中間周波数信号等がアンテナ付き基板１０に供給される。同軸ケーブルのシールド導体が、コネクタ２５を介してグランドプレーン１４に接続される。同軸ケーブルの中心導体が、誘電体基板１１内の配線を介して電源用ランド２３に接続される。
誘電体基板１１の上面が、ソルダーレジスト等からなる絶縁性の保護膜２６で覆われている。保護膜２６は、信号用ランド２１を覆うが、グランド用ランド２２及び電源用ランド２３は露出させている。例えば、保護膜２６の、グランド用ランド２２及び電源用ランド２３に対応する位置に開口が設けられている。
高周波回路基板３０は、誘電体基板３１を含む。誘電体基板３１の一方の面（以下、下面という。）に、複数の信号用ランド４１、複数のグランド用ランド４２、電源用ランド４３が設けられている。誘電体基板３１の他方の面（以下、上面という。）に高周波集積回路素子（ＲＦＩＣ）３２及び高周波部品３３が実装されている。誘電体基板３１の表面または内部にグランドプレーン３４が配置されている。グランドプレーン３４は、グランド用ランド４２に接続されるとともに、ＲＦＩＣ３２のグランド端子に接続されている。誘電体基板３１内に設けられた伝送線路３５が、複数の信号用ランド４１と、ＲＦＩＣ３２の複数の信号用端子とをそれぞれ接続している。
誘電体基板３１の下面が、ソルダーレジスト等からなる絶縁性の保護膜４６で覆われている。保護膜４６は、信号用ランド４１を覆うが、グランド用ランド４２及び電源用ランド４３は露出させている。例えば、保護膜４６の、グランド用ランド４２及び電源用ランド４３に対応する位置に開口が設けられている。
高周波回路基板３０は、その下面をアンテナ付き基板１０に対向させる姿勢でアンテナ付き基板１０に実装されている。アンテナ付き基板１０の電源用ランド２３と、高周波回路基板３０の電源用ランド４３とが、はんだバンプ等の導電部材５０により接続されており、アンテナ付き基板１０のグランド用ランド２２と、高周波回路基板３０のグランド用ランド４２とが、はんだバンプ等の導電部材５０により接続されている。
アンテナ付き基板１０の複数の信号用ランド２１と、高周波回路基板３０の複数の信号用ランド４１とは、それぞれ対応する信号用ランド２１と４１同士が間隔を隔てて対向することにより、導体を介すること無く容量結合している。この容量は、信号用ランド２１及び４１の大きさ、両者の間隔、及び両者の間の空間の誘電率によって決まる。アンテナ付き基板１０と高周波回路基板３０との間には、例えばアンダーフィル材が充填される。
誘電体基板３１の上面に、ＲＦＩＣ３２及び高周波部品３３を覆うシールド４８が配置されている。例えば、ＲＦＩＣ３２及び高周波部品３３を樹脂で封止して、封止樹脂の表面にシールド４８を形成することができる。シールド４８として、金属製のシールドキャップを用いてもよい。
ＲＦＩＣ３２の信号用端子は、誘電体基板３１内の伝送線路３５、信号用ランド２１と４１との間に生じるキャパシタ、及び誘電体基板１１内の伝送線路１５を介して放射素子１３に接続されている。
［第１の実施例の効果］
次に、第１の実施例による高周波モジュールの優れた効果について説明する。
一般にミリ波帯（波長１ｍｍ以上１０ｍｍ以下、周波数３０ＧＨｚ以上３００ＧＨｚ以下）の伝送線路として、幅５０μｍ程度の細いマイクロストリップラインが用いられる。これに対し、信号用ランド２１、４１、グランド用ランド２２、４２、及び電源用ランド２３、４３は、数百μｍ程度の寸法を持つ。これらのランドは、例えば直径３００μｍ程度の円形である。アンテナ付き基板１０と高周波回路基板３０との接合の機械的強度の観点から、これらのランドをこれ以上小さくすることは好ましくない。
信号用ランド２１と４１同士をはんだバンプ等で接続すると、ミリ波帯の伝送において、伝送線路の幅とランドやはんだバンプ等の寸法との差が無視できなくなる。例えば、寸法の相違によって特性インピーダンスに不連続が生じる。特性インピーダンスの不連続点でミリ波信号の反射が生じることにより、伝送特性が低下してしまう。
第１の実施例では、アンテナ付き基板１０内の伝送線路１５と高周波回路基板３０内の伝送線路３５とを容量結合することにより、接合箇所の寸法の不連続に起因する伝送特性の低下が軽減される。
高周波回路基板３０はシールド４８によってシールドされているが、ＲＦＩＣ３２を駆動するための電源信号や直流ノイズ、ミリ波帯より低い周波数のローカル信号（一般的に１ＧＨｚ以上７．５ＧＨｚ以下）や中間周波数信号（一般的に１０ＧＨｚ以上１５ＧＨｚ以下）がミリ波帯の伝送線路３５に重畳される。信号用ランド２１と４１とをはんだバンプ等で接続した構成では、伝送線路３５に重畳されたこれらの信号が、アンテナ付き基板１０にノイズとして漏洩してしまう。
第１の実施例では、高周波回路基板３０内の伝送線路３５とアンテナ付き基板１０内の伝送線路とが容量結合されているため、高周波回路基板３０からアンテナ付き基板１０への低周波ノイズの漏洩を抑制することができる。これにより、放射素子１３からの低周波ノイズの放射を抑制することができる。
信号用ランド２１と４１とをはんだバンプ等で接続する構成を採用する場合には、信号用ランド２１及び４１を露出させておかなければならない。第１の実施例では、アンテナ付き基板１０の信号用ランド２１が保護膜２６で覆われており、高周波回路基板３０の信号用ランド４１が保護膜４６で覆われている。このため、保護膜２６及び４６を形成した後の作業途中の段階においても、信号用ランド２１及び４１を保護することができる。
［第１の実施例の変形例］
次に、第１の実施例の変形例について説明する。第１の実施例では、アンテナ付き基板１０に高周波回路基板３０をはんだバンプ等で接合したが、その他の２枚の高周波回路基板を接合してもよい。この場合も、一方の基板のグランド用ランド及び電源用ランドを、それぞれ他方の基板のグランド用ランド及び電源用ランドにはんだバンプ等を介して接続し、信号用ランド同士は、導体で接続すること無く容量結合させるとよい。
［第２の実施例］
次に、図２Ａ及び図２Ｂを参照して第２の実施例による高周波モジュールについて説明する。以下、第１の実施例による高周波モジュールと共通の構成については説明を省略する。
図２Ａは、アンテナ付き基板１０（図１）の信号用ランド２１及びグランド用ランド２２の一部、及び高周波回路基板３０の信号用ランド４１及びグランド用ランド４２の一部の平面配置を示す図である。例えば、信号用ランド２１を取り囲むように４つのグランド用ランド２２が配置されている。信号用ランド２１はグランド用ランド２２よりも大きい。例えば、信号用ランド２１は直径４００μｍの円形であり、グランド用ランド２２は直径３００μｍの円形である。
高周波回路基板３０（図１）の信号用ランド４１及びグランド用ランド４２は、それぞれアンテナ付き基板１０の信号用ランド２１及びグランド用ランド２２と対応する位置に配置されている。高周波回路基板３０のグランド用ランド２２の大きさ及び形状は、アンテナ付き基板１０のグランド用ランド４２の大きさ及び形状と同一である。高周波回路基板３０の信号用ランド４１はアンテナ付き基板１０の信号用ランド２１より小さい。例えば、高周波回路基板３０の信号用ランド４１は直径３００μｍの円形である。このため、平面視において高周波回路基板３０の信号用ランド４１がアンテナ付き基板１０の信号用ランド２１に内包される。
図２Ｂは、高周波回路基板３０がアンテナ付き基板１０に対して位置ずれして実装された状態を示す。高周波回路基板３０の信号用ランド４１の中心がアンテナ付き基板１０の信号用ランド２１の中心に対してずれている。ただし、ずれ量が許容範囲内であれば、高周波回路基板３０の信号用ランド４１がアンテナ付き基板１０の信号用ランド２１に内包される状態が維持される。
［第２の実施例の効果］
次に、第２の実施例の優れた効果について説明する。高周波回路基板３０がアンテナ付き基板１０に対してずれて実装された場合であっても、そのずれ量が許容範囲内であれば、信号用ランド２１と４１との重なり部分の面積は変わらない。このため、信号用ランド２１と４１との間のキャパシタンスを一定に維持することができる。これにより、高周波モジュール１の個体間の伝送特性のばらつきを少なくすることができる。
［第２の実施例の変形例］
図２Ａ及び図２Ｂでは、アンテナ付き基板１０の信号用ランド２１が高周波回路基板３０の信号用ランド４１より大きい例を示したが、大小関係を逆にしてもよい。例えば、アンテナ付き基板１０の信号用ランド２１を直径３００μｍの円形とし、高周波回路基板３０の信号用ランド４１を直径４００μｍの円形としてもよい。
［第３の実施例］
次に、図３Ａ、図３Ｂ、及び図４を参照して、第３の実施例による高周波モジュールについて説明する。以下、第１及び第２の実施例と共通の構成については説明を省略する。
図３Ａ及び図３Ｂは、それぞれＲＦＩＣ３２と放射素子１３（図１）とを接続する高周波信号の伝送経路の斜視図及び断面図である。図３Ａ及び図３Ｂでは、図１の上下を反転させて示している。すなわち、高周波回路基板３０が下側に示され、アンテナ付き基板１０が上側に示されている。また、図３Ａではグランドプレーンの表示を省略している。高周波回路基板３０にはんだバンプ等を介してＲＦＩＣ３２が実装されている。高周波回路基板３０のＲＦＩＣ用ランド３８が、はんだバンプを介してＲＦＩＣの信号端子に接続されている。
高周波回路基板３０は、両側の表面にそれぞれ設けられたグランドプレーン３４、及び内層に配置された４層のグランドプレーン３４を含む。高周波回路基板３０は、さらに、ＲＦＩＣ３２が実装された面とは反対側の面に設けられた信号用ランド４１及びグランド用ランド４２を含む。グランド用ランド４２は、表面に形成されているグランドプレーン３４の一部分により構成される。
信号用ランド４１は、高周波回路基板３０の内層に配置された複数の導体ビア３７及び内層ランド３６、及びＲＦＩＣ用ランド３８を介してＲＦＩＣ３２の信号端子に接続されている。複数の導体ビア３７及び複数の内層ランド３６が、伝送線路３５（図１）として機能する。
アンテナ付き基板１０は、高周波回路基板３０に対向する面に設けられた信号用ランド２１、内層に配置された伝送線路１５、及び高周波回路基板３０に対向する面に設けられたグランドプレーン１４を含む。グランドプレーン１４の一部分がグランド用ランド２２として利用される。なお、伝送線路１５の両側にもグランドプレーン１４が配置されており、伝送線路１５はグランド付きコプレーナ導波路構造を有する。伝送線路１５の先端には放射素子１３（図１）が接続される。
伝送線路１５は、その一端において導体ビア１６を介して信号用ランド２１に接続されている。伝送線路１５と信号用ランド２１との接続箇所にオープンスタブ１７が配置されている。オープンスタブ１７は、例えば伝送線路１５と同一の層内に配置され、信号用ランド２１を始点として伝送線路１５とは反対方向に延びる。
高周波回路基板３０の、アンテナ付き基板１０に対向する面に設けられたグランドプレーン３４のグランド用ランド４２の部分と、アンテナ付き基板１０の、高周波回路基板３０に対向する面に設けられたグランドプレーン１４のグランド用ランド２２の部分とが、複数、例えば４個の導電部材５０によって相互に接続されている。平面視において、導電部材５０は信号用ランド２１及び４１を取り囲むように配置されている。高周波回路基板３０とアンテナ付き基板１０との間に、アンダーフィル材５１が充填されている。
図４は、ＲＦＩＣ用ランド３８から伝送線路１５（図３Ａ、図３Ｂ）の先端までの透過特性Ｓ２１のシミュレーション結果を示すグラフである。横軸は周波数を単位「ＧＨｚ」で表し、縦軸は透過特性Ｓ２１を単位「ｄＢ」で表す。図４中の実線は図３Ａ及び図３Ｂに示した第３の実施例による高周波モジュールの透過特性Ｓ２１を示し、破線は参考例による高周波モジュールの透過特性Ｓ２１を示す。参考例による高周波モジュールでは、信号用ランド２１と４１とが導電部材で接続されており、オープンスタブ１７が設けられていない。
以下、第３の実施例によるシミュレーション対象の高周波モジュールの構成について説明する。信号用ランド２１と４１とで構成されるキャパシタの所望の静電容量は５０ｆＦである。この要求を満たすために、信号用ランド２１及び４１の平面形状を直径３００μｍの円形とし、信号用ランド２１と４１との間の空間の比誘電率を４とし、信号用ランド２１と４１との間隔を５０μｍとし、オープンスタブのインピーダンスを５０Ωとし、オープンスタブの電気長を６０ＧＨｚの信号の波長の０．３倍とした。
［第３の実施例の効果］
図４に示すように、第３の実施例による高周波モジュールは、Ｗｉｇｉｇ規格の通信で用いられる５７ＧＨｚ以上６６ＧＨｚ以下の周波数帯において、参考例による高周波モジュールより良好な透過特性Ｓ２１が得られていることがわかる。また、第３の実施例による高周波モジュールにおいては、５０ＧＨｚより低い周波数域において、−１０ｄＢ程度以上の阻止特性を示している。
図４に示したシミュレーション結果からわかるように、信号用ランド２１と４１とを導電部材で接続しない構成とすることにより、５７ＧＨｚ以上６６ＧＨｚ以下の周波数帯における透過特性を改善し、それよりも低い低周波ノイズの阻止特性を改善することができる。また、オープンスタブ１７を設けることにより、インピーダンス整合を図ることができる。
［第４の実施例］
次に、図５を参照して第４の実施例による高周波モジュールについて説明する。以下、第１から第３までの実施例と共通の構成については説明を省略する。
第４の実施例による高周波モジュールにおいては、第３の実施例による高周波モジュールのオープンスタブ１７（図３Ａ、図３Ｂ）に代えてショートスタブが設けられている。ショートスタブのインピーダンスは５０Ωであり、電気長は６０ＧＨｚの信号の波長の０．７５倍である。その他の構成は、図３Ａ及び図３Ｂに示した第３の実施例による高周波モジュールの構成と同一である。
図５は、ＲＦＩＣ用ランド３８から伝送線を１５の先端までの透過特性Ｓ２１のシミュレーション結果を示すグラフである。横軸は周波数を単位「ＧＨｚ」で表し、縦軸は透過特性Ｓ２１を単位「ｄＢ」で表す。図４中の実線は第４の実施例による高周波モジュールの透過特性Ｓ２１を示し、破線は参考例による高周波モジュールの透過特性Ｓ２１を示す。参考例による高周波モジュールでは、図４に示したものと同一である。
第４の実施例による高周波モジュールにおいても、Ｗｉｇｉｇ規格の通信で用いられる５７ＧＨｚ以上６６ＧＨｚ以下の周波数帯において、参考例による高周波モジュールより良好な透過特性Ｓ２１が得られていることがわかる。また、第４の実施例による高周波モジュールにおいても、５０ＧＨｚより低い周波数域において、参考例に比べて良好な阻止特性を示している。
第４の実施例では、オープンスタブに代えてショートスタブが用いられるため、高い静電気放電（ＥＳＤ）耐性が得られる。
図４と図５とを比較すると、Ｗｉｇｉｇ規格の周波数帯よりやや低い約５０ＧＨｚの低周波ノイズの漏洩を抑制したい場合には、オープンスタブよりショートスタブを採用することが好ましいことがわかる。Ｗｉｇｉｇ規格の周波数帯より低い周波数域の全域においてノイズ漏洩抑制効果を得るためには、ショートスタブよりオープンスタブを採用することが好ましいことがわかる。
［第５の実施例］
次に、図６Ａ及び図６Ｂを参照して第５の実施例による高周波モジュールについて説明する。以下、第１から第４までの実施例と共通の構成については説明を省略する。
図６Ａ及び図６Ｂは、それぞれＲＦＩＣ３２と放射素子１３とを接続する高周波信号の伝送経路の斜視図及び断面図である。第３の実施例では、アンテナ付き基板１０内の伝送線路１５にオープンスタブ１７（図３）を設けたが、第５の実施例では、高周波回路基板３０内の伝送線路３５（図１）と信号用ランド４１との接続箇所にオープンスタブ１８を設ける。また、第４の実施例のように、オープンスタブ１８に代えてショートスタブを設けてもよい。第５の実施例でも、第３または第４の実施例と同様の効果が得られる。
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１ 高周波モジュール
１０ アンテナ付き基板
１１ 誘電体基板
１３ 放射素子
１４ グランドプレーン
１５ 伝送線路
１６ 導体ビア
１７、１８ オープンスタブ
２１ 信号用ランド
２２ グランド用ランド
２３ 電源用ランド
２５ コネクタ
２６ 保護膜
３０ 高周波回路基板
３１ 誘電体基板
３２ 高周波集積回路素子（ＲＦＩＣ）
３３ 高周波部品
３４ グランドプレーン
３５ 伝送線路
３６ 内層ランド
３７ 導体ビア
３８ ＲＦＩＣ用ランド
４１ 信号用ランド
４２ グランド用ランド
４３ 電源用ランド
４６ 保護膜
４８ シールド
５０ 導電部材
５１ アンダーフィル材
高周波回路素子から放射素子への、または放射素子から高周波回路素子への高周波信号の透過特性を改善することができる。高周波回路素子が実装された第２の基板内の第２の伝送線路に重畳された低周波ノイズが、放射素子まで伝送されることを抑制できる。
高周波回路基板３０（図１）の信号用ランド４１及びグランド用ランド４２は、それぞれアンテナ付き基板１０の信号用ランド２１及びグランド用ランド２２と対応する位置に配置されている。高周波回路基板３０のグランド用ランド４２の大きさ及び形状は、アンテナ付き基板１０のグランド用ランド２２の大きさ及び形状と同一である。高周波回路基板３０の信号用ランド４１はアンテナ付き基板１０の信号用ランド２１より小さい。例えば、高周波回路基板３０の信号用ランド４１は直径３００μｍの円形である。このため、平面視において高周波回路基板３０の信号用ランド４１がアンテナ付き基板１０の信号用ランド２１に内包される。
図５は、ＲＦＩＣ用ランド３８から伝送線を１５の先端までの透過特性Ｓ２１のシミュレーション結果を示すグラフである。横軸は周波数を単位「ＧＨｚ」で表し、縦軸は透過特性Ｓ２１を単位「ｄＢ」で表す。図５中の実線は第４の実施例による高周波モジュールの透過特性Ｓ２１を示し、破線は参考例による高周波モジュールの透過特性Ｓ２１を示す。参考例による高周波モジュールでは、図４に示したものと同一である。

Claims (8)

  1. 第１のグランドプレーン、前記第１のグランドプレーンに接続された第１のグランド用ランド、第１の伝送線路、及び前記第１の伝送線路に接続された第１の信号用ランドを含み、前記第１のグランド用ランドと前記第１の信号用ランドとが同一の面に形成されている第１の基板と、
    第２のグランドプレーン、前記第２のグランドプレーンに接続された第２のグランド用ランド、第２の伝送線路、及び前記第２の伝送線路に接続された第２の信号用ランドを含み、前記第２のグランド用ランドと前記第２の信号用ランドとが前記第１の基板に対向する面に形成されており、前記第２のグランド用ランド及び前記第２の信号用ランドが、それぞれ前記第１のグランド用ランド及び前記第１の信号用ランドに対向する第２の基板と、
    前記第１のグランド用ランドと前記第２のグランド用ランドとを接続する導電部材と
    を有し、
    前記第１の信号用ランドと前記第２の信号用ランドとは、導体を介すること無く容量結合している高周波モジュール。
  2. 前記第１の基板は、さらに、前記第１の伝送線路を介して前記第１の信号用ランドに接続された放射素子を含み、
    前記第２の基板に高周波回路素子が実装されており、前記高周波回路素子は、前記第２の伝送線路を介して前記第２の信号用ランドに接続されている請求項１に記載の高周波モジュール。
  3. 相互に対向する前記第１の信号用ランドと前記第２の信号用ランドとの面積が相互に異なっており、平面視において一方が他方に内包されている請求項１に記載の高周波モジュール。
  4. 前記第１の基板は、前記第１の伝送線路と前記第１の信号用ランドとの接続箇所に設けられた第１のスタブを含む請求項１乃至３のいずれか１項に記載の高周波モジュール。
  5. 前記第２の基板は、前記第２の伝送線路と前記第２の信号用ランドとの接続箇所に設けられた第２のスタブを含む請求項１乃至４のいずれか１項に記載の高周波モジュール。
  6. 前記第１の基板は、前記第２の基板に対向する面に設けられ、前記第１のグランド用ランドを露出させ、前記第１の信号用ランドを覆う第１の保護膜を含み、
    前記第２の基板は、前記第１の基板に対向する面に設けられ、前記第２のグランド用ランドを露出させ、前記第２の信号用ランドを覆う第２の保護膜を含む請求項１乃至５のいずれか１項に記載の高周波モジュール。
  7. 第１の誘電体基板と、
    前記第１の誘電体基板に設けられた放射素子と、
    前記第１の誘電体基板に設けられ、前記放射素子に接続された第１の信号用ランドと、
    前記第１の誘電体基板に設けられた第１のグランドプレーンと、
    前記第１の誘電体基板の、前記第１の信号用ランドと同じ面に設けられ、前記第１のグランドプレーンに接続された第１のグランド用ランドと、
    前記第１の誘電体基板の、前記第１の信号用ランドが設けられた面に配置され、前記第１の信号用ランドを覆い、前記第１のグランド用ランドを露出させる第１の保護膜と
    を有するアンテナ付き基板。
  8. 第２の誘電体基板と、
    前記第２の誘電体基板に実装された高周波回路素子と、
    前記第２の誘電体基板に設けられ、前記高周波回路素子に接続された第２の信号用ランドと、
    前記第２の誘電体基板に設けられた第２のグランドプレーンと、
    前記第２の誘電体基板の、前記第２の信号用ランドと同じ面に設けられ、前記第２のグランドプレーンに接続された第２のグランド用ランドと、
    前記第２の誘電体基板の、前記第２の信号用ランドが設けられた面に配置され、前記第２の信号用ランドを覆い、前記第２のグランド用ランドを露出させる第２の保護膜と
    を有する高周波回路基板。
JP2016181093A 2016-09-16 2016-09-16 高周波モジュール、アンテナ付き基板、及び高周波回路基板 Active JP6524986B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016181093A JP6524986B2 (ja) 2016-09-16 2016-09-16 高周波モジュール、アンテナ付き基板、及び高周波回路基板
CN201710826433.6A CN107835558B (zh) 2016-09-16 2017-09-14 高频模块、带天线的基板以及高频电路基板
US15/705,927 US10925149B2 (en) 2016-09-16 2017-09-15 High frequency module, board equipped with antenna, and high frequency circuit board
US17/116,555 US11284506B2 (en) 2016-09-16 2020-12-09 High frequency module, board equipped with antenna, and high frequency circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016181093A JP6524986B2 (ja) 2016-09-16 2016-09-16 高周波モジュール、アンテナ付き基板、及び高周波回路基板

Publications (2)

Publication Number Publication Date
JP2018046213A true JP2018046213A (ja) 2018-03-22
JP6524986B2 JP6524986B2 (ja) 2019-06-05

Family

ID=61617660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016181093A Active JP6524986B2 (ja) 2016-09-16 2016-09-16 高周波モジュール、アンテナ付き基板、及び高周波回路基板

Country Status (3)

Country Link
US (2) US10925149B2 (ja)
JP (1) JP6524986B2 (ja)
CN (1) CN107835558B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020031872A1 (ja) * 2018-08-06 2020-02-13 株式会社村田製作所 回路基板、回路基板モジュールおよび、アンテナモジュール
WO2020040108A1 (ja) * 2018-08-22 2020-02-27 株式会社村田製作所 伝送線路基板、および伝送線路基板の接合構造
JP2020099026A (ja) * 2018-12-19 2020-06-25 株式会社デンソー インピーダンス補償回路
CN112655281A (zh) * 2018-09-14 2021-04-13 瑞典爱立信有限公司 Pcb结构和形成pcb结构的方法和装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102410799B1 (ko) * 2017-11-28 2022-06-21 삼성전자주식회사 밀리미터 웨이브 신호를 송/수신하기 위한 통신 장치 및 그 통신 장치를 포함하는 전자 장치
KR102022353B1 (ko) * 2018-01-18 2019-09-18 삼성전기주식회사 안테나 모듈
US11277948B2 (en) * 2018-03-22 2022-03-15 Apple Inc. Conformally shielded power inductor and other passive devices for 4/5G envelope tracker modules and/or other power management modules
KR102521191B1 (ko) 2018-05-29 2023-04-13 삼성전자주식회사 중첩되어 배치된 인쇄 회로 기판들 및 이를 포함하는 전자 장치
JP6981550B2 (ja) * 2018-07-06 2021-12-15 株式会社村田製作所 アンテナモジュール及び通信装置
CN110933957B (zh) * 2018-07-20 2021-03-05 株式会社村田制作所 天线装置、天线模块以及在该天线模块中使用的电路基板
KR102153867B1 (ko) * 2018-08-07 2020-09-08 가부시키가이샤 무라타 세이사쿠쇼 안테나 모듈, 및 안테나 모듈의 제조 방법
US11165136B2 (en) * 2018-09-15 2021-11-02 Qualcomm Incorporated Flex integrated antenna array
KR102551803B1 (ko) * 2018-10-19 2023-07-06 삼성전자주식회사 배선을 따라 유전체가 채워질 수 있는 이격 공간을 갖도록 배치된 도전성 부재를 포함하는 전자 장치
JP7115568B2 (ja) * 2019-01-23 2022-08-09 株式会社村田製作所 アンテナモジュール及び通信装置
WO2020153823A1 (ko) 2019-01-24 2020-07-30 삼성전자 주식회사 복수의 인쇄 회로 기판들이 적층된 안테나 모듈 및 이를 포함하는 전자 장치
JP7150068B2 (ja) * 2019-01-31 2022-10-07 三菱電機株式会社 アンテナ装置及びレーダ装置
US20200273824A1 (en) * 2019-02-22 2020-08-27 Intel Corporation Transceiver die interconnect interfaces
CN112400255B (zh) * 2019-04-24 2023-06-27 株式会社村田制作所 天线模块和搭载有该天线模块的通信装置
WO2020231239A1 (en) * 2019-05-16 2020-11-19 Samsung Electronics Co., Ltd. Printed circuit board including coaxial plated through hole and electronic apparatus including same in wireless communication system
CN112448152B (zh) * 2019-08-30 2022-10-21 庆鼎精密电子（淮安）有限公司 集成化天线叠构及其制作方法
US11289835B2 (en) * 2020-02-27 2022-03-29 Motorola Solutions, Inc. Printed circuit board (PCB) connector interface module with heat and scratch resistant coverlay and accessory system
CN113498248B (zh) * 2020-04-03 2022-10-21 扬智科技股份有限公司 电路板组件及应用其的电子装置
US11715886B2 (en) * 2020-05-08 2023-08-01 Mobix Labs, Inc. Low-cost, IPD and laminate based antenna array module
US11406006B2 (en) * 2020-12-15 2022-08-02 Qualcomm Incorporated Electromagnetic (EM) field rotation for interconnection between chip and circuit board
KR20220111555A (ko) * 2021-02-02 2022-08-09 삼성전자주식회사 안테나 모듈 및 이를 포함하는 전자 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030100200A1 (en) * 2001-11-28 2003-05-29 Franzon Paul D. Buried solder bumps for AC-coupled microelectronic interconnects
JP2004273509A (ja) * 2003-03-05 2004-09-30 Sharp Corp 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置
JP2007027172A (ja) * 2005-07-12 2007-02-01 Matsushita Electric Ind Co Ltd 多層回路基板およびその製造方法
JP2008004714A (ja) * 2006-06-22 2008-01-10 Nec Corp チップ積層型半導体装置
JP2011009505A (ja) * 2009-06-26 2011-01-13 Sony Corp ３次元実装基板および３次元実装基板の製法
JP2011233609A (ja) * 2010-04-26 2011-11-17 Sumitomo Electric Printed Circuit Inc フレキシブルプリント配線板の接続構造及びそれを備えた電子機器
JP2016058673A (ja) * 2014-09-12 2016-04-21 イビデン株式会社 プリント配線板およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US6310400B1 (en) * 1997-12-29 2001-10-30 Intel Corporation Apparatus for capacitively coupling electronic devices
JP4759798B2 (ja) 2000-10-30 2011-08-31 日本電気株式会社 半導体装置の接続構造
JP2004015160A (ja) 2002-06-04 2004-01-15 Tdk Corp アンテナ付モジュール
US6812046B2 (en) * 2002-07-29 2004-11-02 Sun Microsystems Inc. Method and apparatus for electronically aligning capacitively coupled chip pads
GB2407207B (en) * 2003-10-13 2006-06-07 Micron Technology Inc Structure and method for forming a capacitively coupled chip-to-chip signalling interface
US7405477B1 (en) * 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus
ATE421560T1 (de) * 2006-05-11 2009-02-15 Agfa Graphics Nv Methode zur herstellung von pigmentierten tinten
CN101150911B (zh) * 2006-09-19 2010-06-23 英业达股份有限公司 直流电源层结构
JP4871164B2 (ja) 2007-02-21 2012-02-08 富士通株式会社 半導体集積回路
CN101971194A (zh) * 2007-12-19 2011-02-09 谢玉莲 非接触式和双界面嵌体及其生产方法
US9272370B2 (en) * 2010-08-12 2016-03-01 Féinics Amatech Teoranta Laser ablating structures for antenna modules for dual interface smartcards
CN103650132B (zh) * 2011-12-05 2017-09-22 松下知识产权经营株式会社 无线模块
US9806422B2 (en) * 2013-09-11 2017-10-31 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
US10091873B1 (en) * 2017-06-22 2018-10-02 Innovium, Inc. Printed circuit board and integrated circuit package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030100200A1 (en) * 2001-11-28 2003-05-29 Franzon Paul D. Buried solder bumps for AC-coupled microelectronic interconnects
JP2004273509A (ja) * 2003-03-05 2004-09-30 Sharp Corp 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置
JP2007027172A (ja) * 2005-07-12 2007-02-01 Matsushita Electric Ind Co Ltd 多層回路基板およびその製造方法
JP2008004714A (ja) * 2006-06-22 2008-01-10 Nec Corp チップ積層型半導体装置
JP2011009505A (ja) * 2009-06-26 2011-01-13 Sony Corp ３次元実装基板および３次元実装基板の製法
JP2011233609A (ja) * 2010-04-26 2011-11-17 Sumitomo Electric Printed Circuit Inc フレキシブルプリント配線板の接続構造及びそれを備えた電子機器
JP2016058673A (ja) * 2014-09-12 2016-04-21 イビデン株式会社 プリント配線板およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020031872A1 (ja) * 2018-08-06 2020-02-13 株式会社村田製作所 回路基板、回路基板モジュールおよび、アンテナモジュール
JPWO2020031872A1 (ja) * 2018-08-06 2020-08-20 株式会社村田製作所 回路基板、回路基板モジュールおよび、アンテナモジュール
US11228076B2 (en) 2018-08-06 2022-01-18 Murata Manufacturing Co., Ltd. Multilayer circuit board comprising serially connected signal lines and stubs disposed in different layers of the multilayer circuit board
WO2020040108A1 (ja) * 2018-08-22 2020-02-27 株式会社村田製作所 伝送線路基板、および伝送線路基板の接合構造
JPWO2020040108A1 (ja) * 2018-08-22 2021-09-24 株式会社村田製作所 伝送線路基板、および伝送線路基板の接合構造
JP7167988B2 (ja) 2018-08-22 2022-11-09 株式会社村田製作所 伝送線路基板、および伝送線路基板の接合構造
US11553588B2 (en) 2018-08-22 2023-01-10 Murata Manufacturing Co., Ltd. Transmission line board, and joint structure of transmission line board
CN112655281A (zh) * 2018-09-14 2021-04-13 瑞典爱立信有限公司 Pcb结构和形成pcb结构的方法和装置
JP2020099026A (ja) * 2018-12-19 2020-06-25 株式会社デンソー インピーダンス補償回路
JP7151456B2 (ja) 2018-12-19 2022-10-12 株式会社デンソー インピーダンス補償回路

Also Published As

Publication number Publication date
CN107835558A (zh) 2018-03-23
US20210092829A1 (en) 2021-03-25
JP6524986B2 (ja) 2019-06-05
US11284506B2 (en) 2022-03-22
US20180084637A1 (en) 2018-03-22
CN107835558B (zh) 2021-09-17
US10925149B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
JP6524986B2 (ja) 高周波モジュール、アンテナ付き基板、及び高周波回路基板
US10056669B2 (en) Transmission line
JP5909707B2 (ja) 無線モジュール
US11612053B2 (en) Circuit board and electronic device
TWI663785B (zh) 電子裝置、射頻裝置及其訊號傳輸構件
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
JP6602326B2 (ja) 無線装置
KR20180080612A (ko) 연성회로기판
US11101533B2 (en) Radio frequency device
US11178765B2 (en) Electronic device
JP3999177B2 (ja) 高周波回路基板
JPWO2020040072A1 (ja) 配線基板、パッケージおよびモジュール
JP5279424B2 (ja) 高周波伝送装置
US20200381376A1 (en) Electronic circuit
JP2011172173A (ja) ミリ波回路モジュール及びそれを用いたミリ波送受信機
JP6352839B2 (ja) 高周波パッケージ
JP2002299502A (ja) 高周波半導体素子収納用パッケージ
US20210410269A1 (en) High-frequency circuit and communication module
US11984637B2 (en) Transmission line and electronic device
US20220077556A1 (en) Transmission line and electronic device
US11742303B2 (en) Systems for millimeter-wave chip packaging
WO2018235626A1 (ja) 導波管変換器
JP2001177012A (ja) 高周波用配線基板
JP2008227105A (ja) 伝送線路実装基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170721

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190422

R150 Certificate of patent or registration of utility model

Ref document number: 6524986

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150