JP4759798B2 - 半導体装置の接続構造 - Google Patents
半導体装置の接続構造 Download PDFInfo
- Publication number
- JP4759798B2 JP4759798B2 JP2000330168A JP2000330168A JP4759798B2 JP 4759798 B2 JP4759798 B2 JP 4759798B2 JP 2000330168 A JP2000330168 A JP 2000330168A JP 2000330168 A JP2000330168 A JP 2000330168A JP 4759798 B2 JP4759798 B2 JP 4759798B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- bump
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路とこれを搭載する配線基板とのバンプによる電極間の接続構造に関する。
【０００２】
【従来の技術】
近年の半導体装置形状は小型、高密度化が進み、その電極ピッチも狭くなってきている。信号電極ピッチが狭くなるとその電極上に配置したバンプ間の結合容量が増大しクロストークが無視できなくなってきている。図１０と図１１は従来のバンプ接続構造において、それぞれ先行技術として開示されている特開平６−１０４２６０と特開平３−１９８３５８に記載された接続構造を示したものである。この対策として、図１０においては半導体集積回路の信号電極周囲にグランド電極を配置し、信号バンプ５をグランドバンプ６で囲う構造とすることにより、信号電極間のクロストークによるノイズの低減を図っている。図１１においては、信号用バンプの周囲に電源用バンプを設けさらに信号リードをグランドリードで囲う構造とし、クロストークの低減を図っている。
【０００３】
【発明が解決しようとする課題】
上述した従来のバンプ接続構造においては、図１０と図１１中の信号用バンプとグランド用バンプあるいは電源用バンプは、バンプ間の空気またはモールド樹脂を介することで、等価的に図１２に示すバンプ間の結合容量の等価回路１２０６−１，１２０６−２に示す様な結合容量を持つこととなる。この結合容量により、半導体集積回路とこれを搭載する配線基板間を伝送されるべき高周波域の信号が、グランド用バンプへ流れ込み、信号に損失が生じる。また、グランド用バンプへ信号が漏れ込むことにより、半導体集積回路内のグランドレベルが振られ、回路動作を不安定にする。
【０００４】
したがって本発明の目的は、従来の様な隣接するバンプの結合容量による高周波域の信号特性の悪化を軽減した半導体集積回路とこれを搭載する配線基板とのバンプによる電極間の接続構造を提供することである。
【０００５】
【課題を解決するための手段】
上記課題を解決する為に本発明の半導体装置の接続構造は、半導体集積回路の電極とこれを搭載する配線基板の電極をバンプで電極間の一つを接続する構造に関し、半導体集積回路上に複数電極を等間隔に並べ、前記配線基板上には前記半導体集積回路上の電極よりも電極間隔が広い複数の電極を並べた電極配置を有し、前記半導体集積回路上の電極表面に対して垂直で且つ電極の中心に位置する直線が前記配線基板上の電極の中心を通過するような位置に配置した前記半導体集積回路上の電極および前記配線基板上の電極を信号電極とし、前記半導体集積回路上の電極表面に対して垂直で且つ隣接する２つの電極間の中央を通過する直線が配線基板上の隣接する２つの電極間の中央を通過するような位置にあって且つ対向した位置に配置した、前記半導体集積回路上の２つの電極およびこれらに対応する前記配線基板上の２つの電極の一方を電源電極、もう一方をグランド電極とし、前記半導体集積回路上の信号電極、電源電極、グランド電極それぞれの中心に配置したバンプで、前記配線基板上の信号電極、電源電極、グランド電極とを接続する構造を
特徴としている。
また、半導体集積回路上の電極ピッチと電極サイズが配線基板上の電極ピッチと電極サイズに等しい電極のレイアウトで、前記半導体集積回路上及び前記配線基板上にそれぞれ対応したレイアウトで、電源電極を複数個連続し、また、グランド電極を複数個連続して並べて、前記半導体集積回路上及び前記配線基板上の信号電極は電源電極またはグランド電極を挟んで配置し、前記信号電極をバンプで接続し、前記半導体集積回路の電源電極とグランド電極が隣接する部分は前記半導体集積回路上と前記配線基板上の電源電極とグランド電極のそれぞれをバンプで接続して、信号電極に隣接する電源電極とグランド電極については接続しないことを特徴としている。
また、半導体集積回路上の電極ピッチと電極サイズが配線基板の電極ピッチと電極サイズに等しい電極のレイアウトで、半導体集積回路上の電極が２つ以上連なって同一信号の入力端あるいは、電極が２つ以上連なって同一信号の出力端となっている場合、この２つ以上連なった電極の内１つだけを前記配線基板の電極とバンプにより接続することを特徴としている。
また、前記バンプは金属球を押しつぶした楕円球状の金属バンプであり、この楕円球状の金属バンプで接続する構造を特徴とした請求項１乃至３記載の半導体装置の接続構造。
また、前記バンプを金属あるいは導電性樹脂を、円柱形状あるいは角柱形状に形成した導電性ピラーとし、この導電性ピラーで接続する構造を特徴としている。また、前記バンプを銅製の球を芯とした半田ボールによって形成したボールバンプとし、このボールバンプで接続する構造を特徴としている。
【０００６】
【発明の実施の形態】
次に、本発明について図面を参照しながら説明する。図１は本発明の第１の実施形態を示す断面図である。これは半導体集積回路１０１の電極ピッチと電極サイズが、配線基板１０２の電極ピッチと電極サイズと異なる場合であり、半導体回路１０１の電極の中心１１３を通る電極表面に対して垂直な直線１１５が、配線基板１０２上の電極の中心１１４通過する半導体集積回路１０２上の電極および、配線基板上の電極を信号電極１０３、１０７−３とし、これらの電極をバンプによって接続する。
【０００７】
上記の信号電極の接続に加えて、半導体集積回路１０２上の隣接する２つの電極間の中点１１１を通る電極表面に対して垂直な直線１１６が、配線基板１０２上の隣接する２つの電極間の中点１１２を通過する場合、前記半導体集積回路１０１上の２つの電極をそれぞれグランド電極１０５−１、電源電極とし１０４−１、この２つの電極１０５−１、１０４−１のそれぞれと対をなす、配線基板上の電極をグランド電極１０７−１、電源電極１０７−２とし、半導体集積回路１０１上と配線基板上１０２の２つのグランド電極１０５−１、１０７−１をバンプによって接続し、同様に２つの電源電極１０４−１、１０７−２をバンプによって接続する。
【０００８】
上記の様なバンプ接続方法をとることにより、電源電極を接続するバンプ１１０−１とグランド電極を接続するバンプ１０９−１は近接し、結合容量が大きくなることでバイパスコンデンサの効果をなし、電源のノイズを低減できる。また、信号電極を接続するバンプ１０３とグランド電極や電源電極を接続するバンプ１０９−１，１１０−２の間隔が広がり、結合容量が低減することで信号電極を接続するバンプの電気特性の改善が図れる。
【０００９】
図２は本発明の第２の実施形態である。これは半導体集積回路２０１の電極ピッチと電極サイズが、配線基板２０２の電極ピッチと電極サイズとが異なる場合で、図１の実施形態と異なる点は配線基板側の電極ピッチと電極サイズである。半導体集積回路２０１上の隣接する２つの電極間の中点２０９を通る電極表面に対して垂直な直線２１６が、配線基板２０２上の隣接する２つの電極間の中点２１０を通過する場合、半導体集積回路２０１上の２つの電極をそれぞれグランド電極２０４−１、電源電極２０３−１とし、この２つの電極２０４−１、２０３―１のそれぞれと対をなす配線基板上の電極をグランド電極２０６−１、電源電極２０６−２とし、半導体集積回路上と配線基板上の２つのグランド電極をバンプ２０８−１によって接続し、同様に２つの電源電極をバンプ２０７−１によって接続する。上記の様なバンプ接続方法をとることにより、グランド電極を接続するバンプ２０８−１と電源電極を接続するバンプ２０７−１は近接し結合容量が大きくなり、バイパスコンデンサの効果をなし、電源のノイズを低減できる。
【００１０】
図３は本発明の第３の実施形態である。これは半導体集積回路３０１の電極ピッチと電極サイズが、配線基板３０２の電極ピッチと電極サイズとが異なる場合で、第１、第２と異なる点は配線基板側の電極ピッチと電極サイズである。半導体集積回路３０１上の隣接する２つの電極間の中点３１０を通る電極表面に対して垂直な直線３１６が、配線基板３０２上の隣接する２つの電極間の中点３１１を通過する場合、半導体集積回路３０１上の２つの電極をそれぞれグランド電極３０７−２、電源電極３０８−１とし、この２つの電極３０７−２、３０８−１のそれぞれと対をなす配線基板上の電極をグランド電極３０９−１、電源電極３０９−２とし、半導体集積回路上と配線基板上の２つのグランド電極３０７−２、３０９−１をバンプ３０４によって接続し、同様に２つの電源電極３０８−１、３０９−２をバンプ３０５によって接続する。これに加え半導体集積回路３０１上の同一信号の入力端または同一信号の出力端として連なって配置した信号電極３０３−１、３０３−２の内、最も近傍にあるバンプ３０５から離れた電極３０３−２を信号電極として、配線基板３０２上の信号電極３０９−３に、バンプ３０６によって接続する。
【００１１】
上記の様なバンプ接続方法をとることにより、グランド電極を接続するバンプ３０４と電源電極を接続するバンプ３０５は近接し結合容量が大きくなり、バイパスコンデンサの効果をなし、電源のノイズを低減できる。また、信号電極を接続するバンプ３０６と電源電極を接続するバンプ３０５の間隔は広がり、結合容量が低減することにより信号電極を接続するバンプの電気特性の改善が図れる。
【００１２】
本発明の第４の実施形態を図４に示す。これは半導体集積回路４０１の電極ピッチと電極サイズが配線基板４０２の電極ピッチと電極サイズとが等しい場合で、半導体集積回路４０１上の隣接して配置された電源電極４０９−１とグランド電極４０８−２は配線基板４０２上の電源電極４１０−２とグランド電極４１１−１に電源バンプ４０６とグランドバンプ４０５を介して接続する。また信号電極４０４に隣接する電源電極４０９−３やグランド電極４０８−３は接続しない。
【００１３】
上記の様なバンプ接続方法をとることにより、電源電極を接続するバンプ４０６とグランド電極を接続するバンプ４０５の結合容量は大きくなり、バイパスコンデンサの効果をなし、電源のノイズを低減できる。また、信号電極を接続するバンプ４０７と電源電極を接続するバンプ４０６または、グランド電極を接続するバンプ４０５との結合容量が低減することにより、接合部の電気特性の改善が図れる。
【００１４】
本発明の第５の実施形態を図５に示す。半導体集積回路５０１上の電極ピッチと電極サイズと配線基板５０２上の電極ピッチと電極サイズとが等しい場合についてであり、半導体集積回路５０１上の電極について、同一信号の入力端であるかまたは、同一信号の出力端である信号電極である隣接する電極５０４−１と電極５０４−２について任意のどちらか、図３では５０４−２にバンプ５０５を配置し、配線基板５０２上の電極５０３−２と接続する。同一信号の入力端または出力端である信号電極５０３−３、５０３−４の接続については、バンプ５０５から遠いほうの信号電極５０３−４と５０４−４をバンプ５０６で接続する。同様にバンプ５０６から遠い方の電極５０４−６と５０３−６をバンプ５０７で接続する。上記の様なバンプ接続方法をとることにより、各信号電極を接続するバンプ５０５，５０６，５０７の間隔が広がり、結合容量は減少し、電気特性を改善できる。
【００１５】
図６は半導体集積回路上の電極ピッチと電極サイズおよび配線基板の電極ピッチと電極サイズが図１の実施形態と同じであり、接続部バンプを導電性ピラーに置き換えた本発明の第６の実施形態である。導電性ピラーは金属または導電性樹脂または絶縁体にメッキして導電性を持たせたものであり、円柱形状あるいは角柱形状とした。前記の様な導電性ピラーによる接続方法をとることにより、第１の実施形態と同様に、電源電極を接続する導電性ピラー６１０−１とグランド電極を接続する導電性ピラー６０９−１は近接し、バイパスコンデンサの効果をなし、電源のノイズを低減でき、信号電極を接続する導電性ピラー６０８と、グランド電極６０５−２や電源電極６０４−１を接続する導電性ピラー６１０−２，６０９−１の間隔が広がり、結合容量が低減することにより信号電極を接続する導電性ピラーの電気特性の改善が図れる。
【００１６】
図７と図８は図６の実施形態における導電性ピラー形状を変形した、それぞれ第７、第８の実施形態である。図７は電極面よりもピラー７１０−１を断面の狭いものとし、半導体集積回路７０１上の電極７０５−１と配線基板７０２上の電極７０７−１を接続した構造である。また、図８は半導体集積回路８０１上の電極と配線基板８０２上の電極の間隔よりも長いピラーを屈曲させ半導体集積回路上の電極と配線基板上の電極を接続した構造である前記の様な導電性ピラーによる接続方法をとることにより、第１の実施形態と同様の理由により、さらに電源のノイズを低減でき、信号電極を接続する導電性ピラーの電気特性の改善が図れる。
【００１７】
図９は半導体集積回路上の電極ピッチと電極サイズおよび配線基板の電極ピッチと電極サイズが第１の実施形態と同じで、接続部バンプをボールバンプに置き換えたものである。ボールバンプは銅製の球９１７を芯としている、半導体回路上の電極９０５−１と配線基板上の電極９０７−１の間に半田ボール９１０−１を形成することで行う。上記の様なボールバンプによる接続方法をとることにより、第１の実施形態と同様に、電源電極を接続するボールバンプ９０９−１とグランド電極を接続する銅製の球９１０−１は近接し、バイパスコンデンサの効果をなし、電源のノイズを低減できる。また、信号電極を接続するボールバンプ９０８に対する、グランド電極９０５−２を接続するボールバンプ９１０−２と電源電極９０４−１を接続するボールバンプ９０９−１の間隔が広がり、結合容量が低減することにより信号電極を接続するボールバンプの電気特性の改善が図れる。
【００１８】
【発明の効果】
以上説明したように、本発明の第１の効果は、バンプ接合部の電気的特性が改善されることである。その理由は、信号電極間の隣接バンプとの結合容量が小さくなるためである。第２の効果は、電源、グランド間のノイズが低減されることである。その理由は、電源バンプとグランドバンプの間隔を狭く配置することにより結合容量を増大させる事が出来、バイパスコンデンサとしての役割を果たすことがためである。本発明の接続構造では、電源電極とグランド電極のバンプ間隔は狭くなり、信号電極のバンプ間隔は広がる。従って電源−グランド電極のバンプ間の結合容量が増大し、バイパスコンデンサの役割を果たすので電源ノイズを低減できる。また、信号電極のバンプ間の結合容量は低減し、クロストークによるノイズが低減し、電気特性を改善できるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すバンプによる接続構造断面図である。
【図２】本発明の第２の実施形態を示すバンプによる接続構造断面図である。
【図３】本発明の第３の実施形態を示すバンプによる接続構造断面図である。
【図４】本発明の第４の実施形態を示すバンプによる接続構造断面図である。
【図５】本発明の第５の実施形態を示すバンプによる接続構造断面図である。
【図６】本発明の第６の実施形態を示すバンプによる接続構造断面図である。
【図７】本発明の第７の実施形態を示すバンプによる接続構造断面図である。
【図８】本発明の第８の実施形態を示すバンプによる接続構造断面図である。
【図９】本発明の第９の実施形態を示すバンプによる接続構造断面図である。
【図１０】従来のバンプによる接続構造におけるバンプ間の結合容量を示す断面図。
【図１１】従来のバンプによる接続構造を示す平面図である。
【図１２】従来のバンプによる接続構造におけるバンプ間の結合容量を示す断面図。
【符号の説明】
１０１，２０１，３０１，４０１，５０１，６０１，７０１，８０１，９０１，１２０１ 半導体集積回路
１０２，２０２，３０２，４０２，５０２，６０２，７０２，８０２，９０２，１２０２ 配線基板
１０３，１０７−３，３０３−１，３０３−２，３０９−３，４０３，４０４，５０４−１〜６，５０３−１〜６，６０３，６０７−３，９０３，９０７−３，１２０４−２，１２０３−２ 信号電極
１０４−１，１０４−２，１０７−２，１０７−５，２０３−１，２０３−２，２０６−２，２０６−４，３０８−１，３０８−２，３０９−２，４０９−１〜３，４１１−１〜３，６０４−１，６０４−２，６０７−２，７０７−５，７０４−１，７０４−２，７０７−２，７０７−５，８０４−１，８０４−２，８０７−２，８０７−５，９０４−１，９０４−２，９０７−２，９０７−５，１２０３−３，１２０４−３ 電源電極
１０５−１，１０５−２，１０７−１，１０７−４，２０４−１，２０４−２，２０６−１，２０６−３，３０７−１，３０７−２，３０９−１，４０８−１〜３，４１０−１〜３，６０５−１〜２，６０７−１，６０７−４，７０５−１〜２，７０７−１，７０７−４，８０５−１〜２，８０７−１，８０７−４，９０５−１〜２，９０７−１，９０７−４，１２０３−１，１２０４−１ グランド電極
１０７−１〜５，２０６−１〜４，３０９−１〜３，６０６−１〜３，７０６−１〜３ ８０６−１〜３，９０６−１〜３ 電極
１１０−１，１０９−１，１０８，１１０−２，１０９−２，２０８−１，２０７−１，２０８−２，２０７−２，３０４，３０５，３０６，４０５，４０６，４０７，５０５，５０６，５０７，１２０５−１，１２０５−２，１２０４−３ バンプ
１１１，１１２，２０９，２１０，３１０，３１１，６１１，６１２，７１１，７１２，８１１，８１２，９１１，９１２ 隣接する２電極間の中央
１１３，１１４，６１３，６１４，７１３，７１４，８１３，８１４，９１３，９１４ 電極の中心
１１５，１１６，６１５，６１６，７１５，７１６，８１５，８１６，９１５，９１６ 電極表面に対して垂直な直線
６１０−１，６０９−１，６０８，６１０−２，６０９−２，７１０−１，７０９−１，７０８，７１０−２，７０９−２，８１０−１，８０９−１，８０８，８１０−２，８０９−２ 導電性ピラー
９１０−１，９０９−１，９０８，９１０−２，９０９−２ ボールバンプ
１２０６−１，１２０６−２ バンプ間の結合容量の等価回路
９１７ 銅製の球
【発明の属する技術分野】
本発明は、半導体集積回路とこれを搭載する配線基板とのバンプによる電極間の接続構造に関する。
【０００２】
【従来の技術】
近年の半導体装置形状は小型、高密度化が進み、その電極ピッチも狭くなってきている。信号電極ピッチが狭くなるとその電極上に配置したバンプ間の結合容量が増大しクロストークが無視できなくなってきている。図１０と図１１は従来のバンプ接続構造において、それぞれ先行技術として開示されている特開平６−１０４２６０と特開平３−１９８３５８に記載された接続構造を示したものである。この対策として、図１０においては半導体集積回路の信号電極周囲にグランド電極を配置し、信号バンプ５をグランドバンプ６で囲う構造とすることにより、信号電極間のクロストークによるノイズの低減を図っている。図１１においては、信号用バンプの周囲に電源用バンプを設けさらに信号リードをグランドリードで囲う構造とし、クロストークの低減を図っている。
【０００３】
【発明が解決しようとする課題】
上述した従来のバンプ接続構造においては、図１０と図１１中の信号用バンプとグランド用バンプあるいは電源用バンプは、バンプ間の空気またはモールド樹脂を介することで、等価的に図１２に示すバンプ間の結合容量の等価回路１２０６−１，１２０６−２に示す様な結合容量を持つこととなる。この結合容量により、半導体集積回路とこれを搭載する配線基板間を伝送されるべき高周波域の信号が、グランド用バンプへ流れ込み、信号に損失が生じる。また、グランド用バンプへ信号が漏れ込むことにより、半導体集積回路内のグランドレベルが振られ、回路動作を不安定にする。
【０００４】
したがって本発明の目的は、従来の様な隣接するバンプの結合容量による高周波域の信号特性の悪化を軽減した半導体集積回路とこれを搭載する配線基板とのバンプによる電極間の接続構造を提供することである。
【０００５】
【課題を解決するための手段】
上記課題を解決する為に本発明の半導体装置の接続構造は、半導体集積回路の電極とこれを搭載する配線基板の電極をバンプで電極間の一つを接続する構造に関し、半導体集積回路上に複数電極を等間隔に並べ、前記配線基板上には前記半導体集積回路上の電極よりも電極間隔が広い複数の電極を並べた電極配置を有し、前記半導体集積回路上の電極表面に対して垂直で且つ電極の中心に位置する直線が前記配線基板上の電極の中心を通過するような位置に配置した前記半導体集積回路上の電極および前記配線基板上の電極を信号電極とし、前記半導体集積回路上の電極表面に対して垂直で且つ隣接する２つの電極間の中央を通過する直線が配線基板上の隣接する２つの電極間の中央を通過するような位置にあって且つ対向した位置に配置した、前記半導体集積回路上の２つの電極およびこれらに対応する前記配線基板上の２つの電極の一方を電源電極、もう一方をグランド電極とし、前記半導体集積回路上の信号電極、電源電極、グランド電極それぞれの中心に配置したバンプで、前記配線基板上の信号電極、電源電極、グランド電極とを接続する構造を
特徴としている。
また、半導体集積回路上の電極ピッチと電極サイズが配線基板上の電極ピッチと電極サイズに等しい電極のレイアウトで、前記半導体集積回路上及び前記配線基板上にそれぞれ対応したレイアウトで、電源電極を複数個連続し、また、グランド電極を複数個連続して並べて、前記半導体集積回路上及び前記配線基板上の信号電極は電源電極またはグランド電極を挟んで配置し、前記信号電極をバンプで接続し、前記半導体集積回路の電源電極とグランド電極が隣接する部分は前記半導体集積回路上と前記配線基板上の電源電極とグランド電極のそれぞれをバンプで接続して、信号電極に隣接する電源電極とグランド電極については接続しないことを特徴としている。
また、半導体集積回路上の電極ピッチと電極サイズが配線基板の電極ピッチと電極サイズに等しい電極のレイアウトで、半導体集積回路上の電極が２つ以上連なって同一信号の入力端あるいは、電極が２つ以上連なって同一信号の出力端となっている場合、この２つ以上連なった電極の内１つだけを前記配線基板の電極とバンプにより接続することを特徴としている。
また、前記バンプは金属球を押しつぶした楕円球状の金属バンプであり、この楕円球状の金属バンプで接続する構造を特徴とした請求項１乃至３記載の半導体装置の接続構造。
また、前記バンプを金属あるいは導電性樹脂を、円柱形状あるいは角柱形状に形成した導電性ピラーとし、この導電性ピラーで接続する構造を特徴としている。また、前記バンプを銅製の球を芯とした半田ボールによって形成したボールバンプとし、このボールバンプで接続する構造を特徴としている。
【０００６】
【発明の実施の形態】
次に、本発明について図面を参照しながら説明する。図１は本発明の第１の実施形態を示す断面図である。これは半導体集積回路１０１の電極ピッチと電極サイズが、配線基板１０２の電極ピッチと電極サイズと異なる場合であり、半導体回路１０１の電極の中心１１３を通る電極表面に対して垂直な直線１１５が、配線基板１０２上の電極の中心１１４通過する半導体集積回路１０２上の電極および、配線基板上の電極を信号電極１０３、１０７−３とし、これらの電極をバンプによって接続する。
【０００７】
上記の信号電極の接続に加えて、半導体集積回路１０２上の隣接する２つの電極間の中点１１１を通る電極表面に対して垂直な直線１１６が、配線基板１０２上の隣接する２つの電極間の中点１１２を通過する場合、前記半導体集積回路１０１上の２つの電極をそれぞれグランド電極１０５−１、電源電極とし１０４−１、この２つの電極１０５−１、１０４−１のそれぞれと対をなす、配線基板上の電極をグランド電極１０７−１、電源電極１０７−２とし、半導体集積回路１０１上と配線基板上１０２の２つのグランド電極１０５−１、１０７−１をバンプによって接続し、同様に２つの電源電極１０４−１、１０７−２をバンプによって接続する。
【０００８】
上記の様なバンプ接続方法をとることにより、電源電極を接続するバンプ１１０−１とグランド電極を接続するバンプ１０９−１は近接し、結合容量が大きくなることでバイパスコンデンサの効果をなし、電源のノイズを低減できる。また、信号電極を接続するバンプ１０３とグランド電極や電源電極を接続するバンプ１０９−１，１１０−２の間隔が広がり、結合容量が低減することで信号電極を接続するバンプの電気特性の改善が図れる。
【０００９】
図２は本発明の第２の実施形態である。これは半導体集積回路２０１の電極ピッチと電極サイズが、配線基板２０２の電極ピッチと電極サイズとが異なる場合で、図１の実施形態と異なる点は配線基板側の電極ピッチと電極サイズである。半導体集積回路２０１上の隣接する２つの電極間の中点２０９を通る電極表面に対して垂直な直線２１６が、配線基板２０２上の隣接する２つの電極間の中点２１０を通過する場合、半導体集積回路２０１上の２つの電極をそれぞれグランド電極２０４−１、電源電極２０３−１とし、この２つの電極２０４−１、２０３―１のそれぞれと対をなす配線基板上の電極をグランド電極２０６−１、電源電極２０６−２とし、半導体集積回路上と配線基板上の２つのグランド電極をバンプ２０８−１によって接続し、同様に２つの電源電極をバンプ２０７−１によって接続する。上記の様なバンプ接続方法をとることにより、グランド電極を接続するバンプ２０８−１と電源電極を接続するバンプ２０７−１は近接し結合容量が大きくなり、バイパスコンデンサの効果をなし、電源のノイズを低減できる。
【００１０】
図３は本発明の第３の実施形態である。これは半導体集積回路３０１の電極ピッチと電極サイズが、配線基板３０２の電極ピッチと電極サイズとが異なる場合で、第１、第２と異なる点は配線基板側の電極ピッチと電極サイズである。半導体集積回路３０１上の隣接する２つの電極間の中点３１０を通る電極表面に対して垂直な直線３１６が、配線基板３０２上の隣接する２つの電極間の中点３１１を通過する場合、半導体集積回路３０１上の２つの電極をそれぞれグランド電極３０７−２、電源電極３０８−１とし、この２つの電極３０７−２、３０８−１のそれぞれと対をなす配線基板上の電極をグランド電極３０９−１、電源電極３０９−２とし、半導体集積回路上と配線基板上の２つのグランド電極３０７−２、３０９−１をバンプ３０４によって接続し、同様に２つの電源電極３０８−１、３０９−２をバンプ３０５によって接続する。これに加え半導体集積回路３０１上の同一信号の入力端または同一信号の出力端として連なって配置した信号電極３０３−１、３０３−２の内、最も近傍にあるバンプ３０５から離れた電極３０３−２を信号電極として、配線基板３０２上の信号電極３０９−３に、バンプ３０６によって接続する。
【００１１】
上記の様なバンプ接続方法をとることにより、グランド電極を接続するバンプ３０４と電源電極を接続するバンプ３０５は近接し結合容量が大きくなり、バイパスコンデンサの効果をなし、電源のノイズを低減できる。また、信号電極を接続するバンプ３０６と電源電極を接続するバンプ３０５の間隔は広がり、結合容量が低減することにより信号電極を接続するバンプの電気特性の改善が図れる。
【００１２】
本発明の第４の実施形態を図４に示す。これは半導体集積回路４０１の電極ピッチと電極サイズが配線基板４０２の電極ピッチと電極サイズとが等しい場合で、半導体集積回路４０１上の隣接して配置された電源電極４０９−１とグランド電極４０８−２は配線基板４０２上の電源電極４１０−２とグランド電極４１１−１に電源バンプ４０６とグランドバンプ４０５を介して接続する。また信号電極４０４に隣接する電源電極４０９−３やグランド電極４０８−３は接続しない。
【００１３】
上記の様なバンプ接続方法をとることにより、電源電極を接続するバンプ４０６とグランド電極を接続するバンプ４０５の結合容量は大きくなり、バイパスコンデンサの効果をなし、電源のノイズを低減できる。また、信号電極を接続するバンプ４０７と電源電極を接続するバンプ４０６または、グランド電極を接続するバンプ４０５との結合容量が低減することにより、接合部の電気特性の改善が図れる。
【００１４】
本発明の第５の実施形態を図５に示す。半導体集積回路５０１上の電極ピッチと電極サイズと配線基板５０２上の電極ピッチと電極サイズとが等しい場合についてであり、半導体集積回路５０１上の電極について、同一信号の入力端であるかまたは、同一信号の出力端である信号電極である隣接する電極５０４−１と電極５０４−２について任意のどちらか、図３では５０４−２にバンプ５０５を配置し、配線基板５０２上の電極５０３−２と接続する。同一信号の入力端または出力端である信号電極５０３−３、５０３−４の接続については、バンプ５０５から遠いほうの信号電極５０３−４と５０４−４をバンプ５０６で接続する。同様にバンプ５０６から遠い方の電極５０４−６と５０３−６をバンプ５０７で接続する。上記の様なバンプ接続方法をとることにより、各信号電極を接続するバンプ５０５，５０６，５０７の間隔が広がり、結合容量は減少し、電気特性を改善できる。
【００１５】
図６は半導体集積回路上の電極ピッチと電極サイズおよび配線基板の電極ピッチと電極サイズが図１の実施形態と同じであり、接続部バンプを導電性ピラーに置き換えた本発明の第６の実施形態である。導電性ピラーは金属または導電性樹脂または絶縁体にメッキして導電性を持たせたものであり、円柱形状あるいは角柱形状とした。前記の様な導電性ピラーによる接続方法をとることにより、第１の実施形態と同様に、電源電極を接続する導電性ピラー６１０−１とグランド電極を接続する導電性ピラー６０９−１は近接し、バイパスコンデンサの効果をなし、電源のノイズを低減でき、信号電極を接続する導電性ピラー６０８と、グランド電極６０５−２や電源電極６０４−１を接続する導電性ピラー６１０−２，６０９−１の間隔が広がり、結合容量が低減することにより信号電極を接続する導電性ピラーの電気特性の改善が図れる。
【００１６】
図７と図８は図６の実施形態における導電性ピラー形状を変形した、それぞれ第７、第８の実施形態である。図７は電極面よりもピラー７１０−１を断面の狭いものとし、半導体集積回路７０１上の電極７０５−１と配線基板７０２上の電極７０７−１を接続した構造である。また、図８は半導体集積回路８０１上の電極と配線基板８０２上の電極の間隔よりも長いピラーを屈曲させ半導体集積回路上の電極と配線基板上の電極を接続した構造である前記の様な導電性ピラーによる接続方法をとることにより、第１の実施形態と同様の理由により、さらに電源のノイズを低減でき、信号電極を接続する導電性ピラーの電気特性の改善が図れる。
【００１７】
図９は半導体集積回路上の電極ピッチと電極サイズおよび配線基板の電極ピッチと電極サイズが第１の実施形態と同じで、接続部バンプをボールバンプに置き換えたものである。ボールバンプは銅製の球９１７を芯としている、半導体回路上の電極９０５−１と配線基板上の電極９０７−１の間に半田ボール９１０−１を形成することで行う。上記の様なボールバンプによる接続方法をとることにより、第１の実施形態と同様に、電源電極を接続するボールバンプ９０９−１とグランド電極を接続する銅製の球９１０−１は近接し、バイパスコンデンサの効果をなし、電源のノイズを低減できる。また、信号電極を接続するボールバンプ９０８に対する、グランド電極９０５−２を接続するボールバンプ９１０−２と電源電極９０４−１を接続するボールバンプ９０９−１の間隔が広がり、結合容量が低減することにより信号電極を接続するボールバンプの電気特性の改善が図れる。
【００１８】
【発明の効果】
以上説明したように、本発明の第１の効果は、バンプ接合部の電気的特性が改善されることである。その理由は、信号電極間の隣接バンプとの結合容量が小さくなるためである。第２の効果は、電源、グランド間のノイズが低減されることである。その理由は、電源バンプとグランドバンプの間隔を狭く配置することにより結合容量を増大させる事が出来、バイパスコンデンサとしての役割を果たすことがためである。本発明の接続構造では、電源電極とグランド電極のバンプ間隔は狭くなり、信号電極のバンプ間隔は広がる。従って電源−グランド電極のバンプ間の結合容量が増大し、バイパスコンデンサの役割を果たすので電源ノイズを低減できる。また、信号電極のバンプ間の結合容量は低減し、クロストークによるノイズが低減し、電気特性を改善できるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すバンプによる接続構造断面図である。
【図２】本発明の第２の実施形態を示すバンプによる接続構造断面図である。
【図３】本発明の第３の実施形態を示すバンプによる接続構造断面図である。
【図４】本発明の第４の実施形態を示すバンプによる接続構造断面図である。
【図５】本発明の第５の実施形態を示すバンプによる接続構造断面図である。
【図６】本発明の第６の実施形態を示すバンプによる接続構造断面図である。
【図７】本発明の第７の実施形態を示すバンプによる接続構造断面図である。
【図８】本発明の第８の実施形態を示すバンプによる接続構造断面図である。
【図９】本発明の第９の実施形態を示すバンプによる接続構造断面図である。
【図１０】従来のバンプによる接続構造におけるバンプ間の結合容量を示す断面図。
【図１１】従来のバンプによる接続構造を示す平面図である。
【図１２】従来のバンプによる接続構造におけるバンプ間の結合容量を示す断面図。
【符号の説明】
１０１，２０１，３０１，４０１，５０１，６０１，７０１，８０１，９０１，１２０１ 半導体集積回路
１０２，２０２，３０２，４０２，５０２，６０２，７０２，８０２，９０２，１２０２ 配線基板
１０３，１０７−３，３０３−１，３０３−２，３０９−３，４０３，４０４，５０４−１〜６，５０３−１〜６，６０３，６０７−３，９０３，９０７−３，１２０４−２，１２０３−２ 信号電極
１０４−１，１０４−２，１０７−２，１０７−５，２０３−１，２０３−２，２０６−２，２０６−４，３０８−１，３０８−２，３０９−２，４０９−１〜３，４１１−１〜３，６０４−１，６０４−２，６０７−２，７０７−５，７０４−１，７０４−２，７０７−２，７０７−５，８０４−１，８０４−２，８０７−２，８０７−５，９０４−１，９０４−２，９０７−２，９０７−５，１２０３−３，１２０４−３ 電源電極
１０５−１，１０５−２，１０７−１，１０７−４，２０４−１，２０４−２，２０６−１，２０６−３，３０７−１，３０７−２，３０９−１，４０８−１〜３，４１０−１〜３，６０５−１〜２，６０７−１，６０７−４，７０５−１〜２，７０７−１，７０７−４，８０５−１〜２，８０７−１，８０７−４，９０５−１〜２，９０７−１，９０７−４，１２０３−１，１２０４−１ グランド電極
１０７−１〜５，２０６−１〜４，３０９−１〜３，６０６−１〜３，７０６−１〜３ ８０６−１〜３，９０６−１〜３ 電極
１１０−１，１０９−１，１０８，１１０−２，１０９−２，２０８−１，２０７−１，２０８−２，２０７−２，３０４，３０５，３０６，４０５，４０６，４０７，５０５，５０６，５０７，１２０５−１，１２０５−２，１２０４−３ バンプ
１１１，１１２，２０９，２１０，３１０，３１１，６１１，６１２，７１１，７１２，８１１，８１２，９１１，９１２ 隣接する２電極間の中央
１１３，１１４，６１３，６１４，７１３，７１４，８１３，８１４，９１３，９１４ 電極の中心
１１５，１１６，６１５，６１６，７１５，７１６，８１５，８１６，９１５，９１６ 電極表面に対して垂直な直線
６１０−１，６０９−１，６０８，６１０−２，６０９−２，７１０−１，７０９−１，７０８，７１０−２，７０９−２，８１０−１，８０９−１，８０８，８１０−２，８０９−２ 導電性ピラー
９１０−１，９０９−１，９０８，９１０−２，９０９−２ ボールバンプ
１２０６−１，１２０６−２ バンプ間の結合容量の等価回路
９１７ 銅製の球
Claims (4)
- 半導体集積回路の電極とこれを搭載する配線基板の電極をバンプで電極間の一つを接続する構造に関し、半導体集積回路上に複数電極を等間隔に並べ、前記配線基板上には前記半導体集積回路上の電極よりも電極間隔が広い複数の電極を並べた電極配置を有し、前記半導体集積回路上の電極表面に対して垂直で且つ電極の中心に位置する直線が前記配線基板上の電極の中心を通過するような位置に配置した前記半導体集積回路上の電極および前記配線基板上の電極を信号電極とし、前記半導体集積回路上の電極表面に対して垂直で且つ隣接する２つの電極間の中央を通過する直線が配線基板上の隣接する２つの電極間の中央を通過するような位置にあって且つ対向した位置に配置した、前記半導体集積回路上の２つの電極およびこれらに対応する前記配線基板上の２つの電極の一方を電源電極、もう一方をグランド電極とし、前記半導体集積回路上の信号電極、電源電極、グランド電極それぞれの中心に配置したバンプで、前記配線基板上の信号電極、電源電極、グランド電極とを接続する構造を特徴とした半導体装置の接続構造。
- 前記バンプは金属球を押しつぶした楕円球状の金属バンプであり、この楕円球状の金属バンプで接続する構造を特徴とした請求項１記載の半導体装置の接続構造。
- 前記バンプを金属あるいは導電性樹脂を、円柱形状あるいは角柱形状に形成した導電性ピラーとし、この導電性ピラーで接続する構造を特徴とした請求項１記載の半導体装置の接続構造。
- 前記バンプを銅製の球を芯とした半田ボールによって形成したボールバンプとし、このボールバンプで接続する構造を特徴とした請求項１記載の半導体装置の接続構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330168A JP4759798B2 (ja) | 2000-10-30 | 2000-10-30 | 半導体装置の接続構造 |
| JP2011085304A JP5447426B2 (ja) | 2000-10-30 | 2011-04-07 | 半導体装置の接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330168A JP4759798B2 (ja) | 2000-10-30 | 2000-10-30 | 半導体装置の接続構造 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011085304A Division JP5447426B2 (ja) | 2000-10-30 | 2011-04-07 | 半導体装置の接続構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134553A JP2002134553A (ja) | 2002-05-10 |
| JP4759798B2 true JP4759798B2 (ja) | 2011-08-31 |
Family
ID=18806737
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000330168A Expired - Fee Related JP4759798B2 (ja) | 2000-10-30 | 2000-10-30 | 半導体装置の接続構造 |
| JP2011085304A Expired - Fee Related JP5447426B2 (ja) | 2000-10-30 | 2011-04-07 | 半導体装置の接続構造 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011085304A Expired - Fee Related JP5447426B2 (ja) | 2000-10-30 | 2011-04-07 | 半導体装置の接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP4759798B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6524986B2 (ja) | 2016-09-16 | 2019-06-05 | 株式会社村田製作所 | 高周波モジュール、アンテナ付き基板、及び高周波回路基板 |
| JP6955141B2 (ja) * | 2017-02-28 | 2021-10-27 | 富士通株式会社 | 電子回路装置及び電子回路装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582735A (ja) * | 1991-09-20 | 1993-04-02 | Fujitsu Ltd | 大規模集積回路 |
| JP3171477B2 (ja) * | 1992-02-26 | 2001-05-28 | 株式会社東芝 | 半導体装置 |
| US5741729A (en) * | 1994-07-11 | 1998-04-21 | Sun Microsystems, Inc. | Ball grid array package for an integrated circuit |
| JPH0831982A (ja) * | 1994-07-19 | 1996-02-02 | Sony Corp | 半導体装置及び半導体チツプの実装方法 |
| JP3062413B2 (ja) * | 1995-02-16 | 2000-07-10 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JPH1056093A (ja) * | 1996-08-07 | 1998-02-24 | Hitachi Ltd | 半導体装置およびその半導体装置を組み込んだ電子装置 |
| JPH1064956A (ja) * | 1996-08-20 | 1998-03-06 | Fujitsu Ltd | フェースダウンボンディング半導体装置 |
| JPH1174407A (ja) * | 1997-08-29 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置 |
| US6239485B1 (en) * | 1998-11-13 | 2001-05-29 | Fujitsu Limited | Reduced cross-talk noise high density signal interposer with power and ground wrap |
-
2000
- 2000-10-30 JP JP2000330168A patent/JP4759798B2/ja not_active Expired - Fee Related
-
2011
- 2011-04-07 JP JP2011085304A patent/JP5447426B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP5447426B2 (ja) | 2014-03-19 |
| JP2002134553A (ja) | 2002-05-10 |
| JP2011135112A (ja) | 2011-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100390997C (zh) | 每层都具有多个极板的多层电容 | |
| US7897880B1 (en) | Inductance-tuned circuit board via crosstalk structures | |
| US7927153B2 (en) | Communications connector with multi-stage compensation | |
| US20070184687A1 (en) | Circuit board provided with digging depth detection structure and transmission device with the same mounted | |
| TWI415560B (zh) | 降低電磁輻射的結構與方法，以及電性物件與其製造方法 | |
| CA2422677A1 (en) | Technique for reducing the number of layers in a multilayer circuit board | |
| CN104956776A (zh) | 具有正交信号通路的印刷电路板 | |
| US6754064B2 (en) | Mounting structure for two-terminal capacitor and three-terminal capacitor | |
| JPH1070836A (ja) | 冗長電力源を備えた電源システムにおける平衡電力分配方法 | |
| US7224249B2 (en) | Stripline structure with multiple ground vias separated by no more than 100 mil | |
| US5397861A (en) | Electrical interconnection board | |
| JP2003502973A (ja) | 電気伝送装置 | |
| JP4759798B2 (ja) | 半導体装置の接続構造 | |
| US9565750B2 (en) | Wiring board for mounting a semiconductor element | |
| US20180277301A1 (en) | Active twisted figure '8' inductor | |
| JP2010093018A (ja) | 配線基板 | |
| US9729242B2 (en) | Optical module for reducing crosstalk | |
| CN209168099U (zh) | 多芯片单层板运算装置及计算机服务器 | |
| US10440814B2 (en) | Impedance matching structure of transmission line in multilayer circuit board | |
| US10470299B2 (en) | Power signal transmission structure and design method thereof | |
| JPH0291987A (ja) | 印刷配線板 | |
| KR100806299B1 (ko) | 고임피던스 변환비를 가지며 소형화에 적합한 전송선변압기 | |
| US11812545B2 (en) | Power supply system and electronic device | |
| JPH0738301A (ja) | ストリップ線路の交差回路 | |
| JP6133024B2 (ja) | 光モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070118 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070911 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080612 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110523 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |