CN113498248B - 电路板组件及应用其的电子装置 - Google Patents

Abstract

本发明公开一种电路板组件及应用其的电子装置。电路板组件包括电路板以及第一桥接单元。电路板包括第一线路层，且第一线路层包括多条第一接地线路、多条第一信号线路以及至少一第一接地区。每一第一信号线路位于其中一条第一接地线路与第一接地区之间。第一桥接单元设置于电路板的第一线路层上。第一桥接单元跨设至少一条第一信号线路，并连接于多条第一接地线路与第一接地区中的至少两者之间，而形成至少一第一接地导电路径。电子装置包括电路板组件、主控元件与电子元件。主控元件与电子元件设置在电路板组件的电路板上，且相互电性连接。本发明实施例的电路板组件可提升信号传输品质，且可增加电子装置的信号传输速率。

Description

电路板组件及应用其的电子装置

技术领域

本发明涉及一种电路板组件及应用其的电子装置，特别是涉及一种可高速传输信号的电路板组件及应用其的电子装置。

背景技术

在现有的电子装置中，积体电路封装元件(如:系统整合晶片)被设置在电路基板上，并通过电路基板而电性连接于其他电子元件，如：记忆体元件。在现有技术中，电路基板通常包括一绝缘板、分别位于绝缘板两相反表面上的两层线路层，以及用以使两层线路层电性连接的多个导电柱。

每一线路层都会包括多条信号走线以及多条接地走线，以在积体电路封装元件与其它电子元件之间传递信号。然而，多条信号走线之间可能由于电磁干扰、电磁耦合或静电放电等效应而相互串扰，降低信号传输品质。

为了减少信号走线之间的串扰，并维持信号完整性，其中一个现有技术手段是使多条信号走线与多条接地走线符合接地－信号－信号－接地(G-S-S-G)的配置。然而，随着积体电路封装元件的工作速率越来越高，两条紧邻的信号走线之间的串扰也更严重。即便采用前述的配置方式，也已无法在高速传输信号时兼顾信号传输品质。

另一现有的技术手段是在每两条信号走线之间都设置一条接地走线，也就是改为接地-信号-接地(G-S-G)的配置方式，并且将其中一层线路层替换为接地导电层，可以在信号传输时减少串扰而提升信号传输品质。然而，由于信号走线与接地走线的数量与规格仍要符合特定需求，若仅使用一层线路层来传输信号，必然要扩增电路基板的面积来增加信号走线与接地走线的布设区域。

再一现有的技术手段是将具有两层线路层的电路基板替换为具有四层线路层的电路基板。进一步而言，电路基板除了最外侧的两层线路层之外，还进一步包括接地导电层以及电源导电层。然而，具有四层线路层的电路基板的制作成本偏高。

据此，如何不增加电路基板面积或体积，又能对信号走线提供屏蔽保护，减少信号走线之间的串扰，以使电子装置具有更高的信号传输速率，仍为本领域技术人员所欲解决的课题之一。

发明内容

本发明所要解决的技术问题在于，提供一种电路板组件及应用其的电子装置。电路板组件的多条信号线路可被有效地屏蔽，以减少信号互扰，使电子装置可具有更高的信号传输速率。

为了解决上述的技术问题，本发明所采用的其中一技术方案是，提供一种电路板组件，其包括电路板以及第一桥接单元。电路板包括第一线路层，且第一线路层包括多条第一接地线路、多条第一信号线路以及至少一第一接地区。每一第一信号线路位于其中一条第一接地线路与第一接地区之间。第一桥接单元设置于电路板的第一线路层上。第一桥接单元跨设至少一条第一信号线路，并连接于多条第一接地线路与第一接地区中的至少两者之间，而形成至少一第一接地导电路径。

更进一步地，电路板还包括一第二线路层，第二线路层与第一线路层分别位于电路板的两相反侧。第二线路层至少包括多条第二接地线路、多条第二信号线路以及至少一第二接地区，每一第二信号线路位于其中一第二接地线路与第二接地区之间。

更进一步地，电路板组件还进一步包括一第二桥接单元，第二桥接单元与第二线路层位于电路板的相同侧，且第二桥接单元跨设至少一第二信号线路，并连接于多条第二接地线路与第二接地区中的至少两者，而形成至少一第二接地导电路径。

更进一步地，多条第一接地线路与多条第二接地线路在电路板的一厚度方向上部份重叠，且电路板还包括多个接地导电孔，每一接地导电孔由第一接地线路延伸至第二接地线路。

更进一步地，电路板具有一主控元件设置区以及一电子元件设置区，多条第一接地线路与多条第一信号线路都由主控元件设置区延伸至电子元件设置区。

更进一步地，多条第一信号线路与多条第一接地线路交替地排列，第一桥接单元包括多个第一导电件，且其中一第一导电件是连接于第一接地区与其中一第一接地线路。

更进一步地，每一第一导电件具有至少两个接脚，其中一个第一导电件通过两个接脚连接于其中最相邻的两条第一接地线路，另一个第一导电件通过两个接脚连接于第一接地区以及最靠近于第一接地区的其中一第一接地线路。

更进一步地，其中两个第一导电件跨设于同一条第一信号线路上，且彼此分隔一预定距离。

更进一步地，第一桥接单元跨设多条第一信号线路，且包括一连接部以及由连接部凸出的多个接脚，其中一接脚连接于第一接地区，另外多个接脚分别连接于对应的多条第一接地线路。

更进一步地，第一桥接单元为一屏蔽框，屏蔽框覆盖多条第一信号线路并连接于多条第一接地线路。屏蔽框包括一盖板以及凸出设置在盖板上的多个隔板，每一隔板具有位于其末端部的多个接点，且每一接点连接于对应的第一接地线路。

为了解决上述的技术问题，本发明所采用的另一技术方案是，提供一种电子装置，其包括：电路板组件、主控单元以及电子元件。电路板组件包括电路板以及第一桥接单元。电路板包括第一线路层，且第一线路层包括多条第一接地线路、多条第一信号线路以及至少一第一接地区。每一第一信号线路位于其中一条第一接地线路与第一接地区之间。第一桥接单元设置于电路板的第一线路层上。第一桥接单元跨设至少一条第一信号线路，并连接于多条第一接地线路与第一接地区中的至少两者之间，而形成至少一第一接地导电路径。主控元件与电子元件都设置在电路板上，并且彼此电性连接。

更进一步地，第一桥接单元为一屏蔽框，屏蔽框遮盖多条第一信号线路、主控元件以及电子元件，屏蔽框并连接于多条第一接地线路，其中，屏蔽框包括一盖板以及凸出设置在盖板上的多个隔板，每一隔板具有位于其末端部的多个接点，且每一接点连接于对应的第一接地线路。

本发明的其中一个有益效果在于，本发明实施例所提供的电路板组件以及应用其的电子装置，通过“设置第一桥接单元于电路板的第一线路层上”以及“第一桥接单元跨设至少一条第一信号线路，并连接于多条第一接地线路与第一接地区中的至少两者之间，而形成至少一第一接地导电路径”的技术手段，来形成屏蔽至少一条第一信号线路的第一接地导电路径。也就是说，第一接地导电路径会与第一接地线路相互交错，并且第一接地导电路径可配合与其连接的第一接地线路或者第一接地区，来屏蔽至少一条第一信号线路。如此，可在不增加电路板面积的情况下，使多条信号线路被有效地屏蔽，进而使电子装置具有更高的信号传输速率。

为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。

附图说明

图1为本发明第一实施例的电子装置的局部俯视示意图。

图2为图1的电路板组件在区域II的局部放大示意图。

图3为图2中沿线III-III的剖面示意图。

图4为本发明第二实施例的电路板组件的局部剖面示意图。

图5为本发明第三实施例的电路板组件的局部剖面示意图。

图6为本发明另一实施例的第一桥接单元的立体示意图。

图7为本发明另一实施例的电子装置的局部剖面示意图。

具体实施方式

以下是通过特定的具体实例来说明本发明所公开有关“电路板组件及应用其的电子装置”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。

请参照图1，图1为本发明第一实施例的电子装置的局部俯视示意图。本发明实施例的电子装置Z1包括电路板组件P1、主控元件C1以及电子元件E1。主控元件C1例如是中央处理器(CPU)或者是图形处理器(GPU)，其可以是系统整合芯片(system on chip,SoC)的封装结构。另外，本发明实施例的主控元件C1适用于高速(如：以1800MHz以上的速率)传递信号。

电子元件E1例如是记忆体元件、被动元件或者是离散式元件等等，本发明并不限制。记忆体元件例如是动态随机存取记忆体(DRAM)，快闪记忆体等。被动元件例如是电阻器、电容器或电感器，而离散式元件例如是晶体管或是二极管，但本发明并不以此为限。在图1中，绘示两个电子元件E1为例，但电子元件E1的数量与种类并不限制。在其他实施例中，电子元件E1也可以只有一个。

如图1所示，主控元件C1与电子元件E1都设置在电路板组件P1上，并通过电路板组件P1而彼此电性连接。换言之，主控元件C1与电子元件E1之间可相互传递信号。在一实施例中，主控元件C1与电子元件E1之间的信号传输速率较高，例如：以超过1800MHz的速率来传输信号。据此，在主控元件C1高速传输信号时，本发明实施例所提供的电路板组件P1可用以减少信号串扰。

请参照图1至图3。图2为图1的电路板组件在区域II的局部放大示意图，而图3为图2中沿线III-III的剖面示意图。本发明实施例的电路板组件P1包括电路板10以及第一桥接单元11。

电路板10包括第一线路层101，且第一线路层101包括多条第一接地线路101g、多条第一信号线路101s以及至少一第一接地区101G。在本实施例中，主控元件C1与电子元件E1都设置在第一线路层101上，并且通过第一线路层101而电性连接。

如图1所示，电路板10具有一主控元件设置区(未标号)以及一电子元件设置区(未标号)，电路板10并具有多个在主控元件设置区的焊垫以及电子元件设置区内的焊垫。多条第一接地线路101g与多条第一信号线路101s都由主控元件设置区延伸至电子元件设置区。

多条第一信号线路101s与多条第一接地线路101g由主控元件C1下方的焊垫(未标号)连接至电子元件E1下方的焊垫(未标号)。当主控元件C1与电子元件E1分别设置在电路板10上的主控元件设置区与电子元件设置区时，主控元件C1与电子元件E1之间可通过多条第一信号线路101s来传递信号。

请参照图1，每一条第一信号线路101s是位于其中一第一接地线路101g与第一接地区101G之间。在图2所绘示的区域中，多条第一信号线路101s与多条第一接地线路101g交替地排列。也就是说，每一条第一信号线路101s会紧邻于至少一条第一接地线路101g或者紧邻于第一接地区101G。当信号在多条第一信号线路101s上传输时，第一接地线路101g可对与其相邻的第一信号线路101s提供屏蔽，以减少信号互扰。

然而，多条第一信号线路101s与多条第一接地线路101g的配置方式可以根据实际需求来决定，本发明并不限制。在其他实施例或者是在电路板10的其他区域，也可以在两条第一接地线路101g之间设置两条或者更多的第一信号线路101s。

相对于第一接地线路101g而言，第一接地区101G具有较大的面积。大部分的第一接地线路101g也会连接至第一接地区101G。当主控元件C1与电子元件E1进行信号传输时，在第一信号线路101s所产生的杂讯会通过邻近的第一接地线路101g，被传导到第一接地区101G而被去除。

然而，相对于教靠近第一接地区101G的第一接地线路101g而言，较远离第一接地区101G的第一接地线路101g本身所形成接地路径相对较长。如此，在较远离第一接地区101G的第一接地线路101g上的杂讯无法在短时间内被传导到第一接地区101G被消除，反而会再度干扰第一信号线路101s的信号传输。当主控元件C1的工作速率越高时，在较远离第一接地区101G的第一接地线路101g上的杂讯对信号传输品质的负面影响越大，也会使主控元件C1的工作速率无法提升。

请配合参照图2与图3，需说明的是，在本发明实施例中，电路板10还包括第二线路层102，且第一线路层101与第二线路层102是通过绝缘层100彼此分隔。详细而言，绝缘层100具有第一表面100a以及与第一表面100a相对的第二表面100b，且第一线路层101与第二线路层102是分别设置于第一表面100a与第二表面100b上。也就是说，第一线路层101与第二线路层102是分别位于电路板10的两相反侧。相似于第一线路层101，第二线路层102也包括多条第二接地线路102g、多条第二信号线路102s以及至少一第二接地区102G。

请参照图3，本实施例中，多条第一接地线路101g与多条第二接地线路102g在电路板10的一厚度方向上会部份重叠。另外，如图2所示，电路板10还包括多个接地导电孔100G，每一接地导电孔100G由第一接地线路101g延伸至第二接地线路102g。

需说明的是，由于第一线路层101与第二线路层102都不是完整的接地层，因此当主控元件C1在运作时，第一接地线路101g以及第二接地线路102g上的杂讯都无法被快速传导到完整的接地平面。详细而言，有一些第一接地线路101g上的杂讯可能会需要通过接地导电孔100G传导至第二接地线路102g之后，再被传递至第二接地区102G。换言之，若接地路径过长，杂讯会一直被保留在第一接地线路101g或者第二接地线路102g上，而无法被快速地消除，也使操作频率无法提高。当主控元件C1的工作速率越来越高时，杂讯越难以被快速地消除，而使信号互扰更加严重。

据此，在本发明实施例中，电路板组件P1包括至少一个第一桥接单元11，以形成与第一接地线路101g交错的第一接地导电路径。详细而言，如图2所示，第一桥接单元11设置于电路板10的第一线路层101上，且第一桥接单元11跨设至少一条第一信号线路101s，并连接于多条第一接地线路101g与第一接地区101G中的至少两者之间，而形成第一接地导电路径。第一接地导电路径与第一接地线路101g之间可以互相垂直，或是第一接地导电路径与第一接地线路101g两者之间夹一角度而不平行。

请参照图2，在本实施例中，第一桥接单元11包括多个第一导电件110。请配合参照图3，在本实施例中，第一导电件110为零欧姆电阻，且每一个第一导电件110具有一连接部111以及由连接部111凸出的两个接脚112a、112b。其中一个第一导电件110可分别通过两个接脚112a、112b，而连接于其中两条最相邻的第一接地线路101g，并跨设在其中一条第一信号线路101s上。第一导电件110也可以是电感、铁氧体磁珠(Ferrite Bead)或者是其他可形成短路的元件，本发明并不限制。

第一导电件110的位置以及数量可以根据信号传输的模拟结果来决定。举例而言，若在模拟结果中，其中一条第一信号线路(例如图3所示的第二靠近第一接地区101G的第一信号线路101s)的信号传输品质较差，第一导电件110可连接于与第一信号线路101s相邻的两条第一接地线路101g，而跨设在第一信号线路101s上方，以提升第一信号线路101s的信号传输品质。

若根据模拟结果，其中一条第一信号线路101s信号传输品质不佳，也可以在第一信号线路101s设置一个以上的第一导电件110，以提供更好的屏蔽效果。也就是说，两个第一导电件110可跨设于同一条第一信号线路101s上，且彼此分隔一预定距离。前述的预定距离可以根据实际需求而调整，本发明并不限制。

此外，如图2所示，在一实施例中，第一导电件110也可以连接于第一接地区101G以及最靠近于第一接地区101G的第一接地线路101g，并跨设于最靠近第一接地区101G的第一信号线路101s上。值得注意的是，第一导电件110设置的位置可避开接地导电孔100G。

在本发明实施例中，多个第一导电件110分别横跨于对应的多条第一信号线路101s，而形成多条第一接地导电路径。如此，较远离第一接地区101G的第一接地线路101g上的杂讯，可通过第一接地导电路径而被快速地传导至第一接地区101G去除。

更进一步而言，由第一导电件110所形成的多条第一导电接地路径会与多条第一接地线路101g的延伸方向相互交错，从而形成一接地网。接地网可提供杂讯由任意第一接地线路101g被传导至第一接地区101G的最短路径，也可对多条第一信号线路101s提供屏蔽，进而提升信号传输品质。

基于上述，在本发明实施例的电子装置Z1中，将第一桥接单元11设置于第一线路层101上，可以在不增加电路板10面积的条件下，对多条第一信号线路101s提供更好的屏蔽，并提升信号传输品质。如此，当主控元件C1的工作速率(或工作频率)增加时，由于第一导电路径增加，可避免信号传输品质被过度牺牲。换句话说，第一桥接单元11的设置，可允许主控元件C1的工作速率(或工作频率)进一步地提升。

然而，只要能形成与第一接地线路101g交错的第一接地导电路径，第一导电件110的结构并不限制。请参照图4，图4为本发明第二实施例的电路板组件的局部剖面示意图。本实施例的电路板组件P2与图3的电路板组件P1相同或相似的元件具有相同的标号，且相同的部份不再赘述。本实施例的第一导电件110’跨设一条以上的第一信号线路101s。如图4，第一导电件110’跨设在两条第一信号线路101s上，并连接于与这两条第一信号线路101s相邻的多条第一接地线路101g。

进一步而言，第一导电件110’包括一连接部111以及由连接部111凸出的多个接脚112a～112c。在图4的实施例中，其中一个接脚112a连接于第一接地区101G，另外多个接脚112b、112c是分别连接于对应的多条第一接地线路101g。如此，第一导电件110’可以连接于多条第一接地线路101g，且对多条第一信号线路101s提供屏蔽。

请参照图5，图5为本发明第三实施例的电路板组件的局部剖面示意图。本实施例的电路板组件P3与图3的电路板组件P1相同或相似的元件具有相同的标号，且相同的部份不再赘述。本实施例的电路板组件P3还进一步包括一第二桥接单元12。第二桥接单元12与第二线路层102都位于电路板10的相同侧，且第二桥接单元12是设置在第二线路层102上。第二桥接单元12跨设至少一第二信号线路102s，并连接于多条第二接地线路102g与第二接地区102G中的至少两者，而形成至少一第二接地导电路径。

在一实施例中，第二桥接单元12可包括多个第二导电件120(图5绘示一个为例)，而形成多条第二接地导电路径。第二导电件120的结构可以与图3的第一导电件110或者图4的第一导电件110’相同。另外，多条第二接地导电路径与多条第二接地线路102g的延伸方向会相互交错，进而使第二接地线路102g上的杂讯可以通过第二接地导电路径被快速地传导至第二接地区102G消除。

也就是说，在本实施例中，电路板组件P3的第一桥接单元11与第二桥接单元12分别位于电路板10的两相反侧，而可分别屏蔽对应的第一信号线路101s与对应的第二信号线路102s。据此，在电路板10的两侧分别设置第一桥接单元11与第二桥接单元12可以更进一步提升信号传输品质。

需说明的是，相较于现有的电路板，电子装置Z1的电路板组件P1～P3只要包括第一桥接单元11以及第二桥接单元12的至少其中一个，都可以提升信号传输品质，以进一步提升信号传输速率。换言之，除了图3至图5的实施例之外，在另一实施例中，电路板组件也可以只包括第二桥接单元12，且第二桥接单元12与主控元件C1分别位于电路板10的两相反侧。

请配合参照图1与图6，其中图6为本发明另一实施例的第一桥接单元的立体示意图。在本实施例中，第一桥接单元11’为屏蔽框。进一步而言，屏蔽框包括一盖板11A以及凸出设置在盖板11A上的多个隔板11P。在本实施例中，隔板11P可定义出分别用以容纳主控元件C1以及电子元件E1的多个容置空间11S。另外，每一个隔板11P上具有位于其末端部的多个接点11b。

请再配合参照图7，其为本发明另一实施例的电子装置的局部剖面示意图。本实施例的电子装置Z2与图1的电子装置Z1相同的元件具有相同的标号，且相同的部份不再赘述。

在本实施例中，主控元件C1与电子元件E1都设置在电路板10上。为了方便说明，图7仅绘出主控元件C1的部分作为示意。当屏蔽框(第一桥接单元11’)设置在电路板10上时，是以隔板11P朝向电路板10的第一线路层101设置，且屏蔽框的多个容置空间11S会分别对准主控元件C1与电子元件E1，以避免隔板11P与主控元件C1或电子元件E1相互干涉。

据此，屏蔽框(第一桥接单元11’)会遮盖多条第一信号线路101s、主控元件C1以及电子元件E1，且屏蔽框(第一桥接单元11’)连接于多条第一接地线路101g。进一步而言，如图6与图7所示，位于屏蔽框的隔板11P末端部具有多个接点11b，且每一个接点11b会连接于对应的第一接地线路101g或者是连接于第一接地区101G，而不会连接于第一信号线路101s。在一实施例中，多个接点11b可连接于同一条第一接地线路101g。当屏蔽框设置在第一线路层101上时，每一个隔板11P会跨设在对应的一条或者多条第一信号线路101s上方。

据此，当电子装置Z2运作时，屏蔽框可以等效为完整的接地平面，被耦合到第一接地线路101g的杂讯可以快速地被传递到屏蔽框而被消除。另外，屏蔽框还可屏蔽主控元件C1与电子元件E1(图7未绘示)，以避免电磁干扰或静电放电等效应影响其运作。

在一实施例中，电子装置Z2还可以进一步包括设置在第二线路层102上的第二桥接单元12，且第二桥接单元12也可以是屏蔽框。需说明的是，当电子元件E1没有设置在电路板10的第二线路层102时，第二桥接单元12(屏蔽框)不需要具有任何容置空间。

本发明的其中一个有益效果在于，本发明实施例所提供的电路板组件以及应用其的电子装置，通过“设置桥接单元(第一桥接单元11或第二桥接单元12)于电路板10的线路层(第一线路层101或第二线路层102)上”以及“桥接单元跨设至少一条信号线路(第一或第二信号线路102s)，并连接于多条接地线路(第一或第二接地线路102g)与接地区(第一或第二接地区102G)中的至少两者之间，而形成至少一接地导电路径”的技术手段，来形成屏蔽至少一条信号线路的接地导电路径。

参照本发明之实施例，第一桥接单元11、11’(或第二桥接单元12)所形成的第一接地导电路径(或第二接地导电路径)会与第一接地线路101g(或第二接地线路102g)相互交错，并且第一接地导电路径(或第二接地导电路径)可配合与其连接的第一接地线路101g(或第二接地线路102g)或者第一接地区101G(或第二接地区102G)，来屏蔽至少一条第一信号线路101s(或第二信号线路102s)。如此，可在不增加电路板面积的情况下，使多条信号线路被有效地屏蔽，进而使电子装置Z1、Z2具有更高的信号传输速率。

经过实际模拟测试，在未设置第一桥接单元11、11’(或第二桥接单元12)之前，由于信号传输品质不佳，主控元件C1(例如是系统整合晶片)与电子元件E1(例如是动态随机存取记忆体)之间的信号传输速率最高只能到1866MHz。在设置第一桥接单元11、11’(或第二桥接单元12)之后，主控元件C1(例如是系统整合晶片)与电子元件E1(例如是动态随机存取记忆体)之间的信号传输速率可增加至2133MHz。

也就是说，即便电路板组件中的电路板只包括两层线路层，而未具有四层线路层，本发明实施例所提供的电路板组件仍然可以使电子装置Z1、Z2与使用具有四层线路层的电路板的电子装置，具有相近的性能(包括信号传输品质与速率)。但是，相较于现有的具有四层线路层的电路板，本发明实施例的电路板组件却可具有较低的成本。

以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求书的保护范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求书的保护范围内。

Claims (8)

1.一种电路板组件，其特征在于，所述电路板组件包括：

一电路板，其至少包括一第一线路层以及一第二线路层，所述第二线路层与所述第一线路层分别位于所述电路板的两相反侧，其中，所述第一线路层包括多条第一接地线路、多条第一信号线路以及至少一第一接地区，每一所述第一信号线路位于其中一所述第一接地线路与所述第一接地区之间，所述第二线路层至少包括多条第二接地线路、多条第二信号线路以及至少一第二接地区，每一所述第二信号线路位于其中一所述第二接地线路与所述第二接地区之间；

一第一桥接单元，其设置于所述电路板上，其中，所述第一桥接单元跨设至少一所述第一信号线路，并连接于多条所述第一接地线路与所述第一接地区中的至少两者，而形成至少一第一接地导电路径；以及

一第二桥接单元，所述第二桥接单元与所述第二线路层位于所述电路板的相同侧，且所述第二桥接单元跨设至少一所述第二信号线路，并连接于多条所述第二接地线路与所述第二接地区中的至少两者，而形成至少一第二接地导电路径。

2.根据权利要求1所述的电路板组件，其特征在于，所述电路板具有一主控元件设置区以及一电子元件设置区，多条所述第一接地线路与多条所述第一信号线路都由所述主控元件设置区延伸至所述电子元件设置区。

3.根据权利要求1所述的电路板组件，其特征在于，多条所述第一信号线路与多条所述第一接地线路交替地排列，所述第一桥接单元包括多个第一导电件，且其中一所述第一导电件是连接于所述第一接地区与其中一所述第一接地线路。

4.根据权利要求3所述的电路板组件，其特征在于，每一所述第一导电件具有至少两个接脚，其中一个所述第一导电件通过两个所述接脚连接于其中最相邻的两条所述第一接地线路，另一个所述第一导电件通过两个所述接脚连接于所述第一接地区以及最靠近于所述第一接地区的其中一所述第一接地线路。

5.根据权利要求3所述的电路板组件，其特征在于，其中两个所述第一导电件跨设于同一条所述第一信号线路上，且彼此分隔一预定距离。

6.根据权利要求1所述的电路板组件，其特征在于，所述第一桥接单元跨设多条所述第一信号线路，且包括一连接部以及由所述连接部凸出的多个接脚，其中一所述接脚连接于所述第一接地区，另外多个所述接脚分别连接于对应的多条所述第一接地线路。

7.一种电路板组件，其特征在于，所述电路板组件包括：

一电路板，其至少包括一第一线路层，其中，所述第一线路层包括多条第一接地线路、多条第一信号线路以及至少一第一接地区，每一所述第一信号线路位于其中一所述第一接地线路与所述第一接地区之间；以及

一第一桥接单元，其设置于所述电路板上，其中，所述第一桥接单元跨设至少一所述第一信号线路，并连接于多条所述第一接地线路与所述第一接地区中的至少两者，而形成至少一第一接地导电路径；

其中，所述第一桥接单元为一屏蔽框，所述屏蔽框覆盖多条所述第一信号线路并连接于多条所述第一接地线路，其中，所述屏蔽框包括一盖板以及凸出设置在所述盖板上的多个隔板，每一所述隔板具有位于其末端部的多个接点，且每一所述接点连接于对应的所述第一接地线路。

8.一种电子装置，其特征在于，所述电子装置包括：

一电路板组件，其包括：

一电路板，其至少包括一第一线路层以及一第二线路层，所述第二线路层与所述第一线路层分别位于所述电路板的两相反侧，其中，所述第一线路层包括多条第一接地线路、多条第一信号线路以及至少一第一接地区，每一所述第一信号线路位于其中一所述第一接地线路与所述第一接地区之间，所述第二线路层至少包括多条第二接地线路、多条第二信号线路以及至少一第二接地区，每一所述第二信号线路位于其中一所述第二接地线路与所述第二接地区之间；

一第一桥接单元，其设置于所述电路板上，其中，所述第一桥接单元跨设至少一所述第一信号线路，并连接于多条所述第一接地线路与所述第一接地区的至少两者之间，而形成至少一第一接地导电路径；以及

一第二桥接单元，所述第二桥接单元与所述第二线路层位于所述电路板的相同侧，且所述第二桥接单元跨设至少一所述第二信号线路，并连接于多条所述第二接地线路与所述第二接地区中的至少两者，而形成至少一第二接地导电路径；

一主控元件，其设置于所述电路板上；以及

一电子元件，其设置于所述电路板上，并与所述主控元件电性连接。

Images