CN112151506B - 电子封装结构及其晶片 - Google Patents

电子封装结构及其晶片 Download PDF

Info

Publication number
CN112151506B
CN112151506B CN201910558567.3A CN201910558567A CN112151506B CN 112151506 B CN112151506 B CN 112151506B CN 201910558567 A CN201910558567 A CN 201910558567A CN 112151506 B CN112151506 B CN 112151506B
Authority
CN
China
Prior art keywords
core
pad
signal
ground
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910558567.3A
Other languages
English (en)
Other versions
CN112151506A (zh
Inventor
吴亭莹
黄建祥
罗钦元
张志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201910558567.3A priority Critical patent/CN112151506B/zh
Publication of CN112151506A publication Critical patent/CN112151506A/zh
Application granted granted Critical
Publication of CN112151506B publication Critical patent/CN112151506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种电子封装结构及其晶片。电子封装结构包括基板、晶片、多条信号线以及核心接地线。晶片设置于基板上，并电性连接于基板。晶片的顶面设有一核心线路区以及一输入输出焊垫区。输入输出焊垫区位于核心线路区与晶片的一边缘之间。晶片包括多个信号焊垫以及核心接地垫。多个信号焊垫设置在输入输出焊垫区，而核心接地垫靠近其中一信号焊垫，而设置在核心线路区内。多条信号线分别连接于多个信号焊垫。核心接地线连接于核心接地垫，并邻近于其中一信号线，以提供屏蔽。

Description

电子封装结构及其晶片
技术领域
本发明涉及一种电子封装结构及其晶片，特别是涉及一种应用打线接合(wirebonding)的电子封装结构及其晶片。
背景技术
通过打线接合封装技术而形成的集体电路封装元件，在集体电路晶片的表面会具有核心区(core region)以及围绕核心区设置的输入/输出焊垫阵列。另外，集体电路封装元件中通常会包括多个分别连接于多个输入/输出焊垫的多条焊线，以使集体电路晶片(ICchip)通过打线而电性连接于基板或其他电子元件。
一般而言，多条焊线中包括一部分接地焊线，以避免其他用以传输信号的多条信号焊线之间相互串扰，而影响信号传输品质。然而，随着集体电路晶片所要求的功能越来越多，在集体电路晶片上所需要设置的输入/输出焊垫的数量也越来越多。
若要兼顾多条信号焊线的信号传输完整性，需要额外地增加接地焊垫以及接地焊线的数量，来减少信号焊线的信号传输损耗或者是信号耦合。然而，在核心区周围所能设置输入/输出焊垫的数量受限于积体电路晶片的尺寸。若要增加接地焊垫的数量，也意味着集体电路晶片的尺寸必须增加。如此，不仅使成本大幅增加，也难以符合集体电路封装元件朝向轻薄短小发展的趋势。
然而，若是为了避免使积体电路晶片的面积增加，而避免增加接地焊垫的数量，部分用于传输信号的信号焊线容易相互耦合，而降低信号传输品质。
发明内容
本发明所要解决的技术问题在于，针对现有技术的不足提供一种电子封装结构及其晶片，以在不增加晶片面积的情况下，维持较好的信号传输品质。
为了解决上述的技术问题，本发明所采用的其中一技术方案是，提供一种电子封装结构，其包括基板、晶片、多条信号线以及核心接地线。晶片设置于基板上，并电性连接于基板。晶片的顶面设有一核心线路区以及一输入输出焊垫区，输入输出焊垫区位于核心线路区与晶片的一边缘之间。晶片包括多个信号焊垫以及核心接地垫，多个信号焊垫设置于输入输出焊垫区内，且核心接地垫设置于核心线路区内，且靠近至少一信号焊垫。多条信号线分别连接于多个信号焊垫。核心接地线连接于核心接地垫，并邻近于其中一信号线，以提供屏蔽。
为了解决上述的技术问题，本发明所采用的另外一技术方案是，提供一种晶片，晶片的顶面设有核心线路区、输入输出焊垫区、多个信号焊垫以及核心接地垫。多个信号焊垫设置在输入输出焊垫区内。核心接地垫设置在核心线路区内，且靠近至少一信号焊垫。
本发明的其中一有益效果在于，本发明所提供的电子封装结构及其晶片，其能通过“核心接地垫设置在核心线路区内，并靠近至少一信号焊垫”的技术方案，使核心接地垫及其所连接的核心接地线，对其中一信号焊垫及其所连接的信号线提供屏蔽，进而可在不增加晶片面积的情况下，维持较佳的信号完整性。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与图式，然而所提供的图式仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为本发明第一实施例的电子封装结构的局部俯视示意图。
图2为本发明第一实施例的电子封装结构的局部侧视示意图。
图3为本发明第二实施例的电子封装结构的局部俯视示意图。
图4为本发明第三实施例的电子封装结构的局部俯视示意图。
图5为本发明第四实施例的电子封装结构的局部俯视示意图。
Z1～Z4：电子封装结构
10A～10D：晶片
10s：顶面
CR：核心线路区
PR：输入输出焊垫区
PR1～PR4：子区域
100G：接地焊垫
100S：信号焊垫
101G、101G’：核心接地垫
G1：接地迹线
P1：电源迹线
20：基板
20s：承载面
200S：信号接垫
200G：第一接地垫
201G、202G、203G：第二接地垫
300S：信号线
300G：接地线
301G、302G、303G：核心接地线
D1：第一方向
D2：第二方向
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开有关“电子封装结构及其晶片”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。
应当可以理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种元件或者信号，但这些元件或者信号不应受这些术语的限制。这些术语主要是用以区分一元件与另一元件，或者一信号与另一信号。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
[第一实施例]
参阅图1至图2所示，本发明第一实施例提供一种电子封装结构Z1，其包括：晶片10A、基板20、多条信号线300S以及核心接地线301G。
晶片10A可以是系统单晶片(system on chip)、微处理晶片、动态随机记忆体晶片或者是其他元件，本发明并不限制。晶片10A设置于基板20上，并电性连接于基板20。在本实施例中，晶片10A的顶面10s设有核心线路区CR、输入输出焊垫区PR、多个信号焊垫100S以及至少一核心接地垫101G。
核心线路区CR位于晶片10A顶面10s的中央区域，而输入输出焊垫区PR则位于核心线路区CR的周围。进一步而言，输入输出焊垫区PR是位于核心线路区CR与晶片10A的一边缘之间。需先说明的是，在本实施例中，为了便于说明，只绘示位于核心线路区CR其中一侧的输入输出焊垫区PR。在其他实施例中，输入输出焊垫区PR会环绕核心线路区CR。
请参照图1，多个信号焊垫100S设置于输入输出焊垫区PR内。另外，根据晶片10A的功能，多个信号焊垫100S可被指定为不同的信号连接端，如：接入电压端(VCC)、工作电压端(VDD)或者公共接地端电压(VSS)、电源、时脉信号端(clock)、地址信号端(addresssignals)等等。在一实施例中，晶片10A还包括至少一接地焊垫100G，且接地焊垫100G与多个信号焊垫100S共同设置在输入输出焊垫区PR内。
在其他实施例中，晶片10A可包括多个接地焊垫100G以及多个信号焊垫100S，且多个接地焊垫100G与多个信号焊垫100S排列成一焊垫阵列。进一步而言，多个接地焊垫100G与多个信号焊垫100S会在平行晶片10A边缘的方向(即第一方向D1)上排成m行，以及在垂直于晶片10A边缘的方向(即第二方向D2)上，排列成n列。
需先说明的是，图1中仅以简化后的焊垫阵列为例，来说明本发明之概念，并非实际的焊垫阵列。也就是说，在图1中，仅绘示沿着核心线路区CR的一侧边排成一行的多个信号焊垫100S以及接地焊垫100G。
另外，核心接地垫101G设置在核心线路区CR内，并靠近至少一信号焊垫100S。进一步而言，核心接地垫101G会靠近于需要被屏蔽的信号焊垫100S。在图1的实施例中，假设位于输入输出焊垫区PR内的焊垫阵列中，最远离接地焊垫100G的信号焊垫100S最需要被屏蔽，核心接地垫101G会邻近于最远离接地焊垫100G的信号焊垫100S设置。
换言之，核心接地垫101G与待屏蔽的信号焊垫100S之间的直线距离，会小于核心接地垫101G与其他信号焊垫100S之间的直线距离。在一实施例中，前述的直线距离，可以被定义为核心接地垫101G的几何中心与信号焊垫100S的几何中心之间的最短距离。
在本实施例中，晶片10A还包括设置在核心线路区CR内的多条接地迹线G1以及多条电源迹线P1，且多条接地迹线G1与多条电源迹线P1交替地排列。
在一实施例中，多条接地迹线G1与多条电源迹线P1的排列方向与信号焊垫100S的排列方向大致相同，但多条接地迹线G1与多条电源迹线P1的延伸方向不平行于信号焊垫100S的排列方向。举例而言，在图1中，位于输入输出焊垫区PR内的多个信号焊垫100S是在第一方向D1上排成至少一行。多条接地迹线G1与多条电源迹线P1在第一方向D1上交替地排列，并且都沿着第二方向D2延伸。另外，核心接地垫101G是设置在最靠近于待屏蔽的信号焊垫100S的其中一接地迹线G1的端部上，并且该端部较靠近输入输出焊垫区PR。
然而，在其他实施例中，多条接地迹线G1与多条电源迹线P1的延伸方向也可以大致平行于信号焊垫100S的排列方向。也就是说，多条接地迹线G1与多条电源迹线P1都沿着第一方向D1延伸，但在第二方向D2上交替地排列。
在这个情况下，核心接地垫101G仍设置在最靠近于待屏蔽的信号焊垫100S的其中一接地迹线G1上。但是，核心接地垫101G不一定会设置在接地迹线G1的端部。也就是说，核心接地垫101G在接地迹线G1上的位置是根据待屏蔽的信号焊垫100S的位置来调整。因此，核心接地垫101G也可能设置于接地迹线G1的中间部分。
请参照图1，基板20可以是电路板、陶瓷基板、金属基板或者是复合材基板。在本实施例中，基板20为电路板，并具有一承载面20s，且晶片10A设置于承载面20s上。基板20内已预先配置多条线路(图未示)以及位于承载面20s上的多个接垫。在图1中，多个接垫会分别对应于晶片10A上的多个信号焊垫100S、接地焊垫100G以及核心接地垫101G的位置来配置。因此，在本实施例中，多个接垫可被区分为信号接垫200S、第一接地垫200G以及第二接地垫201G。
另外，如图1所示，电子封装结构Z1还包括多条信号线300S、至少一接地线300G以及至少一核心接地线301G。每一个信号焊垫100S会通过对应的信号线300S，而连接位于基板20上的对应的信号接垫200S。接地焊垫100G会通过对应的接地线300G，而连接位于基板20上的第一接地垫200G。另外，核心接地垫101G会通过对应的核心接地线301G，而连接对应的第二接地垫201G。
据此，在本实施例中，晶片10A的信号焊垫100S、接地焊垫100G以及核心接地垫101G是分别通过对应的信号线300S、对应的接地线300G以及对应的核心接地线301G，电性连接于基板20的电路。
然而，在其他实施例中，信号焊垫100S、接地焊垫100G与核心接地垫101G也可分别通过对应的信号线300S、对应的接地线300G以及对应的核心接地线301G，而电性连接于另一电子元件。因此，本发明并未限制晶片10A只能电性连接于基板20。
须说明的是，在本实施例中，位于输入输出焊垫区PR的接地焊垫100G及其所连接的接地线300G，会电性连接于基板20的一接地平面。因此，接地焊垫100G以及其所连接的接地线300G可以对邻近的信号线300S提供屏蔽，以减少信号线300S之间的串扰。然而，由于信号焊垫100S的数量会大于接地焊垫100G的数量，因此不一定所有的信号线300S都能够被接地线300G所屏蔽。
据此，在本发明实施例中，通过在核心线路区CR内设置一核心接地垫101G及其所连接的核心接地线301G，来对至少一信号焊垫100S及其所连接的信号线300S提供屏蔽。因此，参照图1以及图2，核心接地线301G会邻近于所要屏蔽的信号线300S设置。
在一实施例中，可以通过执行模拟测试，来得到每一个信号线300S的讯号传输模拟结果。之后，可根据讯号传输模拟结果，来决定待屏蔽的信号焊垫100S及其所连接的信号线300S。进一步而言，核心接地垫101G及其所连接的核心接地线301G，可以对讯号传输品质最差的信号线300S及其所连接的信号焊垫100S提供屏蔽，来减少串扰以及提升讯号传输品质。
在图1的实施例中，假设在同一行中，最远离接地焊垫100G的信号焊垫100S及其所连接的信号线300S的讯号传输品质最差。因此，核心接地垫101G是邻近于最远离接地焊垫100G的其中一信号焊垫100S设置。然而，在其他实施例中，根据讯号传输模拟结果，待屏蔽的信号焊垫100S(及其所连接的信号线300S)不一定是最远离接地焊垫的信号焊垫100S。因此，核心接地垫101G的位置以及数量可能根据实际需求而调整，本发明并不限制。
须说明的是，核心线路区CR内因设有多条接地迹线G1以及多条电源迹线P1，因此不论核心线路区CR内是否设置核心接地垫101G，核心线路区CR本身都会占据晶片10A既定的面积。
据此，当在核心线路区CR内设置核心接地垫101G时，不需要为了增加核心接地垫101G的设置空间，而进一步增加晶片10A的尺寸。也就是说，在本发明中，通过在核心线路区CR内设置核心接地垫101G及其所连接的核心接地线301G，可以在不增加晶片10A尺寸的情况下，改善信号线300S之间串扰的问题。
特别是对于信号焊垫100S的数量与接地焊垫100G的数量之间的比值较大的焊垫阵列而言，本发明之技术手段所达到的效果更加明显。另外，核心接地垫101G的数量可大于或等于接地焊垫100G的数量。
[第二实施例]
请参照图3，本实施例的电子封装结构Z2与第一实施例的电子封装结构Z1相同或相似的元件具有相同标号，且相同的部分不再赘述。本实施例中，在晶片10B的核心线路区CR中，设置两个核心接地垫101G，且两个核心接地垫101G分别通过两条核心接地线301G，连接于基板20上的两个第二接地垫201G。此外，两个核心接地垫101G是分别设置于两条不同的接地迹线G1上，并分别靠近于两个待屏蔽的信号焊垫100S。
据此，两个核心接地垫101G及其所分别连接的两条核心接地线301G，可分别对不同的两条信号线300S提供屏蔽。也就是说，核心接地垫101G与核心接地线301G的位置以及数量可能根据实际需求而调整，本发明并不限制。
[第三实施例]
请参照图4，本实施例的电子封装结构Z3与第二实施例的电子封装结构Z2相同或相似的元件具有相同标号，且相同的部分不再赘述。在本实施例中，晶片10C的核心线路区CR内设置两个核心接地垫101G、101G’。在两个核心接地垫101G、101G’中，其中一个核心接地垫101G’是对应于两相邻的信号焊垫100S设置，且核心接地垫101G’的俯视形状面积大于另一核心接地垫101G的俯视形状面积。
在本实施例中，核心接地线301G的数量大于核心接地垫101G的数量。详细而言，电子封装结构Z3包括三条核心接地线301G。其中一条核心接地线301G连接于其中一个核心接地垫101G，而另外两条核心接地线302G、303G共同连接于俯视形状面积较大的另一核心接地垫101G’。据此，连接于同一核心接地垫101G’的两条核心接地线302G、303G，可以分别对两条信号线300S提供屏蔽。
另外，本实施例的基板20包括三个第二接地垫201G、202G、203G。其中一个第二接地垫201G对应于核心接地垫101G设置，而另外两个核心接地垫202G、203G对应于另一个核心接地垫101G’设置。据此，核心接地垫101G通过对应的核心接地线301G而连接于对应的第二接地垫201G，且另一核心接地垫101G’可通过对应的两条核心接地线302G、303G，而分别连接于两个第二接地垫202G、203G。
也就是说，在不增加核心接地垫101G的数量的情况下，通过增加核心接地垫101G的俯视面积，可以增加连接于核心接地垫101G的核心接地线301G的数量，以对更多的信号线300S提供屏蔽。据此，在本发明实施例中，并不限定一个核心接地垫101G只能连接于一条核心接地线。
[第四实施例]
请参照图5，本实施例的电子封装结构Z4与第一实施例的电子封装结构Z1相同或相似的元件具有相同标号，且相同的部分不再赘述。在本实施例中，晶片10D的输入输出焊垫区包括围绕核心线路区CR的多个子区域PR1～PR4，且多个信号焊垫100S以及多个接地焊垫100G被区分为多个焊垫组，且每一焊垫组设置在对应的子区域PR1～PR4内。
详细而言，本实施例的输入输出焊垫区包括四个彼此分离的子区域PR1～PR4，且四个子区域PR1～PR4分别设置在核心线路区CR的四个侧边。
另外，晶片10D还包括多个核心接地垫101G(图5中绘示4个)，且每一核心接地垫101G会分别靠近核心线路区CR的四个侧边，并对相对应的子区域PR1～PR4内的至少一信号焊垫100S提供屏蔽。据此，在本实施例中，多个核心接地垫101G是分别设置于不同的接地迹线G1上，并分别对应于所要屏蔽的多个信号焊垫100S的位置。
基板20并具有多个第二接地垫201G，这些第二接地垫201G分别对应这些核心接地垫101G的位置，而设置在承载面20s上。在本实施例中，第二接地垫201G分别设置在晶片10D的四个侧边。另外，每一核心接地垫101G会通过对应的核心接地线301G连接至对应的第二接地垫201G。据此，每一核心接地垫101G及其所连接的核心接地线301G，可对于对应的信号焊垫100S及其所连接的信号线提供屏蔽，以减少串扰。
[实施例的有益效果]
本发明的其中一有益效果在于，本发明所提供的电子封装结构及其晶片，其能通过“核心接地垫101G设置在核心线路区CR内，并靠近至少一信号焊垫100S”的技术方案，使核心接地垫101G及其所连接的核心接地线301G，对其中一信号焊垫100S及其所连接的信号线300S提供屏蔽，进而可在不增加晶片面积的情况下，维持较佳的信号完整性。
更进一步来说，在本发明中，是通过在核心线路区CR内设置核心接地垫101G及其所连接的核心接地线301G，而不是在输入输出焊垫区PR内增加接地焊垫100G的数量，来解决信号线300S之间的串扰的问题。因此，不需要为了增加接地焊垫100G设置的空间，而增加晶片10A的尺寸。如此，可避免在提升讯号传输品质时，增加晶片的成本。
另外，在本发明中，可以根据最需要被屏蔽的信号焊垫100S及其所连接的信号线300S的位置，来设置核心接地垫101G及核心接地线301G的数量以及位置。通过核心接地垫101G以及接地焊垫100G的相互配合，即便接地焊垫100G的数量小于信号焊垫100S的数量，也可减少串扰并提升讯号传输品质。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的申请专利范围，所以凡是运用本发明说明书及图式内容所做的等效技术变化，均包含于本发明的申请专利范围内。

Claims (10)

1.一种电子封装结构，其特征在于，其包括：
一基板；
一晶片，其设置于所述基板上，并电性连接于所述基板，其中，所述晶片的顶面设有一核心线路区以及一输入输出焊垫区，所述输入输出焊垫区位于所述核心线路区与所述晶片的一边缘之间，且所述晶片包括：
多个信号焊垫，其设置于所述输入输出焊垫区内；以及
一核心接地垫，其设置于所述核心线路区内，且靠近至少一所述信号焊垫；
多条信号线，其分别连接于多个所述信号焊垫；以及
一核心接地线，其连接于所述核心接地垫，并邻近于其中一所述信号线，以提供屏蔽。
2.根据权利要求1所述的电子封装结构，其特征在于，所述晶片还进一步包括至少一接地焊垫，至少一所述接地焊垫与所述多个信号焊垫设置在所述输入输出焊垫区内，并沿着所述核心线路区的一侧边排列成至少一行，其中，所述核心接地垫邻近于最远离所述接地焊垫的其中一所述信号焊垫设置。
3.根据权利要求1所述的电子封装结构，其特征在于，多个所述信号焊垫沿着所述核心线路区的一侧边排列成至少一行，且所述核心接地垫对应于两个相邻的所述信号焊垫设置。
4.根据权利要求3所述的电子封装结构，其特征在于，还进一步包括：另一核心接地线，其中，两个所述核心接地线连接于同一所述核心接地垫，以分别对两相邻的所述信号线提供屏蔽。
5.根据权利要求1所述的电子封装结构，其特征在于，所述晶片还进一步包括多条接地迹线以及多条电源迹线，多条所述接地迹线与多条所述电源迹线交替地设置于所述核心线路区内，且所述核心接地垫设置于其中一所述接地迹在线。
6.根据权利要求1所述的电子封装结构，其特征在于，所述输入输出焊垫区包括围绕所述核心线路区的多个子区域，多个所述信号焊垫被区分为多个焊垫组，且每一所述焊垫组设置在对应的所述子区域内。
7.根据权利要求6所述的电子封装结构，其中，所述晶片还进一步包括：
另外多个核心接地垫，其设置于所述核心线路区内并靠近所述核心线路区的侧边，其中，每一所述核心接地垫靠近相对应的所述子区域的其中一所述信号焊垫。
8.一种晶片，其特征在于，其包括:
一核心线路区，其位于所述晶片的一顶面；
一输入输出焊垫区，其位于所述晶片的一顶面，并位于所述核心线路区与所述晶片的一边缘之间；
多个信号焊垫，其设置于所述输入输出焊垫区内；以及
一核心接地垫，其设置于所述核心线路区内，且靠近至少一所述信号焊垫，
其中，一核心接地线连接于所述核心接地垫，以对至少一所述信号焊垫及其所连接的信号线提供屏蔽。
9.根据权利要求8所述的晶片，其特征在于，还进一步包括：至少一接地焊垫，至少一所述接地焊垫与所述多个信号焊垫设置在所述输入输出焊垫区内，并沿着所述核心线路区的其中一侧边排列成至少一行，其中，所述核心接地垫邻近于最远离所述接地焊垫的其中一所述信号焊垫设置。
10.根据权利要求8所述的晶片，其特征在于，还进一步包括：多条接地迹线以及多条电源迹线，多条所述接地迹线与多条所述电源迹线交替地设置于所述核心线路区内，且所述核心接地垫设置于其中一所述接地迹线上。
CN201910558567.3A 2019-06-26 2019-06-26 电子封装结构及其晶片 Active CN112151506B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910558567.3A CN112151506B (zh) 2019-06-26 2019-06-26 电子封装结构及其晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910558567.3A CN112151506B (zh) 2019-06-26 2019-06-26 电子封装结构及其晶片

Publications (2)

Publication Number Publication Date
CN112151506A CN112151506A (zh) 2020-12-29
CN112151506B true CN112151506B (zh) 2022-11-22

Family

ID=73868456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910558567.3A Active CN112151506B (zh) 2019-06-26 2019-06-26 电子封装结构及其晶片

Country Status (1)

Country Link
CN (1) CN112151506B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116978892A (zh) * 2023-09-22 2023-10-31 甬矽电子(宁波)股份有限公司 电磁屏蔽结构及封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130900A (ja) * 1993-11-01 1995-05-19 Toshiba Corp 半導体装置
CN1860606A (zh) * 2003-10-27 2006-11-08 飞思卡尔半导体公司 使用笼状互连结构的半导体封装内的电磁噪声屏蔽
CN101615604A (zh) * 2008-06-27 2009-12-30 索尼株式会社 半导体器件和半导体集成电路
US10211141B1 (en) * 2017-11-17 2019-02-19 General Electric Company Semiconductor logic device and system and method of embedded packaging of same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW531052U (en) * 2002-04-29 2003-05-01 Via Tech Inc Flip chip and flip chip packaging substrate
JP5848517B2 (ja) * 2011-04-26 2016-01-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2015153808A (ja) * 2014-02-12 2015-08-24 ソニー株式会社 半導体チップ、および、半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130900A (ja) * 1993-11-01 1995-05-19 Toshiba Corp 半導体装置
CN1860606A (zh) * 2003-10-27 2006-11-08 飞思卡尔半导体公司 使用笼状互连结构的半导体封装内的电磁噪声屏蔽
CN101615604A (zh) * 2008-06-27 2009-12-30 索尼株式会社 半导体器件和半导体集成电路
US10211141B1 (en) * 2017-11-17 2019-02-19 General Electric Company Semiconductor logic device and system and method of embedded packaging of same

Also Published As

Publication number Publication date
CN112151506A (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
US6548757B1 (en) Microelectronic device assemblies having a shielded input and methods for manufacturing and operating such microelectronic device assemblies
KR20040030206A (ko) 반도체 패키지
US20060180905A1 (en) IC package with signal land pads
KR20100002113A (ko) 반도체장치 및 반도체 집적회로
US5801450A (en) Variable pitch stagger die for optimal density
US20020038724A1 (en) Chip scale package, printed circuit board, and method of designing a piinted circuit board
US7479680B2 (en) Method and apparatus that provides differential connections with improved ESD protection and routing
US20240186293A1 (en) Semiconductor package having chip stack
US5650660A (en) Circuit pattern for a ball grid array integrated circuit package
KR20020016867A (ko) 라우팅층에 대한 신호 라인수를 최대화하기 위한 가변피치 콘택 어레이를 가진 집적 회로 다이 및/또는 패키지
CN112151506B (zh) 电子封装结构及其晶片
US6452262B1 (en) Layout of Vdd and Vss balls in a four layer PBGA
US6662250B1 (en) Optimized routing strategy for multiple synchronous bus groups
US8154117B2 (en) High power integrated circuit device having bump pads
JP4754201B2 (ja) 半導体装置
TWI703693B (zh) 電子封裝結構及其晶片
US6933600B2 (en) Substrate for semiconductor package
US9484295B2 (en) Image forming apparatus, chip, and chip package to reduce cross-talk between signals
KR100359591B1 (ko) 반도체 장치
CN115132694A (zh) 一种封装基板、半导体器件及电子设备
US20060220263A1 (en) Semiconductor device to be applied to various types of semiconductor package
KR100570580B1 (ko) 반도체 장치
US11869846B1 (en) Interposer routing structure and semiconductor package
US20230139424A1 (en) Electronic package structure and chip thereof
US20220312579A1 (en) Circuit board and electronic apparatus using the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant