JP6611986B2 - 基板間接続構造 - Google Patents

基板間接続構造 Download PDF

Info

Publication number
JP6611986B2
JP6611986B2 JP2019511041A JP2019511041A JP6611986B2 JP 6611986 B2 JP6611986 B2 JP 6611986B2 JP 2019511041 A JP2019511041 A JP 2019511041A JP 2019511041 A JP2019511041 A JP 2019511041A JP 6611986 B2 JP6611986 B2 JP 6611986B2
Authority
JP
Japan
Prior art keywords
signal
pad
signal line
line conductor
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019511041A
Other languages
English (en)
Other versions
JPWO2018185935A1 (ja
Inventor
健 湯浅
毅 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018185935A1 publication Critical patent/JPWO2018185935A1/ja
Application granted granted Critical
Publication of JP6611986B2 publication Critical patent/JP6611986B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09254Branched layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09281Layout details of a single conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

この発明は、はんだバンプによって基板間の電極パッドを電気的に接続する基板間接続構造に関する。
BGA(Ball Grid Array)タイプのモジュールでは、はんだバンプによって基板間の電極を電気的に接続する基板間接続構造が採用されている。
従来の基板間接続構造には、誘電体基板上のパッドと誘電体基板の内層にある接地導体との間に形成される寄生容量成分を低減させて高周波特性を改善するため、パッドの直下にある接地導体を除去して抜き穴とした構造がある。ただし、接地導体の抜き穴は、誘電体基板の内層にある配線との結合を引き起こす要因となるため、基板間接続構造に採用できないことがある。
例えば、特許文献1には、接地導体の抜き穴を設けずに、高周波特性を改善する構造が記載されている。特許文献1に記載される基材と半導体素子とを接続する構造では、基材において、めっきスタブと外部電極パッドとが所望の周波数範囲で容量性を示すように、めっきスタブの長さおよび外部電極パッドの形が設定されている。
また、外部電極パッドから半導体素子の電極パッドと接続する部分までの導体配線を、めっきスタブまたは外部電極パッドの電気的影響が及ぶ範囲内に限定することによって、均一なインピーダンス線路を実現している。
特開2001−168236号公報
しかしながら、特許文献1に代表される従来の基板間接続構造では、インピーダンスの整合に必要な対地容量成分を得ようとする場合、接地導体に対向する信号線導体のサイズを大きくする必要があった。このため、インピーダンス整合回路のサイズが大きくなるという課題があった。
この発明は上記課題を解決するもので、インピーダンス整合回路を小型化することができる基板間接続構造を得ることを目的とする。
この発明に係る基板間接続構造は、第1の誘電体基板の内層に設けられた平板状接地導体と、第1の誘電体基板の表層に設けられた第1の信号パッドと、第1の誘電体基板の表層において第1の信号パッドの周囲に設けられた第1の接地パッドと、平板状接地導体と第1の接地パッドとを電気的に接続する柱状導体と、第1の誘電体基板の表層または内層に設けられた第1の信号線導体と、第1の信号線導体から第1の信号パッドの方向に延びて第1の信号パッドとの間に容量成分を形成する第2の信号線導体と、第1の信号線導体と第2の信号線導体との接続部から分岐して延びて第1の信号パッドに電気的に接続された第3の信号線導体と、第2の誘電体基板の表層に設けられた第2の信号パッドと、第2の誘電体基板の表層において第2の信号パッドの周囲に設けられた第2の接地パッドと、第1の信号パッドと第2の信号パッドとを電気的に接続する信号バンプと、第1の接地パッドと第2の接地パッドとを電気的に接続する接地バンプとを備える。
この発明によれば、第1の誘電体基板の内層にある平板状接地導体に抜き穴を設けず、インピーダンス整合回路を小型化するために第3の信号線導体を小さくしても、第1の信号パッドと第2の信号線導体との間に形成される容量成分によってインピーダンスの整合に必要な容量を確保することができる。これによって、インピーダンス整合回路を小型化することができる。
図1Aは、この発明の実施の形態1に係る基板間接続構造を備えたモジュールの構成を示す断面図である。図1Bは、実施の形態1に係る基板間接続構造を備えたモジュールを図1AのA−A’線で切断した様子を示す断面矢示図である。図1Cは、実施の形態1に係る基板間接続構造を備えたモジュールを図1AのB−B’線で切断した様子を示す断面矢示図である。 図2Aは、信号間容量形成部を有さないプリント基板の表層における導体パターンを示す図である。図2Bは、信号間容量形成部を有するプリント基板の表層における導体パターンを示す図である。図2Cは、図2Aのプリント基板を有する基板間接続構造と図2Bのプリント基板を有する基板間接続構造とのそれぞれにおける反射特性の電磁界シミュレーション結果を示すグラフである。 図3Aは、この発明の実施の形態2に係る基板間接続構造を備えたモジュールの構成を示す断面図である。図3Bは、実施の形態2に係る基板間接続構造を備えたモジュールを図3AのA−A’線で切断した様子を示す断面矢示図である。図3Cは、実施の形態2に係る基板間接続構造を備えたモジュールを図3AのB−B’線で切断した様子を示す断面矢示図である。 図4Aは、この発明の実施の形態3に係る基板間接続構造を備えたモジュールの構成を示す断面図である。図4Bは、実施の形態3に係る基板間接続構造を備えたモジュールを図4AのA−A’線で切断した様子を示す断面矢示図である。図4Cは、実施の形態3に係る基板間接続構造を備えたモジュールを図4AのB−B’線で切断した様子を示す断面矢示図である。 図5Aは、この発明の実施の形態4に係る基板間接続構造を備えたモジュールの構成を示す断面図である。図5Bは、実施の形態4に係る基板間接続構造を備えたモジュールを図5AのA−A’線で切断した様子を示す断面矢示図である。図5Cは、実施の形態4に係る基板間接続構造を備えたモジュールを図5AのB−B’線で切断した様子を示す断面矢示図である。
以下、この発明をより詳細に説明するため、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態1.
図1Aは、この発明の実施の形態1に係る基板間接続構造を備えたモジュール1の構成を示す断面図であり、モジュール1を図1BのC−C’線で切断した様子を示している。図1Bは、モジュール1を図1AのA−A’線で切断した様子を示す断面矢示図である。A−A’線は、接地パッド14、信号パッド21、信号線導体22、信号線導体23および信号線導体24のそれぞれを厚み方向に二分する線である。図1Cは、モジュール1を図1AのB−B’線で切断した様子を示す断面矢示図である。B−B’線は、平板状接地導体11を厚み方向に二分する線である。
モジュール1は、プリント基板100および半導体基板600を備え、実施の形態1に係る基板間接続構造によってプリント基板100と半導体基板600との間の電極パッドが電気的に接続されている。
プリント基板100は、1または複数の平板状接地導体11が内層に設けられた第1の誘電体基板である。平板状接地導体11は、図1Cに示すように、プリント基板100の内層一面に設けられたベタグランドである。
例えば、図1Aでは、プリント基板100の内層に2層の平板状接地導体11が設けられている。2層の平板状接地導体11間は、柱状導体である複数の接地スルーホール12によって電気的に接続されて同電位に保たれている。複数の平板状接地導体11を設けることにより、接地パッド14をより強固に接地させることができる。
プリント基板100のおもて面には、接地パッド14、信号パッド21、信号線導体22、信号線導体23および信号線導体24が設けられている。接地パッド14は、図1Bに示すように、プリント基板100の表層において信号パッド21の周囲に設けられた第1の接地パッドである。また、図1Aに示すように、接地パッド14は、柱状導体である接地スルーホール13によって平板状接地導体11に電気的に接続されて接地電位となっている。信号パッド21は、プリント基板100の表層に設けられた第1の信号パッドである。
信号線導体22は、プリント基板100の表層に設けられた第1の信号線導体であり、端部が信号線導体23と信号線導体24の双方に接続している。
なお、図1Aと図1Bでは、プリント基板100の表層に配置された信号線導体22を示したが、信号線導体22は、プリント基板100の内層に配置された信号線導体であってもよい。
信号線導体23は、図1Bに示すように、信号線導体22と信号線導体24との接続部から分岐して延びて信号パッド21に電気的に接続された第3の信号線導体である。
例えば、信号線導体23は、インピーダンスの整合に使用する容量を得つつ、インピーダンス整合回路を小型化するため、信号線導体22および信号線導体24よりも配線幅が狭く、かつ遠回りして信号パッド21に至るように屈曲した配線で構成されている。
このように信号線導体23のサイズを小さく設計すると、信号線導体23における対地容量成分が低減する。
信号線導体24は、信号線導体22から信号パッド21の方向に延びた先端開放の第2の信号線導体であり、信号パッド21との間に容量成分を形成する。例えば、信号線導体24の先端部が信号パッド21の近傍まで延びて信号パッド21と信号線導体24とが対向することで、信号パッド21と信号線導体24との間には、間隔Gに応じた容量成分が形成される。この部位を信号間容量形成部25と呼ぶ。
また、図1Bに示すように、信号線導体24は、さらに信号パッド21の周縁に沿って延びた構造であってもよい。この構造では、信号パッド21と信号線導体24が近接する部分、すなわち信号間容量形成部25が長くなるため、信号間容量形成部25に形成される容量成分が増加する。
なお、図1Aにおいて、平板状接地導体11と信号線導体24との間の距離Hに比べて間隔Gを小さくした方が、信号間容量形成部25に形成される容量成分が増加する。
実施の形態1に係る基板間接続構造では、信号線導体23を小さくして対地容量成分が低減しても、信号間容量形成部25に形成される容量成分と信号線導体24における対地容量成分とによってインピーダンスの整合に必要な容量が確保される。
半導体基板600は、接地パッド61および信号パッド71が裏面に設けられた第2の誘電体基板である。半導体基板600の内層には配線層601が設けられ、配線層601には、接地導体62および信号線導体72が設けられている。
接地パッド61は、半導体基板600の表層に設けられた第2の接地パッドであって、半導体基板600の内層に設けられた接地導体62に電気的に接続されている。
信号パッド71は、半導体基板600の表層に設けられた第2の信号パッドであって、半導体基板600の内層に設けられた信号線導体72に電気的に接続されている。
プリント基板100のおもて面と半導体基板600の裏面とが対向するように配置されてから、接地パッド14と接地パッド61が接地バンプ41によって電気的に接続され、信号パッド21と信号パッド71とが信号バンプ51によって電気的に接続される。
接地バンプ41および信号バンプ51は、はんだバンプであり、例えば、はんだを溶融し固化することで電極パッド間が電気的に接続される。
図1Cに示すように、実施の形態1に係る基板間接続構造では、平板状接地導体11に抜き穴が設けられていない。このため、図1Aに示すB−B’線を境とした上方の回路と下方の回路とを分離しても上方の回路の機能に変化はない。
次に、信号間容量形成部25の有無がインピーダンス整合回路のサイズに与える影響について説明する。
図2Aは、信号間容量形成部25を有さないプリント基板1000の表層における導体パターンを示す図である。図2Bは、信号間容量形成部25を有するプリント基板100の表層における導体パターンを示す図である。図2Cは、図2Aのプリント基板1000を有する基板間接続構造と図2Bのプリント基板100を有する基板間接続構造とのそれぞれにおける反射特性の電磁界シミュレーション結果を示すグラフである。なお、電磁界シミュレーションには、3次元電磁界解析ツールを使用した。
プリント基板1000における信号線導体240は、信号線導体22から延びた信号線導体であり、プリント基板100における信号線導体24の代わりに設けたものである。信号線導体240は、信号線導体24とは異なって信号パッド21から離れる方向に延びており、プリント基板1000には、信号間容量形成部25が形成されていない。
図2Cでは、プリント基板100およびプリント基板1000のそれぞれの比誘電率を3.3とし、配線層601の比誘電率を3.5とし、特性インピーダンスを50Ωとしてシミュレーションを行っている。また、プリント基板1000を有する基板間接続構造とプリント基板100を有する基板間接続構造とは、ともに同一周波数(42GHz付近)に整合点を有するように設計されている。これによって、プリント基板1000を有する基板間接続構造の反射特性曲線aと、プリント基板100を有する基板間接続構造の反射特性曲線bとがほぼ同じであり、両者は同等な性能である。
信号間容量形成部25を有さない基板間接続構造の反射特性と信号間容量形成部25を有する基板間接続構造の反射特性とが同等の性能となるように構成すると、図2Aおよび図2Bに示すように、信号線導体23の紙面左右方向の長さLに顕著な違いが現れる。
信号間容量形成部25を有さない基板間接続構造の信号線導体23Aは、図2Aに示すようにL=0.40mmであるが、信号間容量形成部25を有する基板間接続構造の信号線導体23は、図2Bに示すようにL=0.37mmとなる。
すなわち、信号間容量形成部25は、インピーダンス整合回路の小型化に有効である。
なお、図1Aでは、プリント基板100と半導体基板600との間の基板間接続構造を示したが、はんだバンプによって基板間の電極パッドを電気的に接続することが可能であれば、他の種類の基板であってもよい。例えば、プリント基板を半導体基板600の代わりにしてもよく、セラミック基板などを用いてもよい。
図1Bでは、複数の接地パッド14のそれぞれを独立してプリント基板100の表層に設けた場合を示したが、プリント基板100の表層で複数の接地パッド14が電気的に接続されていてもよい。この場合、接地パッドは、ソルダレジストの開口に形成される。
以上のように、実施の形態1に係る基板間接続構造では、プリント基板100の内層にある平板状接地導体11に抜き穴を設けず、インピーダンス整合回路を小型化するために信号線導体23を小さくしても、信号間容量形成部25に形成される容量成分と信号線導体24における対地容量成分によってインピーダンスの整合に必要な容量を確保することができる。これにより、インピーダンス整合回路を小型化することができる。
また、信号線導体24を信号パッド21の周縁に沿って延びた配線で構成することで、信号間容量形成部25が長くなって容量値が得やすくなる。
実施の形態2.
図3Aは、この発明の実施の形態2に係る基板間接続構造を備えたモジュール1Aの構成を示す断面図であり、モジュール1Aを図3BのC−C’線で切断した様子を示している。図3Bは、モジュール1Aを図3AのA−A’線で切断した様子を示す断面矢示図である。A−A’線は、接地パッド14、信号パッド21、信号線導体22、信号線導体23および信号線導体24Aのそれぞれを厚み方向に二分する線である。図3Cは、モジュール1Aを図3AのB−B’線で切断した様子を示す断面矢示図である。B−B’線は、平板状接地導体11を厚み方向に二分する線である。
なお、図3A、図3Bおよび図3Cにおいて、図1A、図1Bおよび図1Cと同一構成要素には同一の符号を付して説明を省略する。
モジュール1Aは、プリント基板100Aおよび半導体基板600を備えており、実施の形態2に係る基板間接続構造によってプリント基板100Aと半導体基板600との間の電極パッドが電気的に接続されている。
プリント基板100Aは、1または複数の平板状接地導体11が内層に設けられた第1の誘電体基板である。平板状接地導体11は、図3Cに示すようにプリント基板100Aの内層一面に設けられたベタグランドであり、抜き穴は設けられていない。
例えば、図3Aでは、プリント基板100Aの内層に2層の平板状接地導体11が設けられている。2層の平板状接地導体11間は、柱状導体である複数の接地スルーホール12によって電気的に接続されて同電位に保たれている。複数の平板状接地導体11を設けることにより、接地パッド14をより強固に接地させることができる。
プリント基板100Aのおもて面には、接地パッド14、信号パッド21、信号線導体22、信号線導体23および信号線導体24Aが設けられている。
信号線導体24Aは、図3Bに示す信号線導体22から延びた部分と、図3Aに示すプリント基板100Aの内層に設けられた信号線導体27と、図3Aに示す信号線スルーホール26とから構成された第2の信号線導体である。例えば、信号線導体24Aは、信号線導体22から信号パッド21の方向に延びた部分が、信号線スルーホール26によって信号線導体27と電気的に接続されている。
信号線導体27は、プリント基板100Aの厚み方向に信号パッド21と対向するように信号パッド21の直下を含む領域まで延びており、信号パッド21と信号線導体27との間に容量成分が形成される。この部分を信号間容量形成部25Aと呼ぶ。
なお、信号線導体27の先端部は、円形、矩形などの形状を採用することができる。
実施の形態2に係る基板接続構造では、インピーダンス整合回路を小型化するために信号線導体23のサイズを小さく設計しても、信号間容量形成部25Aに形成される容量成分によってインピーダンスの整合に必要な容量が確保される。
実施の形態2に係る基板間接続構造では、信号パッド21のパッド面と信号線導体27の配線面(信号線導体27の幅方向の面)とが対向しているため、実施の形態1のように信号パッド21と信号線導体24とを近接させた構造よりも高い容量値が得られる。
このため、実施の形態1で示した構造よりも信号線導体23のサイズを小さくしても、インピーダンスの整合に必要な容量を確保することができる。
一般的なプリント基板における導体パターンの間隔は100〜200μm程度であり、実施の形態1に係る基板間接続構造では、インピーダンスの整合に必要な容量が得られる間隔Gが数十μm程度となる。
これに対し、実施の形態2に係る基板間接続構造では、信号線導体27のサイズおよび内層位置に応じて適切な容量値が得られる。このため、数十μmオーダーの導体パターンの微細加工が不要である。
以上のように、実施の形態2に係る基板間接続構造において、信号線導体27は、プリント基板100Aの内層に設けられ、プリント基板100Aの厚み方向に信号パッド21と対向している。この構成を有することで、実施の形態1で示した効果に加え、プリント基板100Aは表層の微細配線が不要である。これにより、標準的なプリント基板を採用することができ、基板選択の自由度が高く、基板コストの低減も図ることができる。
実施の形態3.
図4Aは、この発明の実施の形態3に係る基板間接続構造を備えたモジュール1Bの構成を示す断面図であり、モジュール1Bを図4BのC−C’線で切断した様子を示している。図4Bは、モジュール1Bを図4AのA−A’線で切断した様子を示す断面矢示図である。A−A’線は、接地パッド14、信号パッド21、信号線導体22、信号線導体23および信号線導体24Bのそれぞれを厚み方向に二分する線である。図4Cは、モジュール1Bを図4AのB−B’線で切断した様子を示す断面矢示図である。B−B’線は、平板状接地導体11を厚み方向に二分する線である。
モジュール1Bは、プリント基板100Bおよび半導体基板600を備えており、実施の形態3に係る基板間接続構造によってプリント基板100Bと半導体基板600との間の電極パッドが電気的に接続されている。
プリント基板100Bは、1または複数の平板状接地導体11が内層に設けられた第1の誘電体基板である。平板状接地導体11は、図4Cに示すようにプリント基板100Bの内層一面に設けられたベタグランドであり、抜き穴は設けられていない。
例えば、図4Aでは、プリント基板100Bの内層に2層の平板状接地導体11が設けられている。2層の平板状接地導体11間は、柱状導体である複数の接地スルーホール12によって電気的に接続されて同電位に保たれている。複数の平板状接地導体11を設けることにより、接地パッド14をより強固に接地させることができる。
プリント基板100Bのおもて面には、接地パッド14、信号パッド21、信号線導体22、信号線導体23および信号線導体24Bが設けられている。
信号線導体24Bは、図4Bに示すように、信号線導体22から信号パッド21の周縁に沿って延び、さらに接地パッド14の周縁に沿って延びた第2の信号線導体である。
実施の形態3に係る基板接続構造では、実施の形態1と同様に、信号パッド21と信号線導体24Bとの間に容量成分が形成され、さらに、接地パッド14と信号線導体24Bとの間に容量成分が形成される。この接地パッド14と信号線導体24Bとの間の部分を信号−接地間容量形成部28と呼ぶ。
また、信号線導体24Bは、信号パッド21の周縁に沿って延びてから、さらに、接地パッド14の周縁に沿って延びており、実施の形態1で示した信号線導体24よりも配線長が長くなっている。このため、信号線導体24Bと平板状接地導体11との間に形成される対地容量成分も増加する。
実施の形態3に係る基板接続構造では、信号間容量形成部25に形成される容量成分、信号−接地間容量形成部28に形成される容量成分および信号線導体24Bにおける対地容量成分によってインピーダンスの整合に必要な容量が確保される。
このため、実施の形態3に係る基板接続構造は、実施の形態1のように信号パッド21と信号線導体24とを近接させた構造よりも高い容量値が得られ、実施の形態1で示した構造よりも信号線導体23のサイズを小さくしても、インピーダンスの整合に必要な容量を確保することができる。
なお、信号線導体24Bは、図4Bに示すように、接地パッド14と信号パッド21の配置を変更することなく配線長が延長されているので、インピーダンス整合回路の面積の拡大を招くことがない。
以上のように、実施の形態3に係る基板間接続構造において、信号線導体24Bは、信号パッド21の周縁に沿って延びて信号パッド21との間に容量成分を形成し、さらに、接地パッド14の周縁に沿って延びて接地パッド14との間に容量成分を形成する。
このように構成することで、インピーダンス整合回路の面積拡大を招くことなく、インピーダンスの整合に必要な対地容量成分を増加させることができる。
実施の形態4.
図5Aは、この発明の実施の形態4に係る基板間接続構造を備えたモジュール1Cの構成を示す断面図であり、モジュール1Cを図5BのC−C’線で切断した様子を示している。図5Bは、モジュール1Cを図5AのA−A’線で切断した様子を示す断面矢示図である。A−A’線は、接地パッド14、信号パッド21、信号線導体22、信号線導体23および信号線導体24Cのそれぞれを厚み方向に二分する線である。図5Cは、モジュール1Cを図5AのB−B’線で切断した様子を示す断面矢示図である。B−B’線は、平板状接地導体11を厚み方向に二分する線である。
モジュール1Cは、プリント基板100Cおよび半導体基板600を備えており、実施の形態4に係る基板間接続構造によってプリント基板100Cと半導体基板600との間の電極パッドが電気的に接続されている。
プリント基板100Cは、1または複数の平板状接地導体11が内層に設けられた第1の誘電体基板である。平板状接地導体11は、図5Cに示すようにプリント基板100Cの内層一面に設けられたベタグランドであり、抜き穴は設けられていない。
例えば、図5Aでは、プリント基板100Cの内層に2層の平板状接地導体11が設けられている。2層の平板状接地導体11間は、柱状導体である複数の接地スルーホール12によって電気的に接続されて同電位に保たれている。複数の平板状接地導体11を設けることにより、接地パッド14をより強固に接地させることができる。
プリント基板100Cのおもて面には、接地パッド14、信号パッド21、信号線導体22、信号線導体23および信号線導体24Cが設けられている。
信号線導体24Cは、図5Bに示すように、信号パッド21と隣り合った接地パッド14との間で、信号パッド21の周縁に沿って周回状に延びた第2の信号線導体である。
信号線導体24Cが信号パッド21の周縁に沿って周回状に延びているため、信号パッド21と信号線導体24Cとが近接した部分、すなわち、信号間容量形成部25が長くなっている。これにより、図1Bに示した構造に比べて信号間容量形成部25に形成される容量成分が増加する。
さらに、信号線導体24Cは、信号パッド21の周縁に沿って周回状に延びた分だけ、実施の形態1で示した信号線導体24よりも配線長が長くなっている。このため、信号線導体24Cと平板状接地導体11との間に形成される対地容量成分も増加する。
従って、実施の形態4に係る基板接続構造では、信号線導体23のサイズを小さく設計しても、信号間容量形成部25に形成される容量成分と信号線導体24Cにおける対地容量成分とによってインピーダンスの整合に必要な容量が確保される。
このため、実施の形態4に係る基板接続構造は、実施の形態1のように信号パッド21と信号線導体24とを近接させた構造よりも高い容量値が得られ、実施の形態1で示した構造よりも信号線導体23のサイズを小さくしても、インピーダンスの整合に必要な容量を確保することができる。
なお、図5Bでは、信号パッド21の半周近く延ばした信号線導体24Cを示したが、信号線導体24Cは、半周以上延ばした信号線導体であってもよい。
また、信号線導体24Cは、図5Bに示すように、接地パッド14と信号パッド21の配置を変更することなく配線長が延長されているので、インピーダンス整合回路の面積の拡大を招くことがない。
以上のように、実施の形態4に係る基板間接続構造において、信号線導体24Cは、信号パッド21と隣り合った接地パッド14との間で、信号パッド21の周縁に沿って周回状に延びている。このように構成することで、インピーダンス整合回路の面積拡大を招くことなく、インピーダンス整合に必要な対地容量成分を増加させることができる。
なお、本発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
この発明に係る基板間接続構造は、インピーダンス整合回路を小型化することができるので、各種の高周波伝送回路に好適である。
1,1A〜1C モジュール、11 平板状接地導体、12,13 接地スルーホール、14,61 接地パッド、21,71 信号パッド、22〜24,24A〜24C,27,72,240 信号線導体、25,25A 信号間容量形成部、26 信号線スルーホール、28 接地間容量形成部、41 接地バンプ、51 信号バンプ、62 接地導体、100,100A〜100C,1000 プリント基板、600 半導体基板、601 配線層。

Claims (5)

  1. 第1の誘電体基板の内層に設けられた平板状接地導体と、
    前記第1の誘電体基板の表層に設けられた第1の信号パッドと、
    前記第1の誘電体基板の表層において前記第1の信号パッドの周囲に設けられた第1の接地パッドと、
    前記平板状接地導体と前記第1の接地パッドとを電気的に接続する柱状導体と、
    前記第1の誘電体基板の表層または内層に設けられた第1の信号線導体と、
    前記第1の信号線導体から前記第1の信号パッドの方向に延びて前記第1の信号パッドとの間に容量成分を形成する第2の信号線導体と、
    前記第1の信号線導体と前記第2の信号線導体との接続部から分岐して延びて前記第1の信号パッドに電気的に接続された第3の信号線導体と、
    第2の誘電体基板の表層に設けられた第2の信号パッドと、
    前記第2の誘電体基板の表層において前記第2の信号パッドの周囲に設けられた第2の接地パッドと、
    前記第1の信号パッドと前記第2の信号パッドとを電気的に接続する信号バンプと、
    前記第1の接地パッドと前記第2の接地パッドとを電気的に接続する接地バンプと
    を備えたことを特徴とする基板間接続構造。
  2. 前記第2の信号線導体は、前記第1の信号パッドの周縁に沿って延びて前記第1の信号パッドとの間で厚み面が対向していること
    を特徴とする請求項1記載の基板間接続構造。
  3. 前記第2の信号線導体は、前記第1の誘電体基板の内層に設けられて、前記第1の誘電体基板の厚み方向に前記第1の信号パッドと対向していること
    を特徴とする請求項1記載の基板間接続構造。
  4. 前記第2の信号線導体は、さらに前記第1の接地パッドの周縁に沿って延びて前記第1の接地パッドとの間に容量成分を形成すること
    を特徴とする請求項2記載の基板間接続構造。
  5. 前記第2の信号線導体は、前記第1の信号パッドと隣り合った前記第1の接地パッドとの間で、前記第1の信号パッドの周縁に沿って周回状に延びていること
    を特徴とする請求項2記載の基板間接続構造。
JP2019511041A 2017-04-07 2017-04-07 基板間接続構造 Active JP6611986B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/014538 WO2018185935A1 (ja) 2017-04-07 2017-04-07 基板間接続構造

Publications (2)

Publication Number Publication Date
JPWO2018185935A1 JPWO2018185935A1 (ja) 2019-11-07
JP6611986B2 true JP6611986B2 (ja) 2019-11-27

Family

ID=63712873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019511041A Active JP6611986B2 (ja) 2017-04-07 2017-04-07 基板間接続構造

Country Status (5)

Country Link
US (1) US10588215B2 (ja)
JP (1) JP6611986B2 (ja)
CN (1) CN110506454B (ja)
DE (1) DE112017007145T5 (ja)
WO (1) WO2018185935A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6798252B2 (ja) * 2016-10-31 2020-12-09 住友電気工業株式会社 高周波装置
US11419205B1 (en) 2021-03-04 2022-08-16 Htc Corporation Circuit board structure and layout structure thereof
TWI747757B (zh) * 2021-03-04 2021-11-21 宏達國際電子股份有限公司 電路板結構及其佈局結構
US20240176941A1 (en) * 2021-06-23 2024-05-30 Intel Corporation Printed circuit board pin field signal routing

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3457599B2 (ja) 1999-12-07 2003-10-20 松下電器産業株式会社 半導体装置
JP2001217349A (ja) * 2000-02-03 2001-08-10 Hitachi Cable Ltd 入力キャパシタンスの調整方法及びそれを用いた配線基板及び半導体装置
JP2008078154A (ja) * 2001-06-26 2008-04-03 Matsushita Electric Works Ltd モジュラコネクタ
CN1568131A (zh) * 2003-06-18 2005-01-19 华为技术有限公司 对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板
TWI302813B (en) * 2006-01-11 2008-11-01 Via Tech Inc Circuit board and electronic assembly
JP4990021B2 (ja) 2007-05-14 2012-08-01 三菱電機株式会社 高周波伝送線路
JP2014093332A (ja) * 2012-10-31 2014-05-19 Ibiden Co Ltd プリント配線板及びその製造方法
JP6211835B2 (ja) * 2013-07-04 2017-10-11 日本電信電話株式会社 高周波伝送線路
JP2017121032A (ja) * 2015-06-30 2017-07-06 住友電気工業株式会社 高周波装置

Also Published As

Publication number Publication date
US10588215B2 (en) 2020-03-10
WO2018185935A1 (ja) 2018-10-11
CN110506454B (zh) 2022-01-04
JPWO2018185935A1 (ja) 2019-11-07
DE112017007145T5 (de) 2019-11-28
CN110506454A (zh) 2019-11-26
US20200022249A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
JP6524986B2 (ja) 高周波モジュール、アンテナ付き基板、及び高周波回路基板
JP6611986B2 (ja) 基板間接続構造
JP6567364B2 (ja) パターンアンテナ
JP7049500B2 (ja) 半導体素子実装用基板および半導体装置
JP2015061258A (ja) Ebg構造体、半導体デバイスおよび回路基板
JPWO2011021328A1 (ja) シールド層と素子側電源端子が容量結合した半導体装置
JP2018129596A (ja) 無線装置
JP6107718B2 (ja) 高周波フィルタ
JP5519328B2 (ja) 高周波用伝送線路基板
JP5146019B2 (ja) 高周波モジュールとこれを用いた電子機器
JP2008270363A (ja) 高周波パッケージ
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
WO2007049382A1 (ja) 高周波モジュール
US20140043190A1 (en) Planar inverted f antenna structure
JP6465451B1 (ja) 電子回路
JP2012038863A (ja) 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置
JP6940286B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP2008263360A (ja) 高周波基板装置
JP6808266B2 (ja) 配線回路基板およびその製造方法
KR20050115439A (ko) 반도체 장치
JP6346373B2 (ja) 電子機器
JP2004153795A (ja) 伝送路
WO2018163315A1 (ja) 基板モジュール
JP6857315B2 (ja) アンテナ装置
US7132748B2 (en) Semiconductor apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190624

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190624

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191029

R150 Certificate of patent or registration of utility model

Ref document number: 6611986

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250