JP2001217349A - 入力キャパシタンスの調整方法及びそれを用いた配線基板及び半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】半導体装置の入力キャパシタンスを容易に修正
できるようにし、短期間で半導体装置を設計、供給する
ことが可能な技術を提供すること。 【解決手段】信号配線とグランド配線を有する配線基板
の配線パターンの対地キャパシタンスと半導体チップの
入力キャパシタンスとをあわせた半導体装置の入力キャ
パシタンスを調整する入力キャパシタンスの調整方法に
おいて、前記グランド配線のパターン形状を変形し、前
記信号配線と前記グランド配線との間隔と前記グランド
配線の長さとを変更して半導体装置の入力キャパシタン
スの増減を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体チップの入
力キャパシタンスと信号配線の対地キャパシタンスとの
和となる半導体装置の入力キャパシタンスの調整方法
と、その方法を用いた配線基板及び半導体装置に適用し
て有効な技術に関するものである。

【０００２】

【従来の技術】近年、情報機器の進展は著しく、扱われ
る周波数もより高周波となり、特に高速性を必要とされ
る用途ではチップ外部でも１００MHz を超える周波数で
信号が伝送されるようになった。特に、メモリ関連では
クロック周波数４００MHz 波形での伝送が実現されてい
る。

【０００３】それに伴い、これまで重要視されなかった
半導体装置の電気特性についてのコントロールが必要と
なってきた。その中でも重要なパラメータが半導体装置
の入力キャパシタンスである。この値は、チップの入力
キャパシタンスと信号配線の対地キャパシタンスとの和
となる。

【０００４】これまでの半導体装置の入力キャパシタン
スは、ある信号入力に対する伝送系の負荷容量としての
見方が多く、その場合値の精度についての要求は１〜２
桁程度と、厳密とはいえないものであった。またそのた
め、入力キャパシタンスの調整の際、半導体チップに比
べて１桁程度低い値である信号配線の入力キャパシタン
スをコントロール（調整）することはほとんど行われ
ず、主にチップ側の値でコントロールされていた。

【０００５】しかし、近年の高速対応半導体装置では入
力キャパシタンスを配線基板の値程度の精度でコントロ
ールする必要が出てきている。

【０００６】その例としてRambus DRAM （米ランバス社
の商標）を用いたメモリシステムを挙げ、以下に説明す
る。

【０００７】図１０は、上述したRambus DRAM のメモリ
システムについて説明するための図である。

【０００８】このシステムの伝送系は、図１０に示すよ
うに、反射を抑制するための伝送系の各部分で厳密なイ
ンピーダンス整合をとる構造となっており、複数のＤＲ
ＡＭが伝送系にインラインで設置されている。

【０００９】伝送系のうち配線基板直下以外の配線１６
は、特性インピーダンスＺが２８Ωの伝送系として設計
されている。この時、配線の単位長さのインダクタンス
Ｌ_O、グランドに対するキャパシタンスＣ_O に対して数
１のような式が成り立つ。

【００１０】

【数１】

【００１１】伝送系に信号が流れる際、半導体チップの
電気特性は、信号配線とグランド配線間に設置されたコ
ンデンサとして見ることができる。そのため、上記の２
８Ωの配線１６にそのまま配線基板を取り付けた場合、
キャパシタンスの追加によりＺは２８Ωよりも小さくな
ってしまう。

【００１２】そこで、図１０に示すチップ直下配線１７
のようにチップ直下の配線幅を細くすることにより、チ
ップ追加によるＺの変化分を吸収しＺ＝２８Ωとする方
法がとられている。この時のＺの式は数２のようにな
る。

【００１３】

【数２】

【００１４】（ＣＩ：パッケージの入力キャパシタン
ス，ｌ：エレクトリカルピッチ，図１０を参照) このような特性インピーダンスの調整を行うために、信
号とクロックの伝送を行う配線について半導体装置の入
力キャパシタンスには上限、下限間が０．１２pFという
厳しい仕様値が定められている。

【００１５】また、ノイズ抑制の観点からは信号配線の
間にグランド配線を導入しシールドとすることでノイズ
の値を減らすことが考えられる。

【００１６】また、半導体装置の信号配線と同じ層の配
線間に、グランド層またはグランド配線を配置してクロ
ストークの抑制を行う半導体装置の構造として、例え
ば、実開平４−１０５５５３号公報がある。

【００１７】図１１に、そのグランド層またはグランド
配線を配置してクロストークの抑制を行う従来の技術を
示す。図１１において、８は信号配線、１１は配線基板
（絶縁体テープ）、１２はグランド面をそれぞれ示す。

【００１８】図１１に示すように、従来では、基板また
は絶縁体テープ１１上に設けられる配線層のうち信号配
線８に使われる以外の面積をグランド面１２として設け
てある。これはクロストークを抑制することができる
が、同時に信号配線とグランドの間のキャパシタンスが
増加する。

【００１９】従って、上述したように、高速伝送用途の
場合には入力キャパシタンスのコントロールが必要にな
る。

【００２０】

【発明が解決しようとする課題】上述したように、この
ような半導体装置を設計する際、配線基板以下の入力キ
ャパシタンスを仕様値内に調整する技術が必要となる。

【００２１】しかし、多くの場合配線とグランドの形状
は不定形になるので、入力キャパシタンスのコントロー
ルは難しくなる。

【００２２】先に書いた通り、多くの配線基板の信号配
線では配線長をできる限り短くし、また結合を避けるた
めできる限り隣接配線と離した形で配線を行い、信号配
線側の入力キャパシタンスを無視できる小さな値として
取り扱う方法を取っている。

【００２３】しかし、その場合チップのキャパシタンス
の設計値からのずれを吸収するための再設計が行いにく
い。通常、半導体チップを再設計して製造するよりは配
線基板以下の設計を変更する方が所要時間は短くコスト
もかからないが、上記のような設計の場合、キャパシタ
ンスを増やすことはできるが減らせる値には限界があ
る。

【００２４】また、その配線形状の修正作業は配線基板
の配線の形状を変更し特性を解析または測定して調整
し、設計にフィードバックすることになるが、上記の調
整法には値を増減するための簡潔なガイドラインが無い
ため作業効率は悪い。

【００２５】このように、半導体装置の入力キャパシタ
ンスの修正が困難であっため、短期間で半導体装置を設
計、供給するのが難しいという問題点があった。

【００２６】本発明の目的は、半導体装置の入力キャパ
シタンスを容易に修正できるようにし、短期間で半導体
装置を設計、供給することが可能な技術を提供すること
にある。

【００２７】

【課題を解決するための手段】本発明において開示され
る発明のうち、代表的なものの概要を簡単に説明すれ
ば、下記のとおりである。

【００２８】（１）信号配線とグランド配線を有する配
線基板の配線パターンの対地キャパシタンスと半導体チ
ップの入力キャパシタンスとをあわせた半導体装置の入
力キャパシタンスを調整する入力キャパシタンスの調整
方法において、前記グランド配線のパターン形状を変形
し、前記信号配線と前記グランド配線との間隔と前記グ
ランド配線の長さとを変更して半導体装置の入力キャパ
シタンスの増減を行うことを特徴とする。

【００２９】（２）（１）の入力キャパシタンスの調整
方法において、前記信号配線と前記グランド配線との間
隔と、前記グランド配線の長さとの変更は、そのパター
ン変形箇所が前記信号配線と平行となるように行うこと
を特徴とする。

【００３０】（３）絶縁性基材上に信号配線とグランド
配線とが配設されてなる配線基板において、前記信号配
線と隣接する前記グランド配線の間隔をキャパシタンス
値に影響する所定長間隔と、キャパシタンス値に影響し
ない前記所定長間隔以上と、の２種類とするルールの基
で配線パターンを配設したことを特徴とする。

【００３１】（４）絶縁性基材上に信号配線とグランド
配線とが配設されてなる配線基板に半導体チップを搭載
した半導体装置において、前記配線基板は、前記信号配
線と隣接する前記グランド配線の間隔をキャパシタンス
値に影響する所定長間隔と、キャパシタンス値に影響し
ない前記所定長間隔以上と、の２種類とするルールの基
で配線パターンが配設されたことを特徴とする。

【００３２】（５）（３）の配線基板において、前記キ
ャパシタンス値に影響する所定長間隔は、キャパシタン
ス値の大まか調整用の近距離間隔と、キャパシタンス値
の微調整用の遠距離間隔との２種類とからなることを特
徴とする。

【００３３】（６）（４）の半導体装置において、前記
配線基板の配線パターンにおけるキャパシタンス値に影
響する所定長間隔は、キャパシタンス値の大まか調整用
の近距離間隔と、キャパシタンス値の微調整用の遠距離
間隔との２種類とからなることを特徴とする。

【００３４】（７）絶縁性基材上に信号配線が配設さ
れ、前記絶縁性基材上の前記信号配線とその周辺の所定
間隔以外の全面にグランド配線が前記信号配線を囲むよ
うに配設されてなる配線基板において、前記信号配線の
クロストークの低減に影響を与えない箇所のグランド配
線を一部切り欠いたことを特徴とする。

【００３５】（８）絶縁性基材上に信号配線が配設さ
れ、前記絶縁性基材上の前記信号配線とその周辺の所定
間隔以外の全面にグランド配線が前記信号配線を囲むよ
うに配設されてなる配線基板に、半導体チップを搭載し
た半導体装置において、前記配線基板の前記信号配線の
クロストークの低減に影響を与えない箇所のグランド配
線を一部切り欠いたことを特徴とする。

【００３６】

【発明の実施の形態】以下に、本発明の一実施の形態に
かかる半導体装置の入力キャパシタンスの調整方法につ
いて図面を用いて詳細に説明する。

【００３７】図１は、本実施形態の入力キャパシタンス
の調整方法を説明するための図である。図１は、配線を
設けたテープ材料の断面を示したものであり、図中の３
は絶縁体テープ、８はＩ／Ｏ、アドレス、クロック配線
等の信号配線、１０はグランド配線をそれぞれ示す。

【００３８】本実施形態の半導体装置の入力キャパシタ
ンスの調整は、図１に示すように、各配線（信号配線８
とグランド配線１０）を互いに所定間隔で平行に構成す
ることによって行う。

【００３９】局所的な線間のキャパシタンスの値は、配
線（信号配線８とグランド配線１０）が平行に並んでい
る時には、それぞれの幅とそれらの間隔により決定され
る。配線が近接することにより生じるキャパシタンス
は、長さがmmオーダーである場合１mmあたりの値に長さ
を掛けて計算することができる。

【００４０】このときのキャパシタンスの値Ｃは以下の
数３の式で考えることができる。

【００４１】

【数３】

【００４２】図２に、各配線（信号配線８とグランド配
線１０）を互いに所定間隔で平行に構成した場合におけ
る配線間隔ｄ（μｍ）に対するキャパシタンス（fF／m
m）の関係を示す。

【００４３】配線長さ１mmあたりのキャパシタンスは、
図２に示すように、配線の間隔が離れることで値は小さ
くなり、配線間隔５０μｍでの値と比べて、間隔２００
μｍでは１／３，間隔３００μｍでは１／６となる。

【００４４】また、図２に示すＡ（Ｗ１：４０μｍ，Ｗ
２：４０μｍ），Ｂ（Ｗ１：４０μｍ，Ｗ２：２００μ
ｍ），Ｃ（Ｗ１：２００μｍ，Ｗ２：２００μｍ）に示
すように、配線間隔とキャパシタンスの関係は、Ｗ１と
Ｗ２の値に関係なく、一定の関係を示す。特に、ＡとＢ
のように信号配線８またはグランド配線１０のうち小さ
い方の幅が同一である場合は、一定の値を示す。

【００４５】このことより、信号配線８とグランド配線
１０をより近接にすると、キャパシタンスへの影響がよ
り大きくなることがわかる。

【００４６】したがって、配線のキャパシタンスは、信
号配線８とグランド配線１０の距離的に離れている部分
を近接した状態に置き換えたり、またその逆にしたりす
ることで値の調整をすることが可能になる。

【００４７】すなわち、半導体チップと各配線のキャパ
シタンスをあわせた入力キャパシタンスを調整する場
合、信号配線の周囲に、後のキャパシタンス調整の余裕
ができるような長さだけグランド配線を引き回して設計
を行い、入力キャパシタンスの測定により修正すべき値
が出たところで各配線グランドを変形してその長さを調
整して、信号配線全体でのキャパシタンス（ΔＣＩ）等
の仕様を満たすように設計することができる。

【００４８】このように、信号配線８とグランド配線１
０の間を所定間隔で意図的に平行に配線し、その平行に
した長さにより、キャパシタンスの値を調節すること
で、これまで困難であったキャパシタンス値の設計と調
整ができるので、短期間で半導体装置を設計、供給する
ことが可能となる。

【００４９】また、信号配線８とグランド配線１０とが
隣接する場合は必ず平行でなければならないが、実際の
配線パターンでは配線エリアでの他の配線との兼ね合い
で必ず平行に配線できるとは限らない。

【００５０】この場合は、図２に示したように、配線間
隔が離れているとキャパシタンス値は相対的に小さいこ
とを考え、特定の値、例えば３００μｍ以上離れている
部分ではキャパシタンス値を無視するというルールを決
めて、３００μｍ以上での値を”０”と計算すると容易
に行うことができる。

【００５１】間隔が狭いところ（例えば、図２に示す５
０μ間隔）に比べ距離が離れているところ（例えば、図
２に示す間隔２００μｍ以上）での値の変動が小さいこ
とを考え、代表値を設定し適用することも可能である。
この場合は、各配線での配線構造とキャパシタンスの相
関構造を確認して決定する必要がある。

【００５２】これにより、信号配線８とグランド配線１
０とが平行に隣接していない設計不可能な部分について
も考慮に入れることが可能となる。

【００５３】また、信号配線間のクロストークを遮蔽す
るために信号配線間にグランド配線を導入し、キャパシ
タンスの値の調整はその遮蔽に寄与しない部分で行うこ
とが望ましい。これにより、信号配線間のノイズの低減
も同時に実現することができる。

【００５４】なお、キャパシタンスはグランド配線１０
等による遮蔽を受けない限り離れた部分の値や、付近の
配線を経由しての値Ｃ_O が生じるため、厳密な値が要求
される場合は、測定やシミュレーションを用いて設計を
行う。

【００５５】また、本実施形態では信号配線と平行なグ
ランド配線の直線部分を変形する例を挙げて説明してき
たが、本発明の入力キャパシタンスの調整方法は信号配
線とグランド配線が平行であればどんな場合にも適応可
能である。すなわち、信号配線と平行であればグランド
配線の曲線部分を変形しても構わない。

【００５６】次に、上述した本実施形態の入力キャパシ
タンスの調整方法を用いた半導体装置について実施例に
て説明する。

【００５７】（実施例１）図３は、本実施例１の半導体
装置の構成を説明するための断面図である。

【００５８】本実施形態の半導体装置は、図３に示すよ
うに、リード接続孔２４と配線（信号配線とグランド配
線を含む）２とが形成された絶縁体テープ（基板）３上
に接着剤２３とエラストマ４を介して半導体チップ１を
搭載し、リード接続孔２４を封止用樹脂７で封止した構
成をとる。

【００５９】図４は、本実施例１の半導体装置に用いら
れる絶縁体テープ３の配線パターンを説明するための図
である。

【００６０】絶縁体テープ３の配線２のパターンは、図
２に示すように、入力キャパシタンスの調整が必要な信
号配線８について、グランド配線１０との間を、一定間
隔ｄ１で引いた部分と間隔ｄ２より広い部分とで構成さ
れる。

【００６１】この間隔ｄ１で平行に近接している部分と
間隔がｄ２以上である部分の割合は、キャパシタンスの
増減の調整が可能なように適切に設けた。このｄ２の値
は、単位長さあたりのキャパシタンスの値が間隔ｄ１の
部分での値に対して十分小さくなるような値（すなわ
ち、無視できるような値）であり、配線部のキャパシタ
ンスの値は間隔ｄ１の部分の総配線長を用いて求める。

【００６２】そして、その調整方法は以下のように行
う。

【００６３】本実施例１の配線パターンにおいて、キャ
パシタンスの値が大きい場合は、例えば、図５に示すよ
うに、間隔がｄ１で平行な直線部分であるグランド配線
１０の一部１０ａを変形（切り取り）し各配線間をキャ
パシタンス値に影響を与えない間隔ｄ２以上にしてキャ
パシタンス値を下げてることによって調整する。

【００６４】本実施例１の配線パターンにおいて、キャ
パシタンスの値が小さい場合は、例えば、図６に示すよ
うに、間隔がｄ２であった部分を間隔がｄ１で平行な直
線となるようにグランド配線１０の一部１０ｂを変形
（追加）してキャパシタンス値を上げて全体の入力キャ
パシタンスを調整する。

【００６５】次に、本実施例１の半導体装置の製造方法
について図３、図４を用いて説明する。

【００６６】まず、絶縁体テープ３に配線とチップとの
接続部の穴をパンチングで開けた後に片面に銅箔をラミ
ネートし、配線パターンを上述のキャパシタンス調整方
法（ｄ１，ｄ２以上の配線間隔のルール）を用いて設計
し、エッチングで配線２を形成した後、半田ボール用の
穴をレーザで開け、配線基板を製造する。

【００６７】次に、その配線基板の配線２に金めっきを
電解めっき法を用いて施し、エラストマ４を切断金型で
打ち抜き、接着剤２３により絶縁体テープ３の配線層側
に貼り付ける。このエラストマ４により半導体チップ１
のパターン面と配線２とを絶縁する。

【００６８】その後、半導体チップ１をエラストマ４側
から絶縁体テープ３（配線基板）に接着し、リード接続
孔２４において、ボンディングツールを用いて配線２を
半導体チップ１に圧着する。

【００６９】その後、配線２と半導体チップ１の接続部
分に対してリード接続孔２４から封止用樹脂７を流し込
み、樹脂封止を行う。

【００７０】次に、配線２の半田ボールパッドに半田ボ
ール５を乗せて加熱し、配線２と半田ボール５を接合す
る。

【００７１】最後に、装置として用いるテープ部分を他
のテープ部分より、切断金型を用いて打ち抜き、装置形
状として取り出し、半導体装置を製造する。

【００７２】したがって、実施例１に示すように、隣接
する信号配線とグランド配線間を平行間隔ｄ１とキャパ
シタンス値に影響しない間隔ｄ２の２種類とするルール
の基で配線基板の配線パターンを設計することにより、
キャパシタンス値の合わせ込みを容易に行うことがで
き、短期間で半導体装置を設計、供給することが可能可
能になる。

【００７３】（実施例２）次に、上述した本実施形態の
入力キャパシタンスの調整方法を用いた半導体装置の他
の例を実施例２として説明する。

【００７４】本実施例２の半導体装置は、図３に示した
実施例１と同様な構成を有するが、絶縁体テープ３の配
線パターンは、図７に示すように、隣接する信号配線８
とグランド配線１０間の距離（間隔）の長さが違う２種
類の平行間隔ｄ１，ｄ３と間隔がｄ３より大きいｄ２と
で設計されてある。図７において、１３が間隔ｄ１で設
計された平行配線部分、１４が間隔ｄ３で設計された平
行配線部分、１５が間隔ｄ２で設計された配線部分をそ
れぞれ示す。

【００７５】この間隔ｄ１，ｄ３で平行に近接している
部分と、間隔がｄ２以上である部分との割合は、キャパ
シタンスの増減の調整が可能なように適切に設けてあ
る。

【００７６】ここで、それぞれの間隔ｄ１，ｄ３に対応
するキャパシタンスの値が既知であり、距離が短い間隔
ｄ１がそれより距離が長い間隔ｄ３より大きいキャパシ
タンス値をとる。また、ｄ２の値は、単位長さあたりの
キャパシタンスの値が間隔ｄ１，ｄ３の部分での値に対
して十分小さくなるような値（すなわち、無視できるよ
うな値）である。これにより、配線部のキャパシタンス
の値は間隔ｄ１，ｄ３の部分の総配線長を用いて求めら
れる。ここで、それぞれの間隔ｄ１，ｄ３に対応するキ
ャパシタンスの値が既知であり、各間隔ｄ１，ｄ３，ｄ
２の部分の割合をその値を元に、目的のキャパシタンス
値にあわせるように設定する。

【００７７】実施例２の配線パターンにおいて、キャパ
シタンス値の調整幅が大きい場合は、主に間隔ｄ１の配
線長を変更し、調整幅が小さい場合は、主に間隔ｄ３の
配線長を変更するとよい。

【００７８】キャパシタンスの調整は、上述した実施例
１と同様に平行間隔ｄ１，ｄ３は配線長の増減で行う
が、本実施例２では、初めに、間隔ｄ１の配線長の変更
で大まかな調整を行い、次に間隔ｄ３の配線長の変更で
微調整を行うのがよい。

【００７９】なお、本実施例２の半導体装置の製造は、
配線パターンを上述のキャパシタンス調整方法（ｄ１，
ｄ３，ｄ２の配線間隔）を用いて設計するのが異なるだ
けで、上述した実施例１と同様に行われる。

【００８０】したがって、実施例２に示すように、配線
基板の配線パターンを隣接する信号配線とグランド配線
との距離（間隔）が違う２種類の平行間隔ｄ１（大まか
調整），ｄ３（微調整）と、キャパシタンス値に影響し
ない間隔がｄ３より大きいｄ２とで設計することによ
り、より厳密なキャパシタンス値の合わせ込みを容易に
行うことが可能になる。

【００８１】（実施例３）次に、上述した本実施形態の
入力キャパシタンスの調整方法を用いた半導体装置の他
の例を実施例３として説明する。

【００８２】本実施例３の半導体装置は、図３に示した
実施例１と同様な構成を有するが、絶縁体テープ３の配
線パターンは、図８に示すように、各信号配線８を所定
の間隔ｄを空けて囲むように信号配線間の電磁シールド
の役割を果すグランド配線１０を設けた設計にしてあ
る。この間隔ｄを変更させることで、キャパシタンスの
増減の調整が可能なように設けてある。このように、グ
ランド配線１０を多く用いる設計では、入力キャパシタ
ンスの値は要求される値より大きくなる。

【００８３】このため、調整方法としては入力キャパシ
タンスを減らしていくことで行われる。この調整方法は
以下のように行う。

【００８４】本実施例３の配線パターンにおいて、図９
に示すように、グランド配線の一部１０ｃを切り欠いて
グランド配線１０の一部１０ｃの間隔を大きくし、キャ
パシタンス値を下げる間隔、またはキャパシタンス値に
影響を与えない間隔ｄ４（ｄ４＞ｄ）にしてキャパシタ
ンス値を下げて全体の入力キャパシタンスを調整する。

【００８５】また、上述した一部１０ｃは、図９に示す
ように、信号配線８間のクロストークを防止するため、
信号配線８の密集域を避け、クロストーク低減に影響を
与えない箇所に設けるとよい。

【００８６】本実施例３の半導体装置の製造は、配線パ
ターンを上述のキャパシタンス調整方法（ｄ，ｄ４の配
線間隔）を用いて設計するのが異なるだけで、上述した
実施例１と同様に行われる。

【００８７】このように、各信号配線８を所定の間隔ｄ
を空けて囲むようにグランド配線１０を設け、クロスト
ークの影響を受けない箇所でこの間隔ｄを変更すること
により、信号配線間のクロストークを低減し、キャパシ
タンス値の合わせ込みを容易に行うことが可能になる。

【００８８】なお、上述した本発明（実施例１〜実施例
３）の半導体装置は、グリッド・エリア・アレイ型半導
体装置，またはリードフレーム装置型半導体装置に適応
できる。

【００８９】特に、狭ピッチ配線または高速動作、また
はその両方が必要なＤＲＡＭやＳＲＡＭロジックＩＣ、
フラッシュＲＡＭ、ＢＧＡやＰＧＡの形状をとるマイク
ロプロセッサ、ＤＳＰ（デジタル・シグナル・プロセッ
サ）等に対して本発明での効果は有効であるが、その他
複数のチップを基板に搭載したマルチチップモジュール
やビルドアップ基板の部分構造においても本発明の概念
を適用することができる。また、応用システムとして、
上記半導体装置が使用される分野の全ての情報機器、家
電品がある。

【００９０】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。

【００９１】

【発明の効果】本発明において開示される発明のうち代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。

【００９２】信号配線とグランド配線の間を所定間隔で
意図的に平行に配線し、その平行にした長さにより、キ
ャパシタンスの値を調節することで、これまで困難であ
ったキャパシタンス値の設計と調整ができるので、短期
間で半導体装置を設計、供給することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施形態にかかる入力キャパシタン
スの調整方法を説明するための図である。

【図２】配線間隔ｄ（μｍ）に対するキャパシタンス
（fF／mm）の関係を示す図である。

【図３】本実施例１の半導体装置の構成を説明するため
の断面図である。

【図４】本実施例１の半導体装置における配線パターン
を説明するための図である。

【図５】本実施例１の半導体装置における入力キャパシ
タンスの調整を説明するための図である。

【図６】本実施例１の半導体装置における入力キャパシ
タンスの調整を説明するための図である。

【図７】本実施例２の半導体装置における入力キャパシ
タンスの調整を説明するための図である。

【図８】本実施例３の半導体装置における配線パターン
を示した図である。

【図９】本実施例３の半導体装置における入力キャパシ
タンスの調整を説明するための図である。

【図１０】従来の高速対応のメモリシステムについて説
明するための図である。

【図１１】グランド層またはグランド配線を配置してク
ロストークの抑制を行う従来の技術を示す図である。

【符号の説明】

１ 半導体チップ ２ 配線 ３ 絶縁体テープ ４ エラストマ ５ 半田ボール ７ 封止用樹脂 ８ 信号配線 １０ グランド配線 １１ 基板または絶縁体テープ １６ 配線 １７ チップ直下配線 ２３ 接着剤 ２４ リード接続孔

───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 英寿 茨城県日立市日高町５丁目１番１号 日立 電線株式会社オプトロシステム研究所内 Ｆターム(参考） 4E351 BB03 BB18 FF07 GG07

Claims (8)

【特許請求の範囲】
1. 【請求項１】信号配線とグランド配線を有する配線基板
   の配線パターンの対地キャパシタンスと半導体チップの
   入力キャパシタンスとをあわせた半導体装置の入力キャ
   パシタンスを調整する入力キャパシタンスの調整方法に
   おいて、 前記グランド配線のパターン形状を変形し、前記信号配
   線と前記グランド配線との間隔と前記グランド配線の長
   さとを変更して半導体装置の入力キャパシタンスの増減
   を行うことを特徴とする入力キャパシタンスの調整方
   法。
2. 【請求項２】前記請求項１に記載の入力キャパシタンス
   の調整方法において、 前記信号配線と前記グランド配線との間隔と、前記グラ
   ンド配線の長さとの変更は、そのパターン変形箇所が前
   記信号配線と平行となるように行うことを特徴とする入
   力キャパシタンスの調整方法。
3. 【請求項３】絶縁性基材上に信号配線とグランド配線と
   が配設されてなる配線基板において、 前記信号配線と隣接する前記グランド配線の間隔をキャ
   パシタンス値に影響する所定長間隔と、キャパシタンス
   値に影響しない前記所定長間隔以上と、の２種類とする
   ルールの基で配線パターンを配設したことを特徴とする
   配線基板。
4. 【請求項４】絶縁性基材上に信号配線とグランド配線と
   が配設されてなる配線基板に半導体チップを搭載した半
   導体装置において、 前記配線基板は、前記信号配線と隣接する前記グランド
   配線の間隔をキャパシタンス値に影響する所定長間隔
   と、キャパシタンス値に影響しない前記所定長間隔以上
   と、の２種類とするルールの基で配線パターンが配設さ
   れたことを特徴とする半導体装置。
5. 【請求項５】前記請求項３に記載の配線基板において、 前記キャパシタンス値に影響する所定長間隔は、キャパ
   シタンス値の大まか調整用の近距離間隔と、キャパシタ
   ンス値の微調整用の遠距離間隔との２種類とからなるこ
   とを特徴とする配線基板。
6. 【請求項６】前記請求項４に記載の半導体装置におい
   て、 前記配線基板の配線パターンにおけるキャパシタンス値
   に影響する所定長間隔は、キャパシタンス値の大まか調
   整用の近距離間隔と、キャパシタンス値の微調整用の遠
   距離間隔との２種類とからなることを特徴とする半導体
   装置。
7. 【請求項７】絶縁性基材上に信号配線が配設され、前記
   絶縁性基材上の前記信号配線とその周辺の所定間隔以外
   の全面にグランド配線が前記信号配線を囲むように配設
   されてなる配線基板において、 前記信号配線のクロストークの低減に影響を与えない箇
   所のグランド配線を一部切り欠いたことを特徴とする配
   線基板。
8. 【請求項８】絶縁性基材上に信号配線が配設され、前記
   絶縁性基材上の前記信号配線とその周辺の所定間隔以外
   の全面にグランド配線が前記信号配線を囲むように配設
   されてなる配線基板に、半導体チップを搭載した半導体
   装置において、 前記配線基板の前記信号配線のクロストークの低減に影
   響を与えない箇所のグランド配線を一部切り欠いたこと
   を特徴とする半導体装置。