JP2679965B2 - 半導体チップパッケージ - Google Patents

半導体チップパッケージ

Info

Publication number
JP2679965B2
JP2679965B2 JP7343934A JP34393495A JP2679965B2 JP 2679965 B2 JP2679965 B2 JP 2679965B2 JP 7343934 A JP7343934 A JP 7343934A JP 34393495 A JP34393495 A JP 34393495A JP 2679965 B2 JP2679965 B2 JP 2679965B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding wire
bonding
chip package
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7343934A
Other languages
English (en)
Other versions
JPH09115939A (ja
Inventor
海 英 李
京 鮮 李
贊 ミン 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09115939A publication Critical patent/JPH09115939A/ja
Application granted granted Critical
Publication of JP2679965B2 publication Critical patent/JP2679965B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体チップパッケージ
に係り、より具体的には、ボンディングワイヤの寄生成
分である誘導性成分の減少とボンディングワイヤの間に
発生する漏話の減少に効果をあげる半導体チップパッケ
ージに関する。
【０００２】
【従来の技術】プラスチックパッケージ技術に使用され
るワイヤボンディングの接続方法は、ＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術やフリッ
プチップボンディング（Ｆｌｉｐ−Ｃｈｉｐ Ｂｏｎｄ
ｉｎｇ）に比べその信頼性や生産コストの面において優
位点があるので、半導体製造業において広範囲に使用さ
れている。ところが、最近のコンピューターおよび通信
システムの高速化・広帯域化の趨勢は高速・高密度のＶ
ＬＳＩ素子の開発を基本前提としており、素子の実用化
のための実装技術の開発が必需的に要求されている。こ
のような高速・高密度の半導体素子、特にＭＭＩＣ（Ｍ
ｉｃｒｏ／Ｍｉｌｌｉｍｅｔｅｒ−ｗａｖｅ Ｉｎｔｅ
ｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）やＯＥＩＣ（Ｏｐｔｏ
Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉ
ｒｃｕｉｔ）などの場合には半導体素子とリードフレー
ムとを連結するボンディングワイヤ間の干渉効果やイン
ダクタンスによる寄生効果が非常に大きくなり、このよ
うな効果は周波数により大幅に変わって、たとえ低いク
ロックの周波数を使用する場合にも高周波成分による干
渉，歪曲および寄生効果を示す。
【０００３】特に、ＭＭＩＣの場合にはＧａＡｓ等の化
合物の半導体を使用しており、ＧａＡｓマイクロ波素子
においてはリードフレームはワイヤに比べてインダクタ
ンスが１／５〜１／１０程度小さいので、高周波特性の
向上のためにはボンディングワイヤが大変重要な役割を
する。また、ボンディングワイヤに交流信号と直流電源
が同時に供給される場合、高い電流による電気移動（Ｅ
ｌｅｃｔｒｏ−ｍｉｇｒａｔｉｏｎ）現象が発生するよ
うになるが、このような電流による熱を分散させると共
に堅固なボンディングとするため、接地Ｉ／Ｏ、バイパ
スＩ／Ｏのワイヤをいろんなボンディングワイヤと並列
連結する多重ボンディングを使用する。しかし、多重ボ
ンディングワイヤは単一のボンディングワイヤに比べ電
流密度の減少と熱の分散効果の面においては優れている
が、高密度集積回路の場合にはボンディングワイヤ間の
非常に狭い配置間隔によりインダクタンスが増加するの
で、インピーダンスの減少においては特別に向上された
効果は得られない。このようなインピーダンスの減少効
果が小さいのは近接のボンディングワイヤ間の相互磁気
結合（ｍｕｔｕａｌ ｍａｇｎｅｔｉｃ ｃｏｕｐｌｉ
ｎｇ）のためであり、この相互磁気結合は高い周波数で
大幅に増加し漏話（ｃｒｏｓｓｔａｌｋ）を誘発して素
子の誤動作を招来しうる。このような漏話現象を防止す
るために、構造的にボンディングワイヤ間の間隔を増加
させると素子の集積密度が低下するので、高周波，高密
度素子でのボンディングワイヤ間の漏話は不可避とな
る。
【０００４】図９は従来の多重ボンディングワイヤ構造
を有する半導体素子においてボンディングワイヤ間の電
気的な特性を解析するための二重ボンディングワイヤモ
デルの斜視図である。接地平面２は完全接地のものと仮
定し、その上に厚さ４００μｍの基板４を載置する。こ
の基板４の上部面にはボンディングワイヤがボールボン
ディングされるボンディングパッド６が形成されてい
る。直径２５μｍ、長さ２ｍｍの金ワイヤ８ａ，８ｂが
ボンディングパッド６と接地平面２との間を連結する。
この二つのボンディングワイヤ８ａ，８ｂの間隔は２０
０μｍである。このボンディングワイヤ８ａ，８ｂのそ
れぞれと接地平面２との間に電圧源Ｖ１とＶ２を連結し
て、ボンディングワイヤ８ａ，８ｂの間の相互磁気結合
を計算する。
【０００５】接地平面２は映像理論（ｉｍａｇｅ ｔｈ
ｅｏｒｙ）によって映像ボンディングワイヤに代替され
ることができる。ボンディングワイヤの導体損失が放射
効果に及ぶ影響を考慮するため、Ｈ． Ｙ． Ｌｅｅ，
Ｔ． Ｉｔｏｈ，“Ｐｈｅｎｏｍｅｎｏｌｏｇｉｃａｌ
ｌｏｓｓ ｅｑｕｉｖａｌｅｎｃｅ ｍｅｔｈｏｄｆ
ｏｒ ｐｌａｎａｒ Ｑｕａｓｉ−ＴＥＭ ｔｒａｎｓ
ｍｉｓｓｉｏｎ ｌｉｎｅｓ ｗｉｔｈ ａ ｔｈｉｎ
ｎｏｒｍａｌ ｃｏｎｄｕｃｔｏｒ ｏｒｓｕｐｅｒ
ｃｏｄｕｃｔｏｒ”（ＩＥＥＥ Ｔｒａｎｓ． Ｍｉｃ
ｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎｄ Ｔｅｃｈ．，
ｖｏｌ． ３７， Ｎｏ． １２，Ｄｅｃ． １９８
９）に開示されている現象学的導体損失等価法（ｐｈｅ
ｎｏｍｅｎｏｌｏｇｉｃａｌ ｌｏｓｓ ｅｑｕｉｖａ
ｌｅｎｃｅ ｍｅｔｈｏｄ）を利用して計算した内部抵
抗を集中素子化して、Ｗ． Ｌ． Ｓｔｕｚｍａｎａｎ
ｄ Ｇ． Ａ． Ｔｈｉｅｌ，“Ａｎｔｅｎｎａ Ｔｈ
ｅｏｒｙ ａｎｄＤｅｓｉｇｎ”（Ｊｏｈｎ Ｗｉｌｅ
ｙ ａｎｄ Ｓｏｎｓ， Ｉｎｃ．，１９８１）に説明
されているものと同じモーメント法（Ｍｅｔｈｏｄ ｏ
ｆ Ｍｏｍｅｎｔｓ）を利用した計算時に分割されたワ
イヤに均一に入力した。ボンディングワイヤの自己およ
び相互インダクタンスＬ，Ｍは、モーメント法によって
計算された同位相の電圧源（Ｖ１＝１［Ｖ］，Ｖ２＝１
［Ｖ］）をそれぞれのボンディングワイヤに加えたとき
の入力インピーダンスＺｅと１８０度の位相差を有する
電圧源（Ｖ１＝１［Ｖ］，Ｖ２＝−１［Ｖ］）を加えた
ときの入力インピーダンスＺｏおよび周波数ωから計算
される。
【０００６】
【数１】 即ち、Ｌ＝Ｉｍ（Ｚｅ＋Ｚｏ）／２ω ……（１） Ｍ＝Ｉｍ（Ｚｅ−Ｚｏ）／２ω ……（２） ボンディングワイヤの半径ａ、接地平面からの高さｈお
よびボンディングワイヤ間の間隔ｄと静的（ｓｔａｔｉ
ｃ）相互インダクタンスＭは次のような関係を有する。
【０００７】
【数２】 Ｓｔａｔｉｃ Ｍ＝０．１ ｌｎ｛１＋（２ｈ／ｄ）2 ｝……（３） ここで、ボンディングワイヤのインピーダンスＺは次の
ような行列式によって表現される。
【０００８】
【数３】 ここで、Ψm,p,q ＝∫ｋ（Ｓm −Ｓ’）ｄｓ’，ｋ（ｓ
−ｓ’）はワイヤ全体の周りでグリーン函数を積分した
カーネル（ｋｅｒｎｅｌ），ｓとｓ’はそれぞれソース
点とフィールド点である。
【０００９】上記の式（１），（２）および（４）から
わかるように、自己インダクタンスＬと相互インダクタ
ンスＭは周波数が大きくなることにより増加するが、こ
れは高い周波数で放射効果（ｒａｄｉａｔｉｏｎ ｅｆ
ｆｅｃｔ）が増加するためである。このような相互イン
ダクタンスＭの増加は下記の式（５）からわかるように
高い周波数でボンディングワイヤ間の漏話を誘発して素
子の誤動作を招来しうる。
【００１０】
【数４】 漏話［ｄＢ］＝２０ ｌｏｇ（Ｍ／Ｌ） ……（５）
【００１１】
【発明が解決しようとする課題】式（３）に示している
ように、相互インダクタンスはボンディングワイヤ間の
間隔ｄに反比例するので、間隔ｄを広くすると漏話を防
止することができるが、半導体素子の集積度を低下させ
てしまうという問題点がある。
【００１２】本発明はこのような問題点を解決するため
のもので、本発明の目的は集積密度を増加させながら漏
話を減少させることができるボンディングワイヤ構造を
有する高密度・高速の半導体素子を提供することであ
る。
【００１３】
【課題を解決するための手段】本発明に係る半導体チッ
プパッケージは、高周波・高密度素子の実装に使用され
るボンディングワイヤの間に遮蔽用のボンディングワイ
ヤをボンディングし、これを接地させ、その接地された
ボンディングワイヤの遮蔽効果によってボンディングワ
イヤの重要な寄生成分である誘導性成分を減少させ、ボ
ンディングワイヤの間に発生する漏話を減少させる効果
を得ることができる。
【００１４】
【発明の実施の形態】図１は本発明による遮蔽ボンディ
ングワイヤ（ｓｃｒｅｅｎｉｎｇ ｂｏｎｄｉｎｇ ｗ
ｉｒｅ）を具備する多重ボンディングワイヤ構造を有す
る半導体素子においてボンディングワイヤ間の電気的な
特性を解析するための二重ボンディングワイヤモデルの
斜視図である。図９を参照して説明した従来の二重ボン
ディングワイヤモデルの場合との比較を容易にするため
に、同じ大きさと形態を有する接地平面１２、基板１
４、ボンディングパッド１６および二重ボンディングワ
イヤ１８ａ，１８ｂが用いられている。
【００１５】本発明においてはボンディングパッド１６
から接地平面１２まで連結されている二つのボンディン
グワイヤ１８ａ，１８ｂ間の相互磁気結合を減少させる
ため、信号を伝達する二つのボンディングワイヤの間に
遮蔽ボンディングワイヤ２０が接地平面から接地平面に
連結されている。自己インダクタンスと相互インダクタ
ンスは上記の式（１），（２），（３）から求められ
る。ボンディングワイヤ間の漏話（ｃｒｏｓｓｔａｌ
ｋ）は求められた自己インダクタンスと相互インダクタ
ンスから計算される。
【００１６】遮蔽ボンディングワイヤ２０の両端は接地
平面にボンディングされているので、両方の二重ボンデ
ィングワイヤ１８ａ，１８ｂの時変（ｔｉｍｅ−ｖａｒ
ｙｉｎｇ）電場によって発生する磁場によって遮蔽ボン
ディングワイヤ２０に流れる電流は閉ループ（ｃｌｏｓ
ｅｄ ｌｏｏｐ）になって映像効果を期待することがで
きる。したがって、相互インダクタンスが減少される。
このような遮蔽ボンディングワイヤを使用した本発明の
場合と従来の場合のインダクタンスと漏話レベルの差異
は図２と図３に示したグラフを通じて容易に理解するこ
とができるであろう。
【００１７】図２は本発明による遮蔽ボンディングワイ
ヤを使用した多重ボンディングワイヤ構造を有する半導
体素子の自己インダクタンスと相互インダクタンスの減
少効果を説明するためのグラフである。図２を参照する
と、曲線３０と３４は従来の多重ボンディングワイヤ構
造である場合の自己インダクタンスと相互インダクタン
スをそれぞれ示しており、曲線３２と３６は本発明によ
る遮蔽ボンディングワイヤを具備する多重ボンディング
ワイヤの場合の自己及び相互インダクタンスをそれぞれ
示す。曲線３０，３２，３４で示されるＬ，Ｍ，Ｌは導
体の損失によって増大された放射効果に因って周波数に
従って増加する。曲線３２，３６によって示されるＬと
Ｍは曲線３０，３４によって示されるＬとＭより小さい
値を示す。この理由はつぎのとおりである。すなわち、
同位相の電圧源の印加時には、遮蔽ボンディングワイヤ
２０に誘導される電流がボンディングワイヤ１８ａ，１
８ｂの電流成分に対して反対方向の成分をもつので、曲
線３２，３６の入力インピーダンスＺｏが曲線３０，３
４にくらべて減少し、一方、逆位相の電圧源の印加時に
は、遮蔽ボンディングワイヤによってＶ１によって誘導
される電流がＶ２によって誘導される電流の成分によっ
て相殺される効果によって遮蔽ボンディングワイヤに誘
導される全体の電流は０になるので、曲線３０，３４と
曲線３２，３６のＺｏが同一になるからである。これと
異なり、曲線３２，３６の相互インダクタンスは周波数
に従って増加し、約２０ＧＨｚから減少する。これは同
位相の電圧源の印加時に遮蔽ボンディングワイヤ２０に
誘導される電流が二重ボンディングワイヤ１８ａ，１８
ｂに流れる電流より２０ＧＨｚから大きくなるためであ
る。
【００１８】図３は、本発明による遮蔽ボンディングワ
イヤを使用した多重ボンディングワイヤ構造を有する半
導体素子でのボンディングワイヤ間の漏話レベルの減少
効果を説明するためのグラフである。図３を参照する
と、曲線４０は従来の多重ボンディングワイヤ構造で計
算された漏話レベルを示しており、曲線４５は本発明に
よる遮蔽ボンディングワイヤを有する構造で計算された
漏話レベルを示している。式（５）からわかるように漏
話レベルは自己インダクタンスＬには反比例し相互イン
ダクタンスＭには正比例する。図２の曲線３０，３４か
ら周波数の増加に対する自己インダクタンスの増加は相
互インダクタンスの増加よりも大きい。したがって、図
３の曲線４０において２０ＧＨｚ以上の周波数から漏話
レベルは若干減少する。しかし、遮蔽ボンディングワイ
ヤを使用した多重ボンディングワイヤ構造においては図
３の曲線４５から見ることができるように１５ＧＨｚ以
上の周波数から漏話レベルが急激に減少する。その理由
は二重ボンディングワイヤ１８ａ，１８ｂによって誘導
された遮蔽ボンディングワイヤ２０に流れる電流が二重
ボンディングワイヤ１８ａ，１８ｂの磁場と反対方向の
磁場を形成させて相互インダクタンスＭの増加を抑制す
るためである。
【００１９】図４および図５は多重ボンディングワイヤ
間の距離ｄによるインダクタンスの変化量を示したグラ
フであって、図４は従来の多重ボンディングワイヤの場
合であり、図５は本発明の遮蔽ボンディングワイヤを使
用した多重ボンディングワイヤの場合である。
【００２０】まず、図４を参照すると、曲線５０はボン
ディングワイヤ１８ａ，１８ｂの間の距離が１００〜３
００μｍである場合の自己インダクタンスを示してお
り、曲線５２，５４，５６，５７，５８はそれぞれボン
ディングワイヤ間の距離が１００，１５０，２００，２
５０，３００μｍである場合の相互インダクタンス値を
示している。距離ｄが長距離になる程相互インダクタン
スが減少し、式（３）と一致することがわかる。また、
曲線５０からわかるようにボンディングワイヤ１８ａ，
１８ｂの自己インダクタンスＬは距離ｄに影響を受けな
い。
【００２１】一方、図５を参照すると、曲線６０，６
１，６２，６３，６４はそれぞれボンディングワイヤ間
の距離が１００，１５０，２００，２５０，３００μｍ
であるときの自己インダクタンスＬを示している。
【００２２】遮蔽ボンディングワイヤを使用した場合に
は図４の曲線５０とは異なり自己インダクタンスが距離
により減少するが、その理由はインダクタンスＺが式
（４）からわかるように距離により変わるためである。
図５の曲線６５，６６，６７，６８，６９はそれぞれボ
ンディングワイヤ間の距離が１００，１５０，２００，
２５０，３００μｍであるときの相互インダクタンスＭ
の値を示している。距離が近い程相互インダクタンスは
大きくなる。
【００２３】以上、説明したように多重ボンディングワ
イヤの間に遮蔽ボンディングワイヤを使用して電流ルー
プを形成するようにすると、相互インダクタンスと漏話
が減少される。
【００２４】以下、このような遮蔽ボンディングワイヤ
を実際の半導体チップパッケージに適用した本発明の実
施の形態について説明する。
【００２５】図６（ａ）は本発明による遮蔽ボンディン
グワイヤを具備する半導体チップパッケージの一部の断
面図であり、図６（ｂ）はその平面図である。図６
（ａ）を参照すると、チップ支持手段７０（例えばリー
ドフレームのダイパッド）の上にエポキシ接着剤等を使
用して半導体チップ７２を付着させる。この半導体チッ
プ７２の上部面に形成されているボンディングパッド７
４とリード７７を多重ボンディングワイヤ７６によって
連結する。この多重ボンディングワイヤ７６は半導体チ
ップのボンディングパッド７４にボールボンディング
（ｂａｌｌ ｂｏｎｄｉｎｇ）される。一方、多重ボン
ディングワイヤ７６のインダクタンスは接地平面、即ち
ダイパッド７０からの高さを減少させる程小さくなるの
で、リード７７とボンディングされる部分ではウェッジ
ボンディング（ｗｅｄｇｅ ｂｏｎｄｉｎｇ）が行なわ
れる。多重ボンディングワイヤ７６の間には本発明によ
る遮蔽ボンディングワイヤ７８がチップ支持手段７０の
上部面に形成されるが、その詳細な構造は図６（ｂ）を
通じて明確に知ることができるであろう。
【００２６】図６（ｂ）を参照すると、デバイス７２上
に同一の信号が入出力される二つのボンディングパッド
７４ａ，７４ｂを形成し、リード７７ａ，７７ｂと二重
ボンディングワイヤ７６ａ，７６ｂを通じて電気的に連
結させる。二重ボンディングワイヤ７６ａ，７６ｂの間
には遮蔽用のボンディングワイヤ７８が形成されている
が、この実施の形態においてはチップ支持手段７０の上
部面に両端がボールボンディングされている。
【００２７】ここで、一つ注目しなければならない事実
は、遮蔽ボンディングワイヤ７８は必ず閉電流ループ
（ｃｌｏｓｅｄ ｃｕｒｒｅｎｔ ｌｏｏｐ）を形成し
なければならないということである。上述のように遮蔽
ボンディングワイヤが漏話を減少させる主な理由はボン
ディングワイヤの相互磁気結合を遮蔽ボンディングワイ
ヤに誘導される電流が妨害するためである。これから遮
蔽ボンディングワイヤの形態は閉ループ形態にならなけ
ればならないということがわかる。したがって、図６に
図示の実施の形態においてチップ支持手段７０は遮蔽ボ
ンディングワイヤのボールボンディングされた両端を電
気的に連結させることができるように伝導性の材料、例
えば銅合金でなければならない。電気伝導度を高めるた
めに金板又は金帯等の金属層によって遮蔽ボンディング
ワイヤのボールボンディングされた両端を連結すること
もできる。
【００２８】図７（ａ）は本発明による遮蔽ボンディン
グワイヤを具備する半導体チップパッケージの他の実施
の形態であって、チップ支持手段が接地平面ではない場
合の部分断面図であり、図７（ｂ）は図７（ａ）の平面
図である。図６で説明した実施の形態においてはリード
フレームのパッドに半導体チップを実装するが、このチ
ップ支持手段が接地平面にならない場合、例えばプリン
ト回路基板（ＰＣＢ）に半導体チップを実装するパッケ
ージに本発明を適用した場合を図７を参照して説明す
る。
【００２９】基板８０は半導体チップ８２を実装するた
めの実装領域と、ワイヤがボンディングされるパッド８
７と、半導体チップ８２のボンディングパッド８４と連
結される配線（不図示）からなっている。接着剤８１を
使用して半導体チップ８２を基板８０に付着させる。半
導体チップ８２のボンディングパッド８４ａ，８４ｂと
基板のパッド８７ａ，８７ｂをボンディングワイヤ８６
ａ，８６ｂで連結する。ボンディングワイヤ８６ａ，８
６ｂの間には遮蔽ボンディングワイヤ８８を形成する
が、回路基板８０は電気的に伝導性ではないので、金属
板８５の上に遮蔽ボンディングワイヤ８８をボンディン
グする。
【００３０】図６と図７の実施形態において、遮蔽ボン
ディングワイヤ７８，８８は可能な限りボンディングワ
イヤ７６ａ，７６ｂ，８６ａ，８６ｂと類似な形態を有
するようにするのが望ましく、その高さもボンディング
ワイヤの高さと一致するようにすることが望ましい。な
ぜなら、ボンディングワイヤは図１に示すように垂直の
成分と傾斜の成分に線形化することができ、ボンディン
グワイヤを通過する電流を垂直成分と水平成分に分けた
とき、水平の電流成分は接地平面の映像効果によって相
殺されるので、垂直の電流成分による磁場を相殺するた
めにはボンディングワイヤと類似な形態をもつ遮蔽ボン
ディングワイヤを使用するのがもっと効果的であるため
である。
【００３１】図８は本発明の遮蔽ボンディングワイヤの
効果をより向上させるために二つのボンディングワイヤ
を具備する半導体チップパッケージの部分平面図であ
る。簡単のために図６の実施形態と同様に、ダイパッド
９０の上に半導体チップ９２を実装し、多重ボンディン
グワイヤ９６ａ，９６ｂによって半導体チップのボンデ
ィングパッド９４ａ，９４ｂとリード９７ａ，９７ｂと
を電気的に連結する。多重ボンディングワイヤ９６ａ，
９６ｂの間には図６の場合とは異なり、二つの遮蔽ボン
ディングワイヤ９８ａ，９８ｂを連結する。遮蔽ボンデ
ィングワイヤをボンディングする空間を確保できる場合
は、この実施の形態を適用することによって相互インダ
クタンスの減少と漏話の減少効果をより高めることがで
きる。この場合にも上述の実施の形態の場合と同様に遮
蔽ボンディングワイヤの高さと形態をボンディングワイ
ヤの高さ及び形態と殆ど一致するように形成することが
望ましい。このような多重遮蔽ボンディングワイヤは図
７のプリント回路基板を使用する半導体チップパッケー
ジにも勿論適用することができる。
【００３２】なお、前述のものにおいては一つの信号端
子に対して複数のボンディングワイヤを使用した多重ボ
ンディングワイヤ構造に対して本発明を適用した場合を
説明したが、単一ボンディングワイヤ構造においてもボ
ンディングワイヤの間に遮蔽ボンディングワイヤを適用
することができる。また、図６の実施形態においては、
遮蔽ボンディングワイヤをダイパッドの上部面に形成し
たが、半導体チップのボンディングパッドのうち接地電
源と連結されるボンディングパッドとダイパッドの上部
面とを連結しても本発明と同一の効果を得ることができ
る。
【００３３】また、図８の実施形態においては二つの遮
蔽ボンディングワイヤを具備する半導体チップパッケー
ジについて開示したが、３個またはそれ以上の多重遮蔽
ボンディングワイヤをボンディングすることも可能であ
る。
【００３４】
【発明の効果】上述のように本発明は高周波・高密度素
子の実装において、従来のボンディング工程を変えず
に、そのまま利用することができ、ボンディングワイヤ
の誘導性成分を減少させ、ボンディングワイヤ間の漏話
を卓越に減少させるので、素子の利得および帯域幅を増
加させることができる。
【図面の簡単な説明】
【図１】本発明による遮蔽ボンディングワイヤを具備す
る多重ボンディングワイヤ構造を有する半導体素子にお
けるボンディングワイヤ間の電気的な特性を解析するた
めの二重ボンディングワイヤのモデル斜視図である。
【図２】本発明による遮蔽ボンディングワイヤを使用し
た多重ボンディングワイヤ構造を有する半導体素子にお
ける自己インダクタンスと相互インダクタンスの減少効
果を説明するためのグラフである。
【図３】本発明による遮蔽ボンディングワイヤを使用し
た多重ボンディングワイヤ構造を有する半導体素子にお
けるボンディングワイヤ間の漏話レベルの減少効果を説
明するためのグラフである。
【図４】従来の多重ボンディングワイヤ構造におけるボ
ンディングワイヤ間の距離ｄによるインダクタンスの変
化量を示したグラフである。
【図５】本発明による遮蔽ボンディングワイヤを有する
多重ボンディングワイヤ構造におけるボンディングワイ
ヤ間の距離ｄによるインダクタンスの変化量を示したグ
ラフである。
【図６】本発明による遮蔽ボンディングワイヤを具備す
る半導体チップパッケージの一つの実施の形態の部分断
面図及び平面図である。
【図７】本発明による遮蔽ボンディングワイヤを具備す
る半導体チップパッケージの他の実施の形態であって、
チップ支持手段が接地平面でない場合の部分断面図及び
平面図である。
【図８】二つの遮蔽ボンディングワイヤを具備する多重
ボンディングワイヤ構造を有する半導体チップパッケー
ジの部分平面図である。
【図９】従来の多重ボンディングワイヤ構造を有する半
導体素子におけるボンディングワイヤ間の電気的な特性
を解析するための二重ボンディングワイヤのモデルの斜
視図である。
【符号の説明】
２，１２ 接地平面 ４，１４ 基板 ６，１６ ボンディングパッド ８，１８ ボンディングワイヤ ２０，７８，８８，９８ 遮蔽ボンディングワイヤ ７０，９０ チップ支持手段 ７２，８２，９２ 半導体チップ ７４，８４，９４ ボンディングパッド ７６，８６，９６ 多重ボンディングワイヤ ７７，９７ リード ８０ プリント回路基板 ８１ 接着剤 ８７ パッド

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 同一の信号が伝達される少なくとも二つ
    の多重ボンディングパッドを含む複数のボンディングパ
    ッドを有する半導体チップと、 該半導体チップが付着されるチップ支持手段と前記半導
    体チップを外部と電気的に接続させるための複数の導電
    手段を具備する基板と、 前記多重ボンディングパッドと対応する導電手段とを連
    結する少くとも二つの多重ボンディングワイヤを含む、
    前記対応する複数のボンディングパッドと複数の導電手
    段とを電気的に連結する複数のボンディングワイヤと、 前記多重ボンディングワイヤの間に位置し、両端が基板
    に連結されており、前記多重ボンディングワイヤから発
    生する磁場が相互に干渉しないように遮蔽する電流ルー
    プ手段と具備することを特徴とする半導体チップパッケ
    ージ。
  2. 【請求項２】 前記基板はリードフレームであり、前記
    チップ支持手段はダイパッドであり、前記複数の導電手
    段はリードフレームのリードであることを特徴とする請
    求項１記載の半導体チップパッケージ。
  3. 【請求項３】 前記電流ループ手段は前記ダイパッドの
    上部面に両端が連結されており、前記ダイパッドは接地
    されていることを特徴とする請求項２記載の半導体チッ
    プパッケージ。
  4. 【請求項４】 前記電流ループ手段は、前記多重ボンデ
    ィングワイヤと同一の物質からなる遮蔽ボンディングワ
    イヤであり、前記ダイパッドにボールボンディングされ
    ていることを特徴とする請求項３記載の半導体チップパ
    ッケージ。
  5. 【請求項５】 前記多重ボンディングワイヤは、前記リ
    ードフレームのリードにウエッジボンディングされてい
    ることを特徴とする請求項４記載の半導体チップパッケ
    ージ。
  6. 【請求項６】 前記基板は、前記多重ボンディングワイ
    ヤがボンディングされるパッドと前記半導体チップが付
    着されるチップの実装領域を具備するプリント回路基板
    であることを特徴する請求項１記載の半導体チップパッ
    ケージ。
  7. 【請求項７】 前記電流ループ手段は、前記プリント回
    路基板のチップの実装領域の周辺領域の表面にボンディ
    ングされ、そのボンディングされる両端が金属層によっ
    て電気的に連結されていることを特徴とする請求項６記
    載の半導体チップパッケージ。
  8. 【請求項８】 前記電流ループ手段は、前記多重ボンデ
    ィングワイヤと同一の物質からなる遮蔽ボンディングワ
    イヤであることを特徴とする請求項１又は７に記載の半
    導体チップパッケージ。
  9. 【請求項９】 前記遮蔽ボンディングワイヤの高さおよ
    び形状は、隣接する多重ボンディングワイヤと実質的に
    同一であることを特徴とする請求項４又は８記載の半導
    体チップパッケージ。
  10. 【請求項１０】 前記電流ループ手段は、二つ以上であ
    ることを特徴とする請求項１、請求項２または請求項６
    のいずれか一項に記載の半導体チップパッケージ。
  11. 【請求項１１】 前記電流ループ手段は、前記多重ボン
    ディングワイヤとこれに隣接する他の多重ボンディング
    ワイヤとの間にも形成されていることを特徴とする請求
    項１、請求項２または請求項６のいずれか一項に記載の
    半導体チップパッケージ。
  12. 【請求項１２】 前記リードフレームは銅合金であり、
    前記電流ループ手段は金であることを特徴とする請求項
    ２記載の半導体チップパッケージ。
  13. 【請求項１３】 前記半導体チップは、前記多重ボンデ
    ィングパッドの間に遮蔽ボンディングワイヤをボンディ
    ングするためのパッドを更に具備し、前記遮蔽ボンディ
    ングワイヤの一端は前記パッドにボンディングされてい
    ることを特徴とする請求項４記載の半導体チップパッケ
    ージ。
JP7343934A 1995-10-14 1995-12-28 半導体チップパッケージ Expired - Fee Related JP2679965B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950035522A KR0156334B1 (ko) 1995-10-14 1995-10-14 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지
KR1995-35522 1995-10-14

Publications (2)

Publication Number Publication Date
JPH09115939A JPH09115939A (ja) 1997-05-02
JP2679965B2 true JP2679965B2 (ja) 1997-11-19

Family

ID=19430263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7343934A Expired - Fee Related JP2679965B2 (ja) 1995-10-14 1995-12-28 半導体チップパッケージ

Country Status (3)

Country Link
US (1) US5606196A (ja)
JP (1) JP2679965B2 (ja)
KR (1) KR0156334B1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US7200930B2 (en) * 1994-11-15 2007-04-10 Formfactor, Inc. Probe for semiconductor devices
US5744869A (en) * 1995-12-05 1998-04-28 Motorola, Inc. Apparatus for mounting a flip-chip semiconductor device
JPH1050750A (ja) * 1996-07-30 1998-02-20 Nec Kyushu Ltd 半導体装置およびその製造方法
EP0903780A3 (en) * 1997-09-19 1999-08-25 Texas Instruments Incorporated Method and apparatus for a wire bonded package for integrated circuits
JP3455092B2 (ja) * 1997-10-27 2003-10-06 株式会社新川 半導体装置及びワイヤボンディング方法
US7525813B2 (en) * 1998-07-06 2009-04-28 Renesas Technology Corp. Semiconductor device
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
KR100562349B1 (ko) * 1998-07-06 2006-03-17 가부시키가이샤 히타치세이사쿠쇼 반도체장치
JP3483132B2 (ja) * 1999-04-23 2004-01-06 シャープ株式会社 高周波半導体装置
JP3539549B2 (ja) * 1999-09-20 2004-07-07 シャープ株式会社 半導体装置
JP2001196529A (ja) * 2000-01-17 2001-07-19 Mitsubishi Electric Corp 半導体装置及びその配線方法
JP4290314B2 (ja) * 2000-04-26 2009-07-01 Ｎｅｃエレクトロニクス株式会社 高周波回路及びそれを実装したモジュール、通信機
JP4319339B2 (ja) * 2000-08-30 2009-08-26 株式会社ルネサステクノロジ 半導体装置
JP2002188924A (ja) * 2000-12-20 2002-07-05 Denso Corp 半導体装置
US7369090B1 (en) * 2001-05-17 2008-05-06 Cypress Semiconductor Corp. Ball Grid Array package having integrated antenna pad
US6770911B2 (en) * 2001-09-12 2004-08-03 Cree, Inc. Large area silicon carbide devices
JP2003273210A (ja) * 2002-03-12 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
US20060175712A1 (en) * 2005-02-10 2006-08-10 Microbonds, Inc. High performance IC package and method
JP5309416B2 (ja) * 2005-07-19 2013-10-09 ソニー株式会社 光モジュール
US7719112B2 (en) * 2006-08-07 2010-05-18 University Of Central Florida Research Foundation, Inc. On-chip magnetic components
JP2008117888A (ja) * 2006-11-02 2008-05-22 Rohm Co Ltd 電子部品、およびワイヤボンディング方法
DE102006059534A1 (de) * 2006-12-16 2008-06-26 Atmel Germany Gmbh Halbleiterbauelement
JP4870053B2 (ja) * 2007-09-18 2012-02-08 矢崎総業株式会社 光モジュール
KR100935854B1 (ko) * 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
KR100950511B1 (ko) * 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
DE102016224631B4 (de) * 2016-12-09 2020-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisch leitende Verbindung zwischen mindestens zwei elektrischen Komponenten an einem mit elektronischen und/oder elektrischen Bauelementen bestücktem Träger, die mit einem Bonddraht ausgebildet ist
WO2023062758A1 (ja) * 2021-10-13 2023-04-20 三菱電機株式会社 高周波半導体パッケージ
DE112021008431T5 (de) * 2021-11-04 2024-08-22 Wavepia Co., Ltd. Hochfrequenz (HF)-Chip-Baugruppe

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2250918C2 (de) * 1971-10-27 1982-02-04 Westinghouse Electric Corp., 15222 Pittsburgh, Pa. Chipträger für Mikrowellen-Leistungstransistoren und Verfahren zu seiner Herstellung
JPH03286559A (ja) * 1990-04-03 1991-12-17 Mitsubishi Electric Corp 高周波集積回路
US5309019A (en) * 1993-02-26 1994-05-03 Motorola, Inc. Low inductance lead frame for a semiconductor package
US5536906A (en) * 1993-07-23 1996-07-16 Texas Instruments Incorporated Package for integrated circuits

Also Published As

Publication number Publication date
US5606196A (en) 1997-02-25
KR970024046A (ko) 1997-05-30
JPH09115939A (ja) 1997-05-02
KR0156334B1 (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
JP2679965B2 (ja) 半導体チップパッケージ
US5581122A (en) Packaging assembly with consolidated common voltage connections for integrated circuits
US7514789B1 (en) Ball grid array package-to-board interconnect co-design apparatus
US7508054B2 (en) Semiconductor device and a method of manufacturing the same
US6218731B1 (en) Tiny ball grid array package
KR100611267B1 (ko) 인터포저를 구비한 고성능, 저비용 마이크로일렉트로닉회로 패키지
US8039320B2 (en) Optimized circuit design layout for high performance ball grid array packages
US7217997B2 (en) Ground arch for wirebond ball grid arrays
US6326244B1 (en) Method of making a cavity ball grid array apparatus
US5468994A (en) High pin count package for semiconductor device
US6747350B1 (en) Flip chip package structure
US6879494B2 (en) Circuit package for electronic systems
US20060118924A1 (en) Lead frame assemblies and decoupling capacitors
JP2001244293A (ja) 半導体素子及びこれを用いた半導体装置
JPH05109802A (ja) 半導体装置
JPH08222657A (ja) 半導体集積回路装置
JP4190111B2 (ja) 高周波モジュール
US6998292B2 (en) Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
JPS61274333A (ja) 半導体装置
JP2006510201A (ja) 高密度パッケージ相互接続ワイヤボンドストリップライン及びその方法
US20090032917A1 (en) Lead frame package apparatus and method
US7042102B2 (en) Semiconductor device
EP0993045A1 (en) Integrated circuit die with directly coupled noise suppression
US6825554B2 (en) PBGA electrical noise isolation of signal traces
JP3410673B2 (ja) 半導体装置及び半導体チップの実装方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 16

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees