DE2250918C2 - Chipträger für Mikrowellen-Leistungstransistoren und Verfahren zu seiner Herstellung - Google Patents

Chipträger für Mikrowellen-Leistungstransistoren und Verfahren zu seiner Herstellung

Info

Publication number
DE2250918C2
DE2250918C2 DE2250918A DE2250918A DE2250918C2 DE 2250918 C2 DE2250918 C2 DE 2250918C2 DE 2250918 A DE2250918 A DE 2250918A DE 2250918 A DE2250918 A DE 2250918A DE 2250918 C2 DE2250918 C2 DE 2250918C2
Authority
DE
Germany
Prior art keywords
contact
base
emitter
chip
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2250918A
Other languages
English (en)
Other versions
DE2250918A1 (de
Inventor
David G. Linthicum Heights Laighton, Md.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of DE2250918A1 publication Critical patent/DE2250918A1/de
Application granted granted Critical
Publication of DE2250918C2 publication Critical patent/DE2250918C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

Die Erfindung betrifft einen Chipträger für Mikrowellen-Leistungstransistoren mit einem dielektrischen Substrat, wobei auf dieselbe Fläche des Substrats ein Emitterkontakt, ein Basiskontakt sowie ein Kollektorkontakt in Form einer Metallisierung aufgebracht sind, der Basiskontakt im wesentlichen U-förmig ist und der Kollektorkontakt einen zwischen den Schenkeln des U-förmigen Basiskontaktes, aber mit Abstand davon angeordneten Streifen aufweist, ein Transistor-Chip mit seinem Kollektorbereich mit dem Kollektorkontakt verbunden ist und die Emitter- bzw. Basis-Bereiche des Transistor-Chips über Drahtverbindungen an die Emitter- bzw. Basiskontakte angeschlossen sind.
Ein derartiger Chipträger ist bereits aus der US-PS 34 76 990 bekannt, siehe beispielsweise die F i g. 5 dieser Druckschrift. Aus der Zeitschrift IEEE Journal of Solid-State Circuits, Dezember 69, Seiten 360-365, ist auch bereits ein hybrider integrierter Schaltkreis bekannt, der aus einzelnen Transistoren, Dioden, Widerständen und dgl. aufgebaut ist, wobei Transistor- und Dioden-Blöcke verwendet werden, die zusammen mit Widerständen und Kondensatoren auf einem gemeinsamen Träger angeordnet und durch angeschmolzene Drahtverbindungen miteinander verbunden sind, wobei die Verbindungen mittels sehr dünner Drähte herstellbar sind. Schließlich sei noch auf die britische Patentschrift 12 00 375 verwiesen, wo ebenfalls ein Halbleiter-Bauelement auf einem Träger angeordnet ist und dünne Drähte vorgesehen sind, um die Anschlüsse des Halbleiter-Bauelementes mit entsprechenden aufgedampften Kontaktbereichen des Trägers zu verbinden.
Derartige Träger für Halbleiter-Schaltkreise haben üblicherweise eine Breite von etwa 0,9 mm, eine Länge von etwa 1,65 mm und eine Dicke von nur 0,18 mm. Es können dabei z. B. bis zu fünf Basis- und Emitter-Anschlußzonen vorgesehen sein. Aufgrund der sehr kleinen Abmessungen des Trägers sowie der verhältnismäßig großen Anzahl von Anschlußzonen und wegen der feinen Drahtverbindungen ergibt sich eine Einheit, die sich nur sehr schwer handhaben, prüfen und beispielsweise in einem Verstärker einbauen läßt Aus diesem Grunde werden z. B. bei bipolaren Mikrowellen-Leistungstransistoren des Standes der Technik dichte Umkapselungen vorgesehen. Dieser dichte Abschluß
führt jedoch zu erheblichen Beschrankungen hinsichtlich der Leistungsfähigkeit der Verstärker. Zum einen verschlechtert sich die Wärmeabfuhr, zum anderen weist die eingangsseitige Ersatzschaltung eines Leistungstransistors für große Signale einen großen parasitären induktiven Blindwiderstand auf, der sich zu den induktiven Blindwiderständen des Chip-Einganges und seiner Verbindungsdrähte hinzufügt Dadurch erhöht sich bei Mikrowellenfrequenzen der Q-Faktor des Eingangskreises und führt zu einer Einschränkung der erreichbaren Bandbreite. Außerdem führt der verhältnismäßig niedrige Eingangswiderstand des Chips zu Anpassungsproblemen. Das Hinzutreten von Parasitäreinflüssen und Zuleitungslängen vom Chip zum Anpassungs-Schaltkreis bedeutet, daß die Anzahl der Fehlanpassungen sich vektiorell addieren, was wiederum nachteilig für die Bandbreite und den Anpassungs-Wirkungsgrad ist
Infolge dieser und anderer bei Mik-owellen-Leistungstransistor-Chips auftretenden Probleme ist die Herstellungsausbeute der bekannten Anordnungen sehr niedrig, wobei Ausbeuten von 20% bereits als sehr gut angesehen werden. Dieser Umstand sowie auch die Tatsache, daß bekannte Verfahren zur Herstellung derartiger Chipträger den Einsatz teurer Dampfniederschlagverfahren und/oder die nachträgliche Bearbeitung von Isoliermaterialblöcken erfordern, führen zu hohen Herstellungskosten für den Chipträger.
Aufgabe der Erfindung ist es, einen Chipträger für Mikrowellen-Leistungstransistoren der eingangs genannten Art zu schaffen, der nur wenig kostet, verringerte parasitäre Induktivität aufweist und gleichzeitig eine rvcangere thermische Impedanz besitzt, so daß sich ^ine verbesserte Wärmeabfuhr vom Transistor-Chip zu einem Kühlkörper ergibt.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß sich eine Schicht aus dielektrischem Material über den Basiskontakt erstreckt, die Bereiche des Basiskontaktes in der Nähe des Kollektorkontaktes frei läßt, und daß der Emitterkontakt sich über die dielektrische Schicht erstreckt.
Diese Anordnung ist nicht nur einfacher herstellbar als die Anordnungen des Standes der Technik, sie ergibt auch einen den induktiven Blindwiderstand teilweise kompensierenden kapazitiven Blindwiderstand, so daß die Eingangs-Impedanz des Transistors erhöht wird. Außerdem erlaubt diese Konstruktion einen besseren Wärmeübergang zu einer Wärmesenke.
Macht man gemäß einer Weiterbildung der Erfindung die dielektrische Schicht und den darüberliegenden Emitterkontakt ebenfalls im wesentlichen U-förmig und bildet man zwischen den Schenkeln des U-förmigen Aufbaus eine den Transistor-Chip aufnehmende Tasche, um das Anbringen äußerer Anschlüsse zu erleichtern und damit das Herstellungsverfahren weiter zu vereinfachen, ist es gemäß einer noch anderen Weiterbildung der Erfindung günstig, wenn der Basiskontakt sich um die Kanten des Substrats herum bis auf die Unterseite des Substrats erstreckt.
Die Kompensation der störenden induktiven Blindkomponente läßt sich insbesondere dadurch in günstiger Weise erreichen, daß gemäß einer noch anderen Weiterbildung der" Erfindung die Dicke der dielektrischen Schicht so gering ist, daß die Basis- und Emitterkontakte gegenüberliegende Elektrodenplatten eines Kondensators· bilden, der parallel zum Basis-/Emitterübergang mindestens eines auf dem Transislor-Chip gebildeten Transistors geschaltet ist.
Die dielektrische Schicht kann eine Stärke von etwa 25,4 μπι haben, und die Metallisierung der Kontakte eine Stärke von etwa 13 μπι aufweisen.
Ordnet man eine Mehrzahl von Verbindungsdrähten parallel zwischen die Emitterkontakte und die Emitter-Bereiche des Transistor-Chips an und verbindet mittels einer Mehrzahl von Verbindungsdrähten den Basiskontakt mit Basis-Bereichen des Transistor-Chips in paralleler Weise, läßt sich eine weitere Verringerung ίο der Zuführungsdraht-Induktivität erreichen, außerdem wird ein LC-Anpassungsnetzwerk gebildet, das die Transistor-Eingangsimpedanz erhöht
Erfindungsgemäß wird auch ein Verfahren zur Herstellung eines für Mikrowellen-Leistungstransistoren geeigneten Chipträgers geschaffen, das dadurch gekennzeichnet ist, daß der Basis- und der Kollektorkontakt auf dieselbe Oberfläche des dielektrischen Substrats aufgebracht werden, hierauf eine Schicht aus dielektrischem Material auf den Basiskontakt gebracht wird, wobei jedoch in Nähe des Kollektorkontaktes liegende Bereiche des Basiskontaktes freigelassen werden, und daß anschließend der Emitterkontakt über die dielektrische Schicht aufgebracht wird.
Die die Kontakte bildenden Metallisierungsschichten können durch Bestreichen mit einer Suspension von Metallpartikeln in einem Bindemittel und anschließendes Brennen unter Ausscheidung des Bindemittels aufgebracht werden.
Gemäß einer noch anderen Weiterbildung des Verfahrens läßt sich die dielektrische Schicht in Form einer Suspension dielektrischer Partikel in einem Bindemittel aufbringen und anschließend das Bindemittel durch Brennen beseitigen.
Besonders günstig ist es, wenn man die Metallisierungsschichten und die dielektrische Schicht im Siebdruckverfahren aufbringt, weil dies ein besonders rationelles Verfahren darstellt.
Infolge der geringen Schichtstärke der Oxidschicht zwischen dem Basis- und Emitterkontakt — die dabei einen Kondensator bilden — ist diese Aufbringung des Oxids als Suspension in einem Bindemittel und die anschließende Austreibung des Bindemittels durch Erwärmung überhaupt erst möglich. Im Gegensatz dazu muß bei den bekannten Herstellungsverfahren, bei denen viel dickere Cxidschichten notwendig waren, die verhältnismäßig teure Dampfablagerung und/oder maschinelle Bearbeitung von Oxidscheiben angewendet werden.
Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels in Verbindung mit der zugehörigen Zeichnung erläutert. In der Zeichnung zeigt
F i g. 1 eine Draufsicht auf eine Ausführungsform der Erfindung,
F i g. 2 eine Stirnansicht der Ausführungsform nach F i g. 1 entsprechend der in F i g. 1 eingetragenen Linie H-II,
Fig.3A-3D einzelne Verfahrensschritte bei der Herstellung der Anordnung nach F i g. 1, und
Fig.4A —4C Ersatzschaltbilder, die die Wirkung M) der Anordnung einer dünnen Oxidschicht zwischen den Basis- und Emitter-Kontakten veranschaulicht, so daß zwischen dem Emitter-/Basis-Übergang des Transistors eine Kapazität aufgebaut und die Zuführungsdraht-Induktivität sowie die Eingangsimpedanz verbs bessert werden.
Im einzelnen lassen F i g. 1 und 2 ein dielektrisches Substrat 10 erkennen, das vorzugsweise aus Berylliumoxid oder einem anderen geeigneten Material herge-
stellt ist, das außer als Substrat gleichzeitig auch als Kühlkörper für einen Leistungstransistor-Chip dienen kann. Die Dicke des Substrats 10 kann typischerweise etwa 0,625 mm betragen, bei einer typischen Länge von etwa 5 mm und einer Breite von 2,5 mm.
Auf die Oberseite des Substrats 10 ist — vorzugsweise mit Hilfe des nachstehend beschriebenen Siebdruckverfahrens — ein Kollektor-Kontakt 12 aufgebracht worden. Der Transistor-Chip 14 selbst weist ein Substrat aus Halbleitermaterial mit einem Kollektor-Bereich auf, der mit dem als Metallisierung ausgebildeten Kollektor-Kontakt 12 durch Verschmelzung verbunden ist. In den Kollektor-Bereich ist eine Mehrzahl von Basis- und Emitter-Bereichen eindiffundiert, die — wie weiter unten erläutert — parallel arbeiten. Der Grund dafür, daß mehrere Basis- bzw. Emitter-Bereiche in den einzelnen Kollektor-Bereich eindiffundiert sind, ist darin zu sehen, daß der Strom durch den Transistor dazu neigt, sich zu den Rändern des Emitter-/Basis-Bereiches eines Mikrowellen-Leistungstransistors hin zu stauen. Daher ist es wünschenswert, die gesamte Rand- bzw. Kantenlänge zu vergrößern, was durch die Anordnung mehrerer Basis- und Emitterbereiche anstelle eines nur einzigen Basis- bzw. Emitter-Bereichs geschehen kann.
Den als Metallisierung ausgebildeten Kollektor-Kontakt 12 umgibt ein allgemein U-förmiger Basis-Kontakt 16, der ebenfalls als Metallisierung ausgebildet ist und zwischen seinen Schenkeln den Kollektor-Kontakt 12 mit Abstand aufnimmt, so daß eine Berührung zwischen dem Kollektor-Kontakt und dem Basis-Kontakt 16 verhindert wird. Der Basis-Kontakt 16 ist um die Kanten des Substrats 10 herum weitergeführt, wie das mit F i g. 2 angedeutet ist, um sich auf der Unterseite des Substrats mit einem Bereich 18 fortzusetzen, der für äußere Anschlüsse zur Verfügung steht.
Auf der Oberseite des Basis-Kontakts 16 befindet sich eine Oxidschicht 20, vorzugsweise aus Aluminiumoxid, mit einer Stärke von etwa 25,4 μπι. Die Oxidschicht 20 läßt jedoch einen U-förmigen Bereich 22 unbedeckt, der den Transistor-Chip 14 umgibt, um so die Herstellung der Basisverbindungen zu dem Chip, wie sie weiter unten erläutert wird, zu erleichtern. Schließlich wird ein Emitter-Kontakt 24 in Form einer Metallisierung über die Oxidschicht 20 gebracht Zwischen den Emitter-Kontakt 24 und die Emitter-Bereiche des Transistor-Chips 14 sind mehrere Drahtverbindungen 26 parallel geschaltet In gleicher Weise sind parallel mehrere Drahtverbindungen 28 zwischen den Basis-Kontakt 16 und die Basis-Bereiche des Transistor-Chips 14 geschaltet
Das Verfahren zur Herstellung des Chipträgers nach den F i g. 1 und 2 ist mit den Fi g. 3A-3D näher veranschaulicht Der erste Schritt des Verfahrens besteht entsprechend F i g. 3A darin, daß im Siebdruckverfahren eine Metallisierung aufgebracht wird, um sowohl den Kollektor-Kontakt 12 als auch den Basis-Kontakt 16 zu erhalten. Dazu wird eine Siebdruckmaske mit freiliegenden Basis- und Kollektor-Kontaktbereichen über das Substrat 10 aus Berylliumoxid gebracht Die verwendete Paste ist vorzugsweise eine Suspension von Gold in einem Bindemittel, das nach einer Erhitzung bei etwa 800° C verdampft und wegbrennt Dementsprechend wird das Substrat 10 aus Berylliumoxid nach dem Auftrag der Metallisierungsschichten im Siebdruckverfahren einer Brenntemperatur von 800° C unterworfen. Nach dem Brennen haben die Metallisierungen für den Kollektor-Kontakt 12 bzw. den Basis-Kontakt 16 eine Stärke von etwa 13μηι. Wie oben erläutert, ist der Basis-Kontakt 16 um die Kanten des Substrats 10 herum bis zum Boden des Substrats 10 durchgezogen, wobei der untere Bereich mit 18 bezeichnet ist. Diese Metallisierung kann im Siebdruckverfahren oder einfach durch Aufstreichen der Paste erfolgen, was vorzugsweise erfolgt, nachdem die Basis- und Kollektor-Kontakte 12,16 auf-
K) gebracht worden sind, jedoch vor dem Brennen.
Nach der Herstellung der Basis- und Kollektor-Kontakte wird der Basis-Kontakt 16 durch die Oxidschicht 20 aus dielektrischem Material, vorzugsweise Aluminiumoxid, abgedeckt. Die Aluminiumoxidschicht wird in der gleichen Weise wie die Metallisierung, das heißt durch Siebdruck aufgebracht. Auch hier wird das Aluminiumoxid in Suspension in einem Bindemittel im Siebdruckverfahren aufgebracht, worauf das Substrat 10 mit den Basis- und Kollektor-Kontakten 16, 12 und der darübergebrachten Oxidschicht 20 erneut gebrannt wird, um das Bindemittel auszutreiben, so daß nur die Oxidschicht 20 mit einer Stärke von etwa 25,4 μπι zurückbleibt. Wie weiter unten ausgeführt, erleichtert diese geringe Stärke der Oxidschicht die Bildung eines Kondensators parallel zum Basis-/ Emitterübergang des Transistors, der Zuführungsdraht-Induktivitäten kompensiert und die Transistor-Eingangsimpedanz erhöht.
Schließlich wird, wie mit F i g. 3C und 3D gezeigt, der Aufbau vervollständigt, indem der Emitter-Kontakt 24 im Siebdruckverfahren über die Oxidschicht 20 gebracht wird, worauf sich wieder ein Brennvorgang bei einer Temperatur von etwa 800° C anschließt. Der Kollektor-Bereich des Transistor-Chips 14 wird dann mit dem Kollektor-Kontakt 12 verschmolzen, und die Drahtverbindungen 26 und 28 werden an die Kontakte 24 und 16 einerseits und das Chip 14 andererseits angelötet (Hartlötung) wie das in F i g. 1 wiedergegeben ist.
Das Ersatzschaltbild für den Transistoraufbau ist mit F i g. 4A gezeigt, wobei das Transistor-Chip selbst mit dem gestrichelten Kasten 30 angedeutet ist und den Emitter-Kontakt e', den Basis-Kontakt b' bzw. den Kollektor-Kontakt c' hat Zwischen den Emitter-, Basis- und Kollektor-Kontakten des Gesamtaufbaues, die als e, b bzw. c bezeichnet sind, befinden sich Zuführungs-Induktivitäten La Lb bzw. Lo In gleicher Weise ist parallel zum BasisVEmitterübergang eine Kapazität Ceb und parallel zum BasiS'/Kollektorübergang eine Kapazität Cd, geschaltet Der Widerstand rb' entspricht dem Basis-Ausbreitungswiderstand, der Widerstand res dem Kollektorkörperwiderstand und die Kapazitäten CTC \ und CTC2 entsprechend den Kollektorkapazitäten.
Fig.4A ist ein Ersatzschaltbild für einen planaren diffundierten Transistor mit der Induktivität seiner Zuführungsdrähte. Bei einem normalen Transistoraufbau würden zusätzliche parasitäre Induktivitäten und Kapazitäten hinzukommen. Der Kasten 30 gibt einen inneren Transistor an, während die Größen Ceb. rb', CTCi, CTC2, res und Qj, alle Effekten entsprechen, die durch die physikalische Verwirklichung dieses inneren Transistors hervorgerufen werden. Die Induktivitäten Le, Lb und Lc ergeben sich bei dem Schmelzanschluß an eine geeignete Halterung, entweder eine Standardfassung oder einen Chipträger. Die Kapazität C\ der Fig.4C wird zusammen mit einer verringerten Induktivität L\ verwendet, um einen niedrige-
ren Q-Faktor und damit eine größere Bandbreite zu erzielen.
Die Kapazität Q wird erfindungsgemäß erhalten, indem die dünne Oxidschicht 20 zwischen dem Basis-Kontakt 16 und dem Emitter-Kontakt 24 angeordnet wird, so daß die beiden Metallschichten als gegenüberliegende Elektrodenplatten eines Kondensators mit der Kapazität Q wirken. Durch Verwendung des in der Zeichnung wiedergegebenen Aufbaus und Gewährleistung, daß die Dicke der Oxidschicht 20
genügend klein ist, wird somit eine gute kapazitive Wirkung zwischen dem Emitter- und dem Basis-Kontakt erzielt und eine Kapazität parallel zum Basis-/ Emitterübergang des Transistors geschaltet, die die Zuführungsdraht-Induktivität kompensiert und ein LC-Anpassungsnetzwerk bildet, das die Transistor-Eingangsimpedanz, die typischerweise einen niedrigen Wert von bis zu 1 Ohm herab haben kann, auf einen günstigeren Wert von etwa 25 bis 40 Ohm anhebt.
Hierzu 2 Blatt Zeichnungen

Claims (11)

Patentansprüche:
1. Chipträger für Mikrowellen-Leistungstransistoren mit einem dielektrischen Substrat, wobei auf dieselbe Fläche des Substrats ein Emitter-Kontakt, ein Basis-Kontakt sowie ein Kollektor-Kontakt in Form einer Metallisierung aufgebracht sind, der Basis-Kontakt im wesentlichen U-förmig ist und der Kollektor-Kontakt einen zwischen Schenkeln des U-förmigen Basis-Kontakts, aber mit Abstand davon angeordneten Streifen aufweist, ein Transistor-Chip mit seinem Kollektor-Bereich mit dem Kollektor-Kontakt verbunden ist und die Emitter- bzw. Basis-Bereiche des Transistor-Chips über Drahtverbindungen an die Emitter- bzw. Basis-Kontakte angeschlossen sind, dadurch gekennzeichnet, daß sich eine Schicht (20) aus dielektrischem Material über den Basis-Kontakt (16) erstreckt, die Bereiche des Basis-Kontakts (16) in Nähe des KoI-lektor-Kontakts (12) freiläßt, und daß der Emitter-Kontakt (24) sich über die dielektrische Schicht (20) erstreckt.
2. Chipträger nach Anspruch 1, dadurch gekennzeichnet, daß die dielektrische Schicht (20) und der darüberliegende Emitter-Kontakt (24) ebenfalls im wesentlichen U-förmig sind und zwischen den Schenkeln des U-förmigen Aufbaues eine den Transistor-Chip (14) aufnehmende Tasche bilden.
3. Chipträger nach Anspruch 1 oder 2, dadurch jo gekennzeichnet, daß der Basis-Kontakt (16) sich um die Kanten des Substrats (10) herum bis auf die Unterseite des Substrats (10) hin erstreckt.
4. Chipträger nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Dicke der dielektrischen Schicht (20) so gering ist, daß die Basis- und Emitter-Kontakte (16, 24) gegenüberliegende Elektrodenplatten eines Kondensators bilden, der parallel zum Basis-/Emittenibergang mindestens eines auf den Transistor-Chip (14) gebildeten Transistors geschaltet ist.
5. Chipträger nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die dielektrische Schicht (20) eine Stärke von etwa 25,4 μπι hat und die Metallisierung der Kontakte (12, 16, 24) eine Stärke von etwa 13 μπι aufweist.
6. Chipträger nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine Mehrzahl von Verbindungsdrähten (26) parallel zwischen die Emitter-Kontakte (24) und die Emitter-Bereiche des Transistor-Chip (14) geschaltet ist und daß weiter eine Mehrzahl von Verbindungsdrähten (28) den Basis-Kontakt mit Basis-Bereichen des Transistor-Chips (14) parallel verbindet.
7. Chipträger nach Anspruch 6, dadurch gekennzeichnet, daß die Drahtverbindungen (28), die den Basis-Kontakt (16) mit den Basis-Bereichen des Transistor-Chips (14) verbinden, an die in Nähe des Kollektor-Kontakts (12) freigelassenen Bereiche des Basis-Kontakts (16) elektrisch angeschlossen sind.
8. Verfahren zur Herstellung eines Chipträgers für Mikrowellen-Leistungstransistoren nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Basis- und der Kollektor-Kontakt (16 bzw. 12) auf dieselbe Oberfläche des dielektrischen Substrats (10) aufgebracht werden, hierauf eine Schicht (20) aus dielektrischem Material auf den Basis-Kontakt (16) gebracht wird, dabei jedoch in Nähe des Kollektor-Kontakts (12) liegende Bereiche des Basis-Kontakts freigelassen werden, und daß anschließend der Emitter-Kon takt (24) über die dielektrische Schicht (20) aufgebracht wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die die Kontakte (12,16,24) bildenden Metallisierungsschichten durch Bestreichen mit einer Suspension von Metallpartikeln in einem Bindemittel und anschließendes Brennen unter Ausscheidung des Bindemittels aufgebracht werden.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die dielektrische Schicht (20) in Form einer Suspension dielektrischer Partikel in einem Bindemittel aufgebracht und anschließend das Bindemittel durch Brennen beseitigt wird.
11. Verfahren nach Anspruch 8,9 oder 10, dadurch gekennzeichnet, daß die Metallisierungsschichten und die dielektrische Schicht im Siebdruckverfahren aufgebracht werden.
DE2250918A 1971-10-27 1972-10-18 Chipträger für Mikrowellen-Leistungstransistoren und Verfahren zu seiner Herstellung Expired DE2250918C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US19285171A 1971-10-27 1971-10-27
US00341638A US3838443A (en) 1971-10-27 1973-03-15 Microwave power transistor chip carrier

Publications (2)

Publication Number Publication Date
DE2250918A1 DE2250918A1 (de) 1973-05-10
DE2250918C2 true DE2250918C2 (de) 1982-02-04

Family

ID=26888429

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2250918A Expired DE2250918C2 (de) 1971-10-27 1972-10-18 Chipträger für Mikrowellen-Leistungstransistoren und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (1) US3838443A (de)
DE (1) DE2250918C2 (de)
FR (1) FR2158037B1 (de)
NL (1) NL7214488A (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3908185A (en) * 1974-03-06 1975-09-23 Rca Corp High frequency semiconductor device having improved metallized patterns
US3916350A (en) * 1974-03-27 1975-10-28 Bell Telephone Labor Inc Packaged impatt or other microwave device with means for avoiding terminal impedance degradation
US4004256A (en) * 1974-06-10 1977-01-18 Duncan David M High frequency amplifier stage with input reference translation and output matching
US3958195A (en) * 1975-03-21 1976-05-18 Varian Associates R.f. transistor package having an isolated common lead
JPS52120768A (en) * 1976-04-05 1977-10-11 Nec Corp Semiconductor device
DE2836003A1 (de) * 1978-08-17 1980-02-28 Licentia Gmbh Halbleiteranordnung
DE3067917D1 (en) * 1979-03-10 1984-06-28 Fujitsu Ltd Constructional arrangement for semiconductor devices
FR2495837A1 (fr) * 1980-12-09 1982-06-11 Thomson Csf Embase de microboitier d'encapsulation et microboitier comportant une telle embase
US4507708A (en) * 1983-03-30 1985-03-26 Westinghouse Electric Corp. RF module with integral coaxial connector means
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US5103283A (en) * 1989-01-17 1992-04-07 Hite Larry R Packaged integrated circuit with in-cavity decoupling capacitors
US4965526A (en) * 1989-07-14 1990-10-23 Motorola Inc. Hybrid amplifier
KR0156334B1 (ko) * 1995-10-14 1998-10-15 김광호 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지
JP2810647B2 (ja) * 1996-04-30 1998-10-15 山一電機株式会社 Ｉｃパッケージ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202925C (de) * 1969-04-30 1900-01-01
NL6604964A (de) * 1966-04-14 1967-10-16
GB1181459A (en) * 1966-09-30 1970-02-18 Nippon Electric Co Improvements in Semiconductor Structures
GB1130666A (en) * 1966-09-30 1968-10-16 Nippon Electric Co A semiconductor device
GB1200375A (en) * 1967-09-15 1970-07-29 Texas Instruments Ltd Transistors and headers
US3711778A (en) * 1970-03-18 1973-01-16 Sperry Rand Corp Microwave microcircuit
US3626259A (en) * 1970-07-15 1971-12-07 Trw Inc High-frequency semiconductor package
US3710202A (en) * 1970-09-09 1973-01-09 Rca Corp High frequency power transistor support
US3683241A (en) * 1971-03-08 1972-08-08 Communications Transistor Corp Radio frequency transistor package

Also Published As

Publication number Publication date
FR2158037B1 (de) 1977-08-05
NL7214488A (de) 1973-05-02
FR2158037A1 (de) 1973-06-08
US3838443A (en) 1974-09-24
DE2250918A1 (de) 1973-05-10

Similar Documents

Publication Publication Date Title
EP0000384B1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2250918C2 (de) Chipträger für Mikrowellen-Leistungstransistoren und Verfahren zu seiner Herstellung
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE3017447C2 (de)
DE1640307A1 (de) Duennschichttechnik zur Herstellung integrierter Schaltungen
DE2952441A1 (de) Laminiertes elektronisches bauteil und verfahren zur herstellung solcher bauteile
DE2300847A1 (de) Schmelzbare verbindung fuer integrierte schaltungen
DE1216437C2 (de) Verfahren zur herstellung einer mikrominiaturisierten integrierten halbleiterschaltungsanordnung
DE2118430A1 (de) Dickschicht Induktor mit feitomag netischem Kern
DE1933731A1 (de) Verbindungselemente fuer Halbleiterschaltungselemente und integrierte Schaltungsanordnungen
DE2646404A1 (de) Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit
DE2705757C2 (de) Dynamischer Schreib-Lese-Speicher
DE2045567C3 (de) Integrierte Halbleiterschaltung
DE2117365A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE2044975C3 (de) Halbleiteranordnung mit verminderter Zuleitungsinduktivität
DE3235772A1 (de) Mehrschichtkondensator
DE2541651A1 (de) Ladungsuebertragungsvorrichtung
DE10318422B4 (de) Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben
DE2514139A1 (de) Verfahren zum herstellen eines kondensators
DE60024784T2 (de) Feldemissionsanordnung
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE2203892C3 (de) Transistoranordnung mit mehreren zur Leistungserhöhung bei hohen Frequenzen parallel geschalteten Transistorelementen
DE4222785C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1614155A1 (de) Integrierte Schaltung mit sich ueberkreuzenden Verbindungsleitern

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8363 Opposition against the patent
8331 Complete revocation