DE2408402A1 - Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit - Google Patents

Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit

Info

Publication number
DE2408402A1
DE2408402A1 DE19742408402 DE2408402A DE2408402A1 DE 2408402 A1 DE2408402 A1 DE 2408402A1 DE 19742408402 DE19742408402 DE 19742408402 DE 2408402 A DE2408402 A DE 2408402A DE 2408402 A1 DE2408402 A1 DE 2408402A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor layer
areas
layer
circuit unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19742408402
Other languages
English (en)
Inventor
Dan Russell Boyd
Anthony Gerard Dervan
Jerry Wayne Zimmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of DE2408402A1 publication Critical patent/DE2408402A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

PATENTANWÄLTE Bft.-PHIL. G. NICKEL · DR.-ING. J. DORNER
8 MÖNCHEN 15 LANDWEHRSTH. 35 · POSTFACH 104
TEL. (0811) 55 5719
München, den 18. Februar 1974
Anwaltsaktenz.: 27 - Pat. 72
Raytheon Company, 141 Spring Street, Lexington, Mass. 02173, Vereinigte Staaten von Amerika
Verfahren zur Herstellung integrierter Schaltungen bzw. nach einem solchen Verfahren hergestellte integrierte Halbleiter-Schaltungseinheit.
Die Erfindung bezieht sich auf integrierte Schaltungen mit
einer auf einem Trägerkörper angeordneten Halbleitersohicht, in welcher eine Anzahl aktiver und/oder passiver Halbleiter-Schaltungselemente gebildet sind.
An anderer Stelle ist ein Aufbau für mikrominiaturisierte in tegrierte Schaltungen vorgeschlagen worden, bei welchen der Abstand zwischen den Übergangsbereichen und den Emitter- und/oder Basi3bereichen nur wenige tausendstel Millimeter beträgt. Eine solche Verminderung der Abmessungen ist durch die Verwendung einer Isolation zwischen den Schaltungselementen möglich geworden, welche durch Ätzen des Halbleiter-Trägerkörpers, dessen Hauptebene eine £iOOJ- Kristallebene ist, hergestellt werden.
Durch die Erfindung soll die Aufgabe gelöst werden, die Ab- ■ ' stände zwischen den aktiven und/oder passiven Schaltungselemente^! einer integrierten Halbleiter-Schalteinheit noch weiter vermindern zu können und die Aufbringung weiterer Schichten, etwa ■ , zur Herstellung einer Verbindungsleitermatrix, zu erleichtern.
Diese Aufgabe wird erfindungsgemäß bei einem Verfahren zur Herateilung integrierter Schaltungen mit einer auf einem Trägerkörper angeordneten Halbleiterschicht, in welcher eine Anzahl aktiver und/oder passiver Halbleiter-Schaltungselemente gebildet sind, dadurch gelöst, daß daa Halbleitermaterial in-bestimmten Bereichen, die sich, durch die genannte Halbleitersshicht erstrecken, entfernt wird und diese Bereiche mit Isolationswerkstoff bei einer Temperatur auegefüllt werden, welche unter der Plastifizierungstemperatur des Halbleitermaterials liegt.
Eine insbesondere nach einem solchen Verfahren hergestellte, integrierte Halbleiter-Schaltungseinheit mit einer Anzahl aktiver und/oder passiver Halbleiter-Schaltungselemente t die in bestimmtem Abstand voneinander angeordnet sind, ist erfindungsgemäß dadurch gekennzeichnet, daß die Zwischenräume, welche diese Halbleiter-Schaltungselemente voneinander trennen, mit festem
Isolationswerkstoff erfüllt sind, der ein Oxid des Halbleiter-
werkstoffs Bit starkem Verunreinigungsgehalt oder mit starker Dotierung enthält oder hieraus besteht.
Nachdem in den mikrominiaturisierten Schaltungseinheiten mit den darin befindlichen Übergangsbereichen feste Isolationabereiche hergestellt sind, die bei Temperaturen gebildet wurden, di· unterhalb der Plastifizierungstemperatur des Halbleittr-Tragerkörpers liegen, wird die Wanderung von Übergängen während dtr einzelnen Verfahrensachritt· wesentlich vermindert.Folglich können di· Abstände zwischen den Übergängen weiter vermindert werden, wodurch das Produktionsergehnis verbessert wird, da «in größerer Spielraum für die Fehlausrichtung von Masken aur Verfügung steht oder noch kleinere Geräte hergestellt werden können. Zusätzlich steht «ins verhältnismäßig glatte Oberfläche für das Aufbringen metallischer Verbindung*- ι leiter »wischen den aktiven Elementen aur Verfügung.
Nachdes) dia *rfindungsgemäß· Schaltungseinheit durch Verfahrens- ' schritt· hergestellt wird, bei denen ·■ nur au Minimalen . Wanderungen der Übergang· nach ihrer Herstellung k«wrt, können
409834/0930
epitaktische Widerstände bowohl auf der Oberfläche als auch unter der Oberfläche des Halbleiterkörpers genau hergestellt werden, wodurch die Größe der Schaltungseinheit weiter verringert wird und/oder eine Verbesserung der Reproduzierbarkeit bei der Herstellung solcher Schaltungseinheiten in großem Maßstab erzielt werden, kann.
Im einzelnen wird als Trägerkörper ein Täfeichen p-leitenden Halbleitermaterials verwendet. Darauf wird eine apitaktische Halbleiterschicht aufgebracht-, welche sowohl als Kollektoren für Transistoren als auch zur Bildung von Widerständen dienen kann und verhältnismäßig dünn ist. In dieser Schicht werden p-leitende Basisbereiche gebildet.
Beim Eindiffundieren der Basisbereiche wird vorzügeweie· eine DiffuBionstemperatur verwendet, die unter der Plaetifizierungstemperatur von Silizium liegt, so daß nur eine verhältnismäßig geringe Wanderung des Subkollektor in den Kollektorbereich hinein stattfindet.
Eine Isolation wird durch Ätzen mit bevorzugter Richtung oder anisotropes Ätzen durch die epitaktische Halbleiterschicht hindurch bei niedrigen Temperaturen hergestellt, so daß ein verhältnismäßig geringes Diffundieren der hochleitfähigen Subkollektorbereiche stattfindet. Danach wird über der Oberfläche des Schaltungsträgertäfeichene eine Oxidschicht mit geringer Verunreinigung oder Dotierung und eine niedrige Verunreinigung aufweisende Nitrid-Schutzschicht aufgebracht, welche auch die nn/t bevorzugter Richtung ausgeätzten Bereiche überdecken. Sodann wird über das Schaltungsträgertäfeichen eine Oxidschicht hoher Verunreinigung aufgebracht, welche sich unterhalb der Plastifizierungstemperatur dee Materials de· Halbleitertäfelchens erweicht und die Isolationsrillen ausfüllt. Das Schaltungsträgertäfeichen wird auf eine Temperatur erhitzt, bei welcher sich die hohe Verunreinigung enthaltende Oxidschicht erweicht und so stark fließfähig wird, daß sich eine in wesentlichen glatte Oberfläche ergibt. Die Schichten geringer Verun-
409834/0930
reinigung hindern die Dotierung oder Verunreinigung aus der Schicht mit dem hohen Verunreinigungsgehalt an einer Verunreinigung der aktiven Schaltungselemente während des Erhitzens.
Durch nachfolgendes Abätzen wird die Schicht hoher Verunreinigung bis zu der Schicht niedriger Verunreinigung entfernt, während die durch richtungsbevorzugtes Abätzen entstandenen Isolationsbereiche im wesentlichen mit dem Oxidmaterial hoher Verunreinigung ausgefüllt bleiben, das über den Schutz- und/oder Sperrschichten niedriger Verunreinigung liegt. Man erhält auf diese V/eise eine im wesentlichen glatte Oberfläche, auf welche eine oder mehrere Verbindungsleitermatrizen aufgebracht werden können, die auch unter Anwendung niedriger Temperaturen gebildet werden.
Nachdem also die Wanderung der Übergänge während der Verfahrensschritte bei niedrigen Temperaturen wesentlich verringert wird, können Größe und Abstand der aktiven Schaltungselemente weiter vermindert werden und/oder der Prozentsatz brauchbarer Schaltungseinheiten wird bei der Produktion wesentlich erhöht. Das Eindiffundieren der Emitter wird durchgeführt, nachdem die Isolationsbereiche ausgefüllt sind, wobei Verfahrensschritte unter Anwendung geringerer Temperaturen durchgeführt werden, als dies normalerweise der Fall ist, um die Übergänge im wesentlichen an iirren ursprünglichen Stellen zu belassen. Folglich erhält man verhältnismäßig seichte Übergangsbereiche und verhältnismäßig dünne epitaktische Widerstandsschichten, die einen verhältnismäßig hohen Widerstand je Flächeneinheit aufweisen.
Dadurch, daß an den Stellen, an welchen eine richtungsbevorzugte Ätzung zur Herstellung der Isolationsbereiche durchgeführt wird, die Basis-Kollektor-Übergänge freigelegt werden, wobei die Begrenzungswandungen der Isolationsbereiche in /11 ii-Kristallebenen liegen, kann im wesentlichen jede gewünschte und kontrollierte Verminderung der Trägerlebensdauer erreicht werden, wodurch die Schaltgeschwindigkeiten der betreffenden Schaltungselemente erhöht werden.
- 4 409834/0930
Im übrigen bilden zweckmäßige Ausgestaltungen Gegenstand der anliegenden Ansprüche, auf welche zur Vereinfachung und Verkürzung der Beschreibung hiermit ausdrücklich hingewiesen wird.
Nachfolgend werden Einzelheiten durch die Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die anliegenden Zeichnungen näher erläutert. Es stellen dar:
Fig. 1 bis 4 SchnittdarStellungen eines Halbleiterkörpers in den verschiedenen Zuständen auf dem Wege der Herstellung einer integrierten Schaltungseinheit und
Fig. 5 einen Schnitt durch einen Halbleiterkörper einer Schaltungseinheit gemäß einem anderen Ausführungsoeispiel.
In Figur 1 ist ein Schnitt- durch ein Halbleitertäfeichen gezeigt, in welchem ein Transistor als Teil einer integrierten Schaltung gebildet ist. Das mit 10 bezeichnete Halbleitertäfelchen ist aus einem Einkristall aus Halbleitermaterial geschnitten, welcher in Richtung der kristallographischen jjOOf Achse gewachsen ist und beispielsweise mit einer p-leitenden Verunreinigung, etwa mit Bor, dotiert ist, so daß der spezifische Widerstand in der Größenordnung von 1 Ohmzentimeter liegt. Es sei darauf hingewiesen, daß auch andere spezifische Widerstände und andere Leitfähigkeitstypen vorgesehen sein können, daß also die hier vorgeschlagene Konstruktion auf pnp-Transistoren und auf npn-Transistoren und zugehörige Schaltungen anwendbar ist.
In dem Halbleitertäfeichen 10 wird-durch die nachfolgend angegebenen Verfahrensschritte ein Subkollektor 11 gebildet. Hierzu wird eine nicht dargestellte Siliziumdioxidsehicht über dem Halbleitertäfeichen 10 aufgebracht, wobei eine Schichtdicke von beispielsweise 10.000 bis 20.000 Angstrom vorgesehen wird. Über d.ie Siliziumdioxidsehicht wird eine Photoresistmaske gelegt und in den Bereichen, in welchen Subkollektoren geoildet werden sollen, werden in der Photoresistmaske Öffnun-
409834/0930
gen in an sich bekannter v/eise hergestellt. Im .bereich dieser öffnungen der Photoresistmaske wird das Siliziumdioxid aufgelöst, so daß das Halbleitermaterial des Täfelchens 10 freiliegt und danach wird die Photoresistmaske wieder entfernt. Auf der Oberfläche des Täfelchens 10 wird durch die öffnungen der Siliziumdioxidschicht hindurch Antimon abgelagert und darauf wird das Halbleitertäfeichen 10 auf eine Temperatur ober-' halb der Plastifizierungstemperatur von Silizium erhitzt und für eine ausreichende Zeit auf dieser Temperatur gehalten, so daß sich Subkollektorbereiche ausbilden, welche 2 bis 10 ·10~^ mm dick sind und vorzugsweise eine Stärke von etwa 3 · 10 ~-> mm haben und einen Oberflächenwiderstand von 10 bis 50 0hm je cm^
2
und vorzugsweise von 25 0hm je cm aufweisen, waa weniger ist, als bei Subkollektorbereichen üblicher Dotierungskonzentration, so daß eine Quelle von Verunreinigungen, welche in nachfolgend abgelagerte Schichten ausdiffundieren könnten, verkleinert oder beseitigt wird.
Die Siliziumdioxidschicht wird nun entfernt und ein durch Epitaxie aufgewachsener Bereich 12 wird über der gesamten Oberfläche des Halbleitertäfelchens 10 gebildet, wobei vorzugsweise niedrige Temperaturen zur Anwendung kommen. Beispielsweise kann die Schicht 12 aus einer gasförmigen Atmosphäre von SiH^ + AsH-, bei einer Temperatur zwischen 950° C und 11500C abgelagert werden, wobei eine solche Behandlungszeit vorgesehen wird, daß sich eine Dicke der Schicht 12 zwischen 1 und 10 .· ΊΟ'-* mm und vorzugsweise eine Stärke von 2,5 ' 10"-* mm ergibt und ein spezifischer Widerstand zwischen 0,1 und 10 Ohmzentimeter, vorzugsweise von 0,25 Ohmzentimeter erzielt werden. Die Bildung der Schicht 12 geschieht vorzugsweise bei einer Temperatur von etwa 1010° C, was unter der Plastifizierungstemperatur von Silizium (etwa 1050° C) liegt, so daß die Temperatur bei diesem Verfahrensschritt niedriger ist, als die normalerweise beim epitaktischen Aufwachsenlassen von Schichten verwendete Temperatur ist. Hierdurch wird ein Ausdiffundieren von dem Subkollektorbereich 11 vermindert. Zusätzlich ist ein Ausdiffundieren in denjenigen Bereichen, in welchen sich kein Subkollektor befindet, praktisch
409834/0930
ausgeschlossen und es tritt im wesentlichen keine Wanderung des Überganges zwischen dem Halbleitertäfeichen 10 und der epitaktischen Schicht 12 auf.
Durch Diffusion werden nun Basisbereiche 14 aus p-leitendem Dotierungs- oder Verunreinigungsmaterial in dem n-leitenden epitaktisch gebildeten Halbleitermaterial 12 hergestellt. Ggf. können diese Bereiche in der Weise gebildet werden, daß der Basisbereich über die gesamte Oberfläche des Halbleitertäfelchens 10 aufgebracht und dann einzelne Bereiche der Basis durch richtungsbevorzugtes Ätzen abgeteilt werden. Nachdem aber die einzelnen Schaltungselemente in den verschiedenen Teilen des Schaltungsträgertäfelchens unterschiedliche Eigenschaften besitzen, ist es vorteilhafter, die Basisbereiche durch eine Maske hindurch eindiffundieren zu lassen. Zu diesem Zwecke wird eine nicht dargestellte Siliziumdioxidschicht in einer Stärke von etwa 3000 Angstrom über die gesamte epitaktisch aufgebrachte Schicht 12 abgelagert und in die Siliziumdioxidschicht werden Öffnungen durch eine Photoresistmaske hindurch eingeätzt, wonach die Photoresistmaske wieder entfernt wird. ' .Das Schaltungsträgertäfeichen wird dann auf 900° C bis 1000° C erhitzt und wird vorzugsweise in einer Atmosphäre, welche Bortribromid und Sauerstoff enthält, auf eine Temperatur von etwa 900° C erhitzt, um das Bor durch die· Öffnungen der Siliziumdioxidmaske in die epitaktisch aufgebrachte Schicht 12 eindiffundieren zu lassen, wonach überschüssiges Bor wieder entfernt wird. Das Halbleitertäfeichen wird in einer oxidierenden Atmosphäre auf 950° C bis 1200° C und vorzugsweise auf etwa 1000 C für eine solche Zeitdauer erhitzt, daß sich eine Tiefe der Basisschichten von 0,5 bis 3>0 und vorzugsweise von etwa 1,0 ·10~^ιμι ergibt, wobei sich ein Oberflächenwiderstand von
ρ 50 bis 1000 und vorzugsweise von 650 0hm je cm einstellt. Während dieses Verfahrens werden auf der Oberfläche des Schaltungsträgertäf elchens aufgrund der oxidierenden Atmosphäre, die bei dem Eindiffundierenlassen der Basisbereiche verwendet wird, Oxidschichtdicken von mehreren 1000 Sngstrom -gebil-det. —-
■ - 7 40983 4709
2408A02
in dem in Figur 2 gezeigten Herstellungszustand sind in dem Halbleitertäfeichen 10 nach Figur 1 V-förmige Rillen oder Einschnitte 16 hergestellt. Diese Rillen oder Einschnitte werden so gebildet, daß in die Oxidschicht, die sich während des Eindiffundierenlassens der Basisbereiche bildet, über eine Photoresistmaske Öffnungen eingeätzt werden, so daß das Halbleitermaterial freigelegt wird, wobei sich die Öffnungsränder im wesentlichen mit den Kanten decken, welche im Schnittbereich der kristallographischen η 1 U-Ebene und der Jj0Of-Ebene des Halbleiterkörpers gelegen sind. Ggf. kann ein richtungsbevorzugtes Ätzen erfolgen, wobei der Halbleiterkörper mit seiner Oberfläche in der kristallographischen Jj IC?-Ebene liegt und die üffnungsränder im Schnittbereich der kristallographischen [λ Ebene und der JjOOJ-Ebene liegen. Das Halbleitertäfeichen 10 wird sodann einem richtungsbevorzugten Atzen unterzogen, das mit einer Lösung von beispielsweise Natriumhydroxid, Kaliumhydroxid oder irgendeiner organischen Lösung durchgeführt werden kann. Durch dieses richtungsbevorzugte Atzen wird in Richtung der ^lOOj-Kristallachse das Silizium bedeutend schneller entfernt als in irgendeiner anderen Richtung.
Man setzt das richtungsbevorzugte Ätzen fort, bis sich die V-förmigen Rillen 16 gebildet haben, wobei die Breite der öffnungen in der Oxidmaske vorzugsweise so groß ist, daß der G-rund der V-förmigen Rillen sich auf 0,5 bis 3 und, insbesondere auf 0,5 bis 1,0 Mikron in den Trägerkörper 10 des Schaltungsträgertäfelchens hinein erstreckt, so daß eine ausreichende Isolation zwischen benachbarten Bereichen der Schicht 12 erzielt wird, so daß eine Umpolung der Bereiche in dem Halbleitertäfelchen 10 durch elektrische Felder nicht zu einem Kurzschluß dieser Bereiche zwischen benachbarten Bereichen der Schicht 12 führt.
Vorzugsweise werden Teile der Übergänge zwischen dem Basisbereich und dem Kollektorbereich 14 bzw. 12 an den durch die richtungsbevorzugte Ätzung gebildeten Kristallflächen, welche in den η 1 iJ-Kristallebenen gelegen sind, freigelegt. Es hat sich
- ö 409834/0930
2403402
gezeigt, daß durch, entsprechende Auswahl der durch die richtungsbevorzugte Ätzung freigelegten Übergangslänge die Verminderung der Trägerlebensdauer in den betreffenden Bereichen gesteuert werden kann, so daß eine ganz bestimmte Erhöhung der Arbeitsgeschwindigkeit der betreffenden Halbleiterelemente erzielt wird.
Die Oberfläche des Halbleitertäfelchens 10 wird nun vorzugsweise dadurch passiviert, daß zunächst sämtliches Oxid von der Oberfläche des Trägertäfelchens entfernt wird und daß ein mehrschichtiger Isolationsbereich aufgebracht wird, der eine erste Oxidschicht 26 in einer Stärke von 300 bis 30OO Angstrom und vorzugsweise in einer Stärke von 500 Angstrom Dicke aus Siliziumdioxid enthält, das durch Oxidation bei einer Temperatur von 700° 0,1100° C und -vorzugsweise von 950° 0 geBildet ist. Ferner enthält der mehrschichtige Isolationsbereich eine zweite Schicht
28 aus Siliziumnitrid in einer Stärke von etwa 1500 Angstrom, die durch chemische Dampfablagerung bei einer Temperatur unterhalb 1000° C hergestellt worden ist.
Nun wird über die gesamte Oberfläche des Schaltungsträgertäfelchens, beispielsweise durch chemische Dampfablagerung bei einer Temperatur von 300° C bis 1000° 0 und vorzugsweise bei etwa 400° C aus einer auf Umgebungsdruck befindlichen Atmosphäre einer Phosphor-Siliziumverbindung oder Bor-Siliziumverbindung (Phosphene oder Diborane und Silane) in einem Träger wie beispielsweise Stickstoff oder Sauerstoff unter Hinzugabe eines Sauerstoffspenders, beispielsweise Kohlendioxid, Stickoxid oder reiner Sauerstoff, eine Schicht 29 aus Siliziumdioxid vorzugsweise in einer Stärke abgelagert', die mindestens 1 Mikron dicker als die Tiefe der Rillen 16 ist. Die resultierende Siliziumdioxidschicht besitzt eine Verunreinigungskonzentration von 1 % bis 50;· und vorzugsweise von 20 /., bis 30 \>, was dazu ausreicht, die Temperatur des Erweichungspunktes für die Schicht
29 beträchtlich herabzusetzen, so daß diese Schicht auf der Überfläche des Halbleitertäfelchens 10 wänrend des nachfolgenden Verfahrensschrittes gleichförmig fließt, wenn der Halbleiterkörper auf einer Temperatur unterhalb der Plastifizierungstemperatur gehalten wird, nachdem aber die Schicht 29 von dem HaIb-
— 9 —
409834/0930
leiterkörper durch die Trennschichten 26 und 28 isoliert wird, kann der hohe Verunreinigungsgehalt der Schicht 29 bei den nachfolgenden Verfahrensschritten, die bei erhöhter Temperatur durchgeführt werden, durch die Schichten 26 und 28 in wesentlichem Maße hindurchdiffundieren und kann daher keinen nachteiligen Einfluß auf die Qualität der aktiven Halbleiterelemente nehmen. Zwar ist es" auch möglich, nur eine einzige Oxidschicht-26 ohne die Verwendung einer i^itridschicht 28 vorzusehen, wenn die Schicht 26 ausreichend dick ist, um in genügendem Maße das Eindringen von Verunreinigungen aus der Schicht 29 in das Halbleitermaterial während der Verfahrensschritte erhöhter Temperatur zu verhindern, doch ist vorzugsweise auch die Schicht 28 vorgesehen, da das Nitrid eine bessere Diffusionssperre für solche Verunreinigungen darstellt. Das Täfeichen 10 wird dann auf eine Temparatur von 900° C bis 1200° C, vorzugsweise aber auf eine Temperatur unterhalb der Plastifizierungstemperatur des Silizium, beispielsweise also etwa 1000° C erhitzt, was zweckmäßig in einer oxidierenden Atmosphäre und während einer Zeit von beispielsweise einer Stunde geschieht, so daß sich die Schicht 29 erweicht und sich gleichmäßig fließend im wesentlidaen über die gesamte Oberfläche verteilt und glättet. Das Täfeichen 10 wird dann in einem geeigneten Oxid-Atzmittel, beispielsweise in verdünnter Flußsäure für eine Zeitdauer geätzt, welche dazu ausreicht, die Schicht 29 bis zu der Nitridschicht 28 über den Basisbereichen 14 abzuätzen. Die killen 16 bleiben im wesentlichen mit dem Material der Schicht 29 ausgefüllt, so daß sich schließlich eine glatte Oberfläche ergibt.
Aus Figur 3 ist zu ersehen, daß dann als Unterlage für aufzubringende Leiter zur Verbindung der Schaltelemente nach einem beliebigen Verfahren eine Siliziumdioxidschicht 30 in einer Stärke von 2000 Ä*ngstrom bis 10.000 Angstrom und vorzugsweise in einer Stärke von 6000 Sngstrom aufgebracht wird. Vorzugsweise wird auch die Siliziumdioxidschicht 30 bei einer Temperatur hergestellt, die unter der Plastifizierungstemperatur des Siliziums liegt und daher die Lage der Halbleiterübergänge in dem Bauteil nicht wesentlich beeinflußt. .Bereiche der Siliziumdioxidschicht 30, in welchen Kontakte zu den verschie-
- 10 -
409834/0930
denen Halbleiter-Schaltungselementen hergestellt werden sollen, werden dadurch entfernt, daß.auf dem Schaltungsträgertäfeichen eine Photoresistmaske gebildet will und in der Maske an Stellen Öffnungen vorgesehen werden, an denen später Kontakts hergestellt werden sollen. Durch die öffnungen hindurch wird dann die Siliziumdioxidschicht 30 abgeätzt und die Photoresistmaske wird dann wieder entfernt.
Bestimmte Stellen, beispielsweise der Emitterkontaktbereich 32 und der Kollektorkontaktbereich 34, werden nun zur Abätzung der Siliziumnitridschicht 28 einem Ätzvorgang unterzogen, indem eine Photoresistmaske über die übrigen Kontaktöffnungen aufgebracht wird, etwa über die Basiskontaktöffnung 40, so daß also die freigelegte Siliziumnitridschicht in den Bereichen 32 und 34 mit einer Lösung aus heißer Salpetersäure ad.dr einem anderen geeigneten Nitrid-Ätzmittel entfernt werden kann und die Siliziumoxidschicht 26 freigelegt wird, die dann wiederum durch ein geeignetes Siliziumoxid-Ätzmittel entfernt werden kann.
An' den Stellen, an welchen das Silizium auf diese Weise freigelegt worden ist, werden dann die Emitterbereiche 36 in den Basisbereichen 14 und die Kollektoranschlußbereiche 38 in der Schicht 12 gebildet. Aufgrund der geringen Dicke und daher aufgrund des verhältnismäßig niedrigen Widerstandes der Schicht 12 hat der Kollektoranschlußbereich 38 im wesentlichen Kontakt mit dem Subkollektor 11 und daher ist es nicht notwendig, diesen V/i der s tandswert weiter durch besondere Diffusionsvorgänge oder durch Herstellung eines unmittelbaren Kontaktes zu dem Subkollektor 11 zu vermindern. Wenn es aber wünschenswert ist, kann die Stelle, an welcher der Kollektoranschluß 38 hergestellt werden soll, durch richtungsbevorzugtes Atzen vertieft werden, so daß für die Kontaktherstellung der Bereich 11 freigelegt wird.
Die Emitterbereiche werden durch Diffusion in einer oxidierenden Atmosphäre unter Verwendung eines η-leitenden Dotierungs-
-.11 409834/0930
mittels gebildet, beispielsweise unter Verwendung flüssigen Phosphoroxichlorids, wobei eine Temperatur nahe der Plastifizierungstemperatur des Siliziums, vorzugsweise um etwa 970° C für eine Zeitdauer zur Wirkung gebracht wird, welche zu einer Tiefe des Emitterbereiches von etwa 0,5 Mikron führt, wobei die Emitterbereiche etwas mehr als 0,5 Mikron unter die kanten der Oxidschicht 26 reichen. Da die Diffusion der Emitterbereiche in einer oxidierenden Atmosphäre durchgeführt wird, entsteht außerdem über diesen Bereichen eine Siliziumdioxidschicht mit einer hohen Phosphorkonzentration in einer Dicke von 4 bis 700 Angstrom über den betreffenden Bereichen.
Zur Freilegung der ßasisbereiche werden die Emitter- und iollektorkontaktbereiche 34 mit einer Photoresistmaske abgedeckt und die Siliziumnitridschicht 28 wird an den Stellen 40 durch die Öffnungen in der Photoresistmaske hindurch freigelegt. Das Oxid, welches sich, wenn auch nicht in wesentlichem Maße über der Siliziumnitridschicht 28 gebildet hat, wird zusammen mit der Siliziumnitridschicht durch ein geeignetes Ätzmittel entfernt, beispielsweise durch Abätzen mit heißer Salpetersäure, so daß die Oxidschicht 26 freiliegt und die Photoresistmaske abgezogen werden kann. Das Oxid in sämtlichen liontaktbereichen, welches durch die Öffnungen in der Siliziumnitridschicht 28 freigelegt ist, wird zusammen m:.t dem Oxid, das sich während der Emitterdiffusion gebildet hat, durch ein geeignetes Verfahren, beispielsweise durch Sputter-Abtragung, entfernt, wobei das Halbleitertäfeichen einem Sputtervorgang in einer Argonatmosphäre niedrigen Druckes ausgesetzt wird und zur Erzeugung der Glimmlichtentladung ein Hochfrequenzfeld sowie eine Metall-Auftreffelektrode verwendet werden, die beispielsweise aus Titan besteht, das keine Verunreinigungen in das Halbleitertäfelchen trägt und nachfolgend von der Oberfläche des Täfelchens wieder entfernt werden kann. Das Sputtern wird bei diesem Verfahrensschritt fortgesetzt, bis die Siliziumbereiche freiliegen und dann wird das Halbleitertäfelchen in eine I''luß säure lösung getaucht, um das Titan zu entfernen, welches sich auf dem Täfeichen wieder abgelagert hat.
- 12 409834/0930
Aus Figur 4 ist zu erkennen, daß "nun Metallkontakte 42, 44 und 46 an den SteHLen 40, 32 und 34 auf dem Silizium hergestellt werden, indem das Halblextertäfeichen in eine Argonatmosphäre bei vermindertem Druck eingebracht wird, wo das Täfeichen zuerst von etwaigen Verunreinigungen gereinigt wird, die sich während des Entfernens des Titans durch Sputtern abgesetzt haben, indem ein Sputtern gegen eine neutrale oder inerte Auftreffelektrode durchgeführt wird, wonach eine Platinschicht durch Sputtern in allen Kontaktbereichen aufgetragen wird. Dann wird das Halbleitertäfeichen erhitzt, um die Grenzfläche zwischen Platin und Silizium in Platinsilizid überzuführen. Sodann wird das überschüssige Platin durch Abätzen in Königswasser entfernt. Nachdem Siliziumnitrid als Maske verwendet worden ist, um die Basisbereiche während des Entfernens des Oxids zum Zwecke der Metallkontaktablagerung zu schützen, entfällt ein mit hoher Genauigkeit durchzuführender Maskierungsvorgang, wodurch bei der Massenproduktion integrierter Schaltungen das Produktionsergebnis weiter verbessert wird.
Jetzt werden die Metallkontakte 48 hergestellt, die Verbindung zu den Kontaktbereichen haben, was durch einen geeigneten Metallisierungsprozeß geschehen kann, wie beispielsweise an anderer Stelle vorgeschlagen wurde.
In Figur 5 ist ein Teil einer integrierten Schaltung gezeigt, welcher ein anderer Teil derselben integrierten Schaltung sein kann, welche den Ausschnitt gemäß den Figuren 1 bis 4 enthält und auch gleichzeitig mit diesem Teil hergestellt werden kann. Der Aufbau des Teiles nach Figur 5 kann beispielsweise eine Hälfte einer Speicherzelle darstellen. Auf einem Trägerkörper 10 aus p-leitendem Halbleitermaterial befindet sich wieder eine Schicht 12, in welche Basisbereiche 14 eindiffundiert sind. Wie aus der Zeichnung ersichtlich, findet kein Subkollektorbereich 11 hoher Leitfähigkeit Verwendung, da imvorliegenden Falle !Eeile der Bereiche 12 unterhalb der Basisbereiche 14 als unter der Oberfläche befindliche ',Viderstands-
- 13 409834/0930
bereiche verwendet werden sollen, die zwischen verschiedenen Emittern 50 und 52 liegen, zwischen denen sich ein gemeinsamer Basisanschluß 54 befindet. Der Transistor, welchem der Emitter 52 angehört, liegt mit seinem Kollektorbereich näher an dem Kollektoranschluß 56 als der:. Transistor, welchem der Emitter 50 angehört, so daß dieser erstgenannte Transistor einen niedrigeren Kollektorbelastungswiderstand hat als der zum Emitter 50 gehörende Transistor, der weiter von dem Kollektoranschluß 56 wegliegt, so daß an seinem Kollektorstromkreis der zusätzliche Widerstand des Bereiches 12 anliegt, der sich zwischen den beiden Emitterbereichen der Transistoren erstreckt.
Wie aus Figur 5 ersichtlich, wird eine erste Gruppe von Kontakten 60 so aufgebracht, daß sie Verbindung mit dem Emitter-, Basis- und Kollektoranschlüssen haben, wonach eine Isolierschicht 62 Siliziumdioxid durch ein geeignetes Verfahren, beispielsweise durch Sputtern oder durch chemische Dampfablagerung über die gesamte Oberfläche des Halbleitertäfelehens aufgebracht wird. Dann, werden Öffnungen an bestimmten Stellen der Isolierschicht 62 gebildet und eine zusätzliche Gruppe von metallischen Anschlüssen oder Anschlußleitern 64 wird abgelagert, welche in einer Richtung quer zur Richtung der ersten Gruppe von Anschlußleitern 62 verläuft. Sodann wird eine Kontaktierung zu bestimmten Anschlüssen 60 hergestellt. Auf diese ¥/eise wird die gesamte integrierte Schaltung hergestellt, wobei Verbindungen von jedem Kontaktbereich auf dem Silizium-Halbleitertäfelchen zu bestimmten Schaltungspunkten an anderen Schaltungselementen derselben integrierten Schaltung oder zu Anschlüssen außerhalb der Schaltung geführt werden können.
Ein Kontakt 66, welcher mit dem Trägertäfeichen 10 Verbindung hat, ist vorgesehen, um das Täfeichen 10 auf einem bestimmten Potential oder auf Erdpotential halten zu können. Dieser Kontakt ist in einer breiten Mulde angeordnet, die durch richtungsbevorzugtes Ätzen durch die epitaktisch aufgewachsene Schicht auf dem Trägertäfeichen gleichzeitig mit der Bildung der Rillen λ- hergestellt worden ist. Der Kontakt 66 wird vor-
- 14 409834/0930
zugsweise gleichzeitig mit den Kontakten 60 in einem p-leitenden Bereich. 78 zur selben Zeit hergestellt, wie die Kontakte in den p-leitenden Kontaktbereichen 50, 52 und 56.
Dem Fachmann bietet sich im Rahmen der Erfindung eine Anzahl von Abwandlungsmöglichkeiten. Beispielsweise kann der Schaltungsaufbau ebenso wie die Anordnung der Schaltungselemente vielfältig umgestaltet werden. Die der Erfindung zugrundeliegenden Gedanken lassen sich bei der Herstellung einzelner Halbleiter-Schal tgeräte anwenden und auch bei der Herstellung einer beliebigen Anzahl integrierter Schaltungselemente auf ein und demselben Halbleitertäfeichen verwerten. Auch ist keine Beschränkung auf bestimmte Verunreinigungstypen, Temperaturbereiche oder Kontaktmetalle gegeben.
- 15 409834/0 9 30

Claims (17)

  1. Patentansprüche.
    Verfahren zur Herstellung integrierter Schaltungen mit einer auf einem Trägerkörper angeordneten Halbleitersdaicht, in welcher eine Anzahl aktiver und/oder passiver Halbleiterschaltungselemente gebildet sind, dadurch gekennzeichnet, daß das Halbleitermaterial in bestimmten Bereichen, die sich durch die genannte Halbleiterschicht erstrecken, entfernt wird und diese Bereiche mit Isolationswerkstoff bei einer Temperatur aufgefüllt werden, welche unter- der Piastifizierungstemperatur des Halbleitermaterials liegt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnetj; daß der Trägerkörper aus Halbleitermaterial eines bestimmten, ersten Leitfähigkeitstyps besteht daß die genannte Halbleiterschicht durch Epitaxie auf dem Halbleiterkörper gebildet wird und daß in der Halbleiterschicht Halbleiterübergänge gebildet werden.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Trägerkörper und/oder die Halbleiterschicht derart orientiert werden, daß die Oberfläche der Halbleiterschicht in eine /lOOjf-Kristallebene zu liegen kommt.
  4. 4. Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß die Bereiche, in denen das Halbleitermaterial vor dem Einbringen des Isolationswerkstoffs entfernt wird, durch richtungsbevorzugtes Ätzen von der in der £iOO^-Kristallebene gelegenen Oberfläche aus durch die epitaktisch aufgebrachte Halbleiterschicht hindurch gebildet wBrden.
  5. 5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Wände der Bereiche, in denen das Halbleitermaterial der Halbleiterschicht zur Bildung der Isolationsbereiche entfernt wird, in η 11F-Kristallebenen liegen.
    - 16 -
    409834/0930
  6. 6. Verfahren nach, einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß in den Trägerkörper mindestens auch noch ein Bereich eines zweiten Leitfähigkeitstyps eindiffundiert wird.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß in der genannten Halbleiterschicht ein dritten Bereich des erstgenannten Leitfähigkeitstyps durch Diffusion gebildet wird.
  8. 8. Verfahren nach Anspruch 4 und Anspruch 2 oder 3, dadurch gekennzeichnet, daß in den Bereichen, in welchen das Halbleitermaterial zur Bildung der Isolationsbereiche durch richtungsbevorzugtes Ätzen entfernt wird, Teile der Übergänge zwischen der genannten- Halbleiterschicht und einem darin eindiffundiertan ersten Bereich freigelegt werden.
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß in der genannten Halbleiterschicht zwischen dem ersten eindiffundierten Bereich und dem Trägerkörper ein durch Epitaxie gebildeter Widerstand hergestellt wird.
  10. 10. verfahren nach Anspruch 9, dadurch gekennzeichnet, daß zur Bildung eines Emitterüberganges zu dem ersten, in die Halbleiterschicht eindiffundierten Bereich ein weiterer Bereich mit zum Leitfähigkeitstyp des erstgenannten Bereiches entgegengesetztem Leitfähigkeitstyp in den ersten Bereich eindiffundiert wird.
  11. 11. Integrierte Halbleiter-Senaltungseinheif mit einer Anzahl aktiver und/oder passiver Halbleiter-Schaltungselemente, · die in bestimmtem Abstand voneinander angeordnet sind, insbesondere hergestellt nach dem Verfahren gemäß einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Zwischenräume (16), welche diese Halbleiter-Schaltungselemente voneinander trennen, mit festem Isolationswerkstoff (29) erfüllt sind, der ein Oxid des Halbleiterwerkstoffs mit starkem Verunreinigungsgehalt oder mit starker "Dotierung enthält oder hieraus besteht.
    - 17 409834/0930
  12. 12. Schaltungseinheit nach Anspruch 11, dadurch gekennzeichnet, daß der Verunreinigungsgehalt zwischen ein Gewichtsprozent und fünfzig Gewichtsprozent liegt.
  13. 13· Schaltungseinheit nach Anspruch 11 oder. 12, dadurch gekennzeichnet, daß die mit Isolationswerkstoff erfüllten Zwischenräume, welche Isolationsbereiche bilden, eine unmittelbar an das Halbleitermaterial angrenzende Schicht (26, 28) aus isolationsmaterial enthalten, welche einen wesentlich geringeren Verunianigungsgehalt als die Isolationsbereiche im übrigen im Mittel haben.
  14. 14. Schaltungseinheit nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß die aktiven Schaltungselemente in einer durch Epitaxie auf dem Trägerkörper (10) gebildeten Halbleiterschicht (12) gelegen sind.
  15. 15- Schaltungseinheit nach Anspruch 13 oder 14, dadurch gekennzäehnet, daß die Oberfläche der bzw.. einer die Halbleiter Schaltungselemente enthältenden Halbleiterschicht in der £100/-Kristallebene gelegen ist.
  16. 16. Schaltungseinheit nach Anspruch 15, dadurch gekennzeichnet, daß die Zwischenräume (16) zwischen den Schaltungselementen durch richtungsbevorzugtes Ätzen von der in derriOOy-Kristallebene gelegenen Oberfläche der epitaktischen Halbleiterschicht durch diese hindurch in den Trägerkörper hinein gebildet
  17. 17. Schaltungseinheit nach Anspruch 16, dadurch gekennzeichnet., daß die Begrenzungswände der durch richtungsbevorzugtes Ätzen gebildeten Zwischenräume im wesentlichen in η 1 U-K.ristallebenen liegen.
    - 18 -
    409834/0930
    Leerseite
DE19742408402 1973-02-21 1974-02-21 Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit Pending DE2408402A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US33449873A 1973-02-21 1973-02-21

Publications (1)

Publication Number Publication Date
DE2408402A1 true DE2408402A1 (de) 1974-08-22

Family

ID=23307490

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742408402 Pending DE2408402A1 (de) 1973-02-21 1974-02-21 Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit

Country Status (4)

Country Link
JP (1) JPS49115688A (de)
CA (1) CA1013867A (de)
DE (1) DE2408402A1 (de)
GB (1) GB1461943A (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0041776A2 (de) * 1980-05-14 1981-12-16 Fujitsu Limited Verfahren zur Herstellung einer Halbleiteranordnung mit einer Isolationsstruktur
EP0044082A2 (de) * 1980-07-16 1982-01-20 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Halbleiteranordnung mit einer dielektrischen isolierenden Zone
NL8103986A (nl) * 1980-08-29 1982-03-16 Tokyo Shibaura Electric Co Geintegreerde halfgeleiderschakeling en werkwijze voor het vervaardigen daarvan.
WO1996024161A1 (en) * 1995-01-30 1996-08-08 The Whitaker Corporation Electronic device and process for making same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153345A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Manufacture of semiconductor device
EP0060205B1 (de) * 1981-03-16 1986-10-15 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Binäre Gläser mit niedrigem Schmelzpunkt zum Nivellieren der Oberflächen von integrierten Schaltungen mit Isolationsrinnen
US4630343A (en) * 1981-03-16 1986-12-23 Fairchild Camera & Instrument Corp. Product for making isolated semiconductor structure
US4492717A (en) * 1981-07-27 1985-01-08 International Business Machines Corporation Method for forming a planarized integrated circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0041776A2 (de) * 1980-05-14 1981-12-16 Fujitsu Limited Verfahren zur Herstellung einer Halbleiteranordnung mit einer Isolationsstruktur
EP0041776A3 (en) * 1980-05-14 1983-12-21 Fujitsu Limited Method of manufacturing a semiconductor device comprising an isolation structure
EP0044082A2 (de) * 1980-07-16 1982-01-20 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Halbleiteranordnung mit einer dielektrischen isolierenden Zone
EP0044082A3 (en) * 1980-07-16 1984-09-26 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device comprising a dielectric insulating region
NL8103986A (nl) * 1980-08-29 1982-03-16 Tokyo Shibaura Electric Co Geintegreerde halfgeleiderschakeling en werkwijze voor het vervaardigen daarvan.
DE3134110A1 (de) * 1980-08-29 1982-04-08 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Integrierte halbleiterschaltung
WO1996024161A1 (en) * 1995-01-30 1996-08-08 The Whitaker Corporation Electronic device and process for making same

Also Published As

Publication number Publication date
GB1461943A (en) 1977-01-19
CA1013867A (en) 1977-07-12
JPS49115688A (de) 1974-11-05

Similar Documents

Publication Publication Date Title
DE2954501C2 (de)
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2928923C2 (de)
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2926334C2 (de)
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3013559A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2655917A1 (de) Integrierte schaltung
DE3109074C2 (de)
DE1296263B (de) Verfahren zur Herstellung eines Transistors und nach diesem Verfahren hergestellter Transistor
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE1414538A1 (de) Unterschiedliche Leitfaehigkeitszonen aufweisende Halbleiteranordnung und Verfahren zu dessen Herstellung
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE2031831A1 (de) Halbleiterdiode und Verfahren zu ihrer Herstellung
DE2044863A1 (de) Verfahren zur Herstellung von Schottkydioden
DE2942508A1 (de) Lichtemittierende diode und verfahren zu ihrer herstellung
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE69009820T2 (de) Halbleiteranordnung mit eindimensionalen Dotierungsleitern und Verfahren zur Herstellung einer derartigen Halbleiteranordnung.

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee