DE2954501C2 - - Google Patents

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung von der im Oberbegriff des Patentanspruchs angegebenen Art. Im Telefunken-Fachbuch "Digitale Integrierte Schaltungen", Berlin 1972, S. 161 ist das Schaltbild einer derartigen integrierten Schaltung angegeben, die Art der Realisierung als Halbleiterschaltung aber nicht näher beschrieben. Üb­ licherweise werden bei derartigen Schaltungen die diskreten Schaltelemente wie Dioden und Transistoren im Halbleitersub­ strat ausgebildet und miteinander durch metallische Leiter­ bahnen verbunden, die durch Öffnungen in einer das Substrat überdeckenden Isolatorschicht mit den Schaltelementen kon­ taktiert sind. Ferner ist es üblich, die Kontakte zu den im Halbleitersubstrat ausgebildeten Basis-, Kollektor- und Emitterzonen des Transistors mindestens teilweise durch metallische Leiterbahnen herzustellen.

Dies gilt z. B. für eine aus DE-OS 25 18 010 bekannte inte­ grierte Logikschaltung mit einem bipolaren Transistor, bei dem der Kontakt zur Kollektorzone zwar mittels einer polykristallinen Leiterbahn direkt auf der Oberfläche hergestellt wird, die Kontakte zu der Basis- und Emitterzone aber mittels Me­ tallkontakten durch Kontaktlöcher einer Isolatorschicht hindurch. Weitere Schaltelemente wie Dioden und Widerstände sind hierbei nicht vorhanden. Entsprechendes gilt auch für eine aus IBM Technical Disclosure Bulletin, Vol. 20, No. 1, Juni 1977, S. 146-148 bekannte Halbleiterspeicherschaltung. Aus IBM Technical Disclosure Bulletin, Vol. 14, No. 10, März 1972, S. 3208 ist es bekannt, in einer polykristallinen Halbleiterschicht durch selektives Oxidieren nichtleitende Bereiche und da­ zwischenliegende Leiter zu bilden.

Aus der JP-OS 51-40 866 ist es auch bereits bekannt, sämtliche Kontakte zu den im Halbleitersubstrat ausgebildeten Basis-, Kollektor- und Emitterzonen eines bipolaren Transitors durch Leiterbahnen aus polykristallinem Silizium herzustellen.

Aus DE-OS 21 01 609 ist eine integrierte Halbleiterschaltung bekannt, bei der eine Leiter­ bahn aus polykristallinem Silizium die im Substrat aus­ gebildeten Transistoren mit einem Außenanschluß verbindet, oberhalb der Transistoren von einem hochwärmefesten Metall und im Bereich des Außenanschlusses von einem leichter schmelzfähigen Metall überdeckt ist. Zwischen beiden Metallen ist ein Abschnitt der polykristallinen Siliziumschicht frei­ gelassen, der als Ballastwiderstand dienen kann. Ferner ist aus DE-OS 25 37 564 eine integrierte Halbleiterschaltung mit einer auf dem Substrat ausgebildeten und es stellenweise kontaktierenden polykristallinen Siliziumschicht bekannt, die einen von einer dotierten Isolierschicht überdeckten Bereich und einen entgegengesetzt dotierten Bereich auf­ weist, die sich an mindestens einer Stelle unter Bildung eines PN-Übergangs berühren, der eine Diode bildet. Sollen zwei solcher Dioden schaltungsmäßig verbunden werden, so müssen sie durch metallische Leiterbahnen, durch Öff­ nungen in der dotierten Isolatorschicht hindurch, ohmisch kontaktiert werden.

Aus der US-PS 40 41 518 ist es an sich bei einer integrierten Halbleiterschaltung bekannt, einen metallischen Kontakt zu einer Stromverbindungsbahn aus polykristallinem Silizium so anzuordnen, daß er einen PN-Übergang zwischen P- und N-dotierten Abschnitten der polykristallinen Siliziumschicht kurzschließt und den Kontakt zu beiden Dotierungsbereichen herstellt.

Der Erfindung liegt die Aufgabe zugrunde, für eine integrierte Halb­ leiterschaltung der eingangs genannten Art eine kompakte und mit hoher Integrationsdichte realisierbare Ausgestaltung anzugeben.

Diese Aufgabe wird erfindungsgemäß mit den kennzeichnenden Merkmalen des Patentanspruchs gelöst.

Bei der erfindungsgemäßen Halbleiterschaltung werden alle Zonen des Transistors ausschließlich mit polykristallinen Leiterbahnen kontaktiert, und auch die passiven Schaltele­ mente, nämlich Diode und Widerstand, sind in diesen poly­ kristallinen Siliziumleiterbahnen ausgebildet. Die Anbrin­ gung von Metallkontakten, die durch Kontaktlöcher einer Isolatorschicht hindurchgeführt werden müssen, ist deshalb weder für den Transistor noch für die passiven Schaltele­ mente erforderlich.

Eine Ausführungsform der Erfindung wird anhand der Zeichnungen näher erläutert.

Fig. 1 zeigt das Äquivalentschaltbild einer Ausführungsform der integrierten Halbleiterschaltung.

Fig. 2 bis 8 zeigen den Halbleiteraufbau in den verschiedenen Herstellungsstufen der integrierten Schaltung gemäß Fig. 1, wobei Fig. 3 einen Querschnitt, Fig. 2B und Fig. 4B bis 8B Draufsichten und die Fig. 2A und 4A bis 8A jeweils Querschnitte entsprechend den Linien A-A′ von Fig. 2B bzw. Fig. 4B bis 8B zeigen.

Die Ausführungsform gemäß Fig. 1 bis 8 betrifft eine Gate- oder Torschaltung, die in Fig. 1 im Äqui­ valentschaltbild dargestellt ist, und die als integrierte Schal­ tung ausgebildet werden soll. Diese Torschaltung besteht aus einem Transistorelement 1, dessen Kollektor mit dem Ausgangs­ anschluß 104 und dessen Emitter mit einem Stromversorgungsan­ schluß 105 verbunden ist, ferner aus zwei Widerständen 2 und 3, wobei der eine Widerstand 3 zwischen die Basis und den Emitter des Transistorelements 1 geschaltet und der andere Widerstand 2 an einen Stromversorgungsanschluß 101 angeschlossen ist, und schließlich aus drei Diodenelementen 4, 5 und 6, von denen zwei Diodenelemente 4 und 5 zwischen jeweils einem Eingangsanschluß 102 bzw. 103 und einem gemeinsamen Anschlußpunkt liegen, an den auch die andere Seite des Widerstandselements 2 angeschlossen ist, während das dritte Diodenelement 6 zwischen diesem ge­ meinsamen Schaltungspunkt und der Basis des Transistorelements 1 liegt.

Zur Herstellung einer solchen Schaltung wird gemäß Fig. 2 zunächst ein monokristallines Siliziumsubstrat 11 vom P-Typ mit einem spezifischen Widerstand von 10 Ohm · Zenti­ meter hergestellt, und an der Oberfläche des Substrats 11 wird ein monokristalliner Bereich 12 vom P-Typ mit hoher Störstel­ lenkonzentration als Kanalstopper ausgebildet, und zwar durch bekannte selektive Diffusionstechnik unter Verwendung einer (nicht dargestellten) Maske aus einer Siliziumoxydschicht. Dieser Bereich 12 ist ringförmig ausgebildet (z. B. rechteckig ringförmig), so daß er den vorgesehenen Transistorbereich, in welchem das Transistorelement ausgebildet werden soll, umgibt. Auf der Oberfläche dieses vorgesehenen Transistorbereiches wird ein Siliziumnitridfilm 14 ausgebildet, und unter Verwen­ dung dieses Siliziumnitridfilms 14 als Maske wird eine selek­ tive Oxydation der Oberfläche des Siliziumsubstrats 11 durch­ geführt. Als Ergebnis wird eine etwa 2 µm dicke Oxydschicht 13 gebildet, die in demjenigen Oberflächenbereich des Halbleiter­ substrats 11 eingebettet ist, auf welchem keine Schaltelemente ausgebildet werden sollen. Bekanntlich entwickelt sich die Oxydation des Siliziums auch in seitlicher Richtung, und des­ halb dringt die Siliziumoxydschicht 13 auch geringfügig in die vorgesehene Transistorfläche unterhalb des Siliziumnitridfilms 14 ein. Deshalb ist die Fläche, auf der nach der anschlie­ ßenden Entfernung des Siliziumnitridfilms 14 das monokristal­ line Silizium freiliegt, kleiner als die Fläche der ursprüng­ lichen Maske. Bei der Ausführungsform, bei der die Siliziumoxydschicht 13 um etwa 1 µm von der Seite her in die vorgesehene Transistorfläche eindringt, ergibt eine Schlitz­ breite der Maske von 4 µm eine Breite des später freiliegenden monokristallinen Siliziumbereiches von nur etwa 2 µm. Dies be­ deutet, daß das Muster der vorgesehenen Transistorfläche wesentlich feiner ausgebildet ist, als das hierfür verwendete Maskenmuster. Diese Erscheinung wird als Selbstreduktion oder Selbstverkleinerung des Mu­ sters bezeichnet. In der nächsten Stufe werden Störstellen­ atome vom N-Typ mittels der Ionen-Implantationsmethode auf der gesamten Oberfläche des Substrats eingebracht, und das Sub­ strat wird dann einer Wärmebehandlung unterworfen. Als Ergeb­ nis wird ein monokristalliner Bereich 15 vom N-Typ nur in der vorgesehenen Transistorfläche ausgebildet, da der Silizium­ nitridfilm 14 auf dieser Fläche wesentlich dünner ist als die Siliziumoxydschicht 13, wie aus Fig. 3 ersichtlich. Bei der Ausführungsform, bei der ein Silizium­ nitridfilm von 0,1 µm Dicke und eine Siliziumoxydschicht 13 von etwa 2 µm Dicke verwendet wird, wird vorzugsweise Phosphor bei einer Beschleunigungsspannung von 200 keV implantiert und die Wärmebehandlung in einer Stickstoffatmosphäre bei 1150° C 10 Stunden lang durchgeführt. Als Ergebnis wird ein monokristalliner Bereich 15 vom N-Typ gebildet mit einer Tiefe von etwa 5 µm und einem Schichtwider­ stand von etwa 300 Ω/. (Der Schichtwi­ derstand ist der Quotient ρ/d (Ω) aus dem spezifischen Widerstand ρ (Ω · cm) und der Schichtdicke d (cm); er gibt den Widerstand an, den ein beliebig großer quadratischer Bereich (Länge l = Breite b) der Schicht in der Längen- oder Breitenrichtung aufweist und wird deshalb durch das Symbol Ω/ gekennzeichnet). Wie Fig. 4 zeigt, wird die Siliziumnitridschicht 14 entfernt, so daß die Oberfläche 15′ des monokristallinen Bereichs 15 vom N-Typ freigelegt wird. Es folgt die Beschichtung mit einer Schicht aus polykristalli­ nem Silizium 16 auf der gesamten Oberfläche bis zu einer Dicke von 0,5 µm, wobei die Oberfläche thermisch oxydiert wird zur Bildung einer Siliziumoxydschicht 17, die die polykristalline Siliziumschicht 16 mit einer Dicke von etwa 0,05 µm überdeckt. Ein Photolack 18 wird selektiv aufgebracht, so daß er den als Anschlußfläche vorgesehenen Teil des N-Typ-Bereichs 15 und den für die An­ schlußverdrahtung vorgesehenen Anschlußbereich auf der poly­ kristallinen Siliziumschicht 16 überdeckt. Unter Verwendung dieses Photolacks 18 als Maske werden Verunreinigungsatome vom P-Typ selektiv in die polykristalline Siliziumschicht 16 durch Ionen-Implantation eingeführt. Bei dieser Ionen-Implanta­ tion wird vorzugsweise Bor bei einer Beschleunigungsspannung von 100 keV implantiert.

Die Photolackschicht 18 wird dann entfernt, und ein Sili­ ziumnitridfilm wird auf der gesamten Oberfläche des Substrats mit einer Dicke von 0,2 µm aufgebracht. Ein Photolack wird für das selektive Abätzen des Siliziumnitridfilms verwendet, wo­ durch man, wie in Fig. 5 dargestellt, einen verbleibenden Siliziumnitridfilm 19-1 erhält, der nur die vorgesehene An­ schlußfläche der polykristallinen Siliziumschicht 16 über­ deckt. Das Substrat wird dann einer thermischen Oxydations­ behandlung unterworfen, um selektiv die freiliegenden Teile der polykristallinen Siliziumschicht 16 in eine Silizium­ oxydschicht 20 umzuwandeln. Hierdurch werden Anschlüsse 16-8 und 16-10 ausgebildet, die aus gegeneinander isolierten Be­ reichen der polykristallinen Siliziumschicht bestehen. Bei dem Ausführungsbeispiel besteht die thermische Oxydation vorzugsweise aus einer Wär­ mebehandlung in Sauerstoffatmosphäre bei 1000° C während 6 Stunden. Während der Oxydation wird das Bor, mit dem die polykristalline Siliziumschicht 16 dotiert ist, aktiviert, so daß die polykristalline Siliziunschicht 16 die elektri­ schen Eigenschaften eines Halbleiters vom P-Typ erhält mit einem Bahnwiderstand von etwa 4 kΩ/, und gleichzeitig wird ein mit der Siliziumschicht 16 vom P-Typ in Kontakt stehender Halbleiterbereich 21 vom P-Typ mit einer Tiefe von 0,4 µm gebildet durch Diffusion des Bors in einen Teil des monokristallinen Bereiches 15 vom N-Typ des Substrates. Zu­ sätzlich ergibt sich durch die mit der Oxydation der poly­ kristallinen Siliziumschicht verbundene Selbstverkleinerung des Musters eine Breite des Musters der Leitungs- oder An­ schlußbahnen, die um etwa 1 µm kleiner ist als die Breite des ursprünglichen Maskenmusters.

Anschließend werden, wie in Fig. 6 dargestellt, diejenigen Teile der Siliziumnitridschicht 19-1, die vorgesehenen N-Typ- Bereiche der jeweiligen Anschlußbahnen überdecken, selektiv entfernt (bei der beschriebenen Ausführungsform sind das die Bereiche, die für die Emitter- und Kollektor-Elektrodenan­ schlüsse des Transistors und für die Dioden vorgesehen sind). Die verbleibenden Teile der Siliziumnitridschicht 19-2 werden als Maske für die Einführung einer N-Typ-Verunreinigung mit hoher Konzentration in die gewünschten Teile der Anschlußbe­ reiche verwendet. Bei der Ausführungsform wird eine an sich bekannte thermische Diffusions­ methode verwendet, bei der Phosphor bei 950° C 20 Minuten lang eindiffundiert wird. Während dieses Diffusionsvorganges wird Phosphor in die vorgesehenen N-Typ-Bereiche der polykristalli­ nen Siliziumschicht eingeführt, um diesen Halbleitereigen­ schaften mit etwa 20 Ω/ zu geben und um ferner hochdotier­ te monokristalline Bereiche 22 und 23 vom N-Typ mit einer Tie­ fe von etwa 0,4 µm im vorgesehenen Emitterbereich des monokri­ stallinen Bereichs 21 vom P-Typ bzw. im vorgesehenen Kollektor­ kontaktbereich des monokristallinen Bereichs 15 vom N-Typ aus­ zubilden. Diese polykristallinen Bereiche vom N-Typ haben je­ weils Kontakt mit den monokristallinen Bereichen, und Phos­ phor wird in die monokristallinen Bereiche eingeführt.

Als Ergebnis des beschriebenen Herstellungsprozesses er­ hält man einen NPN-Transistor mit einem monokristallinen Be­ reich 15 vom N-Typ als Kollektorbereich, einem monokristalli­ nen Bereich 21 vom P-Typ als Basisbereich und einem hochdo­ tierten monokristallinen Bereich 22 vom N-Typ als Emitterbe­ reich, sowie ferner Anschluß- oder Verbindungsbereiche 16-8 und 16-10 aus polykristallinem Silizium vom P- und/oder N-Typ, die mit den zugehörigen Bereichen des Transistors verbunden sind.

In einem anschließenden Schritt wird, wie noch beschrie­ ben wird, eine Metallisierung durchgeführt mit dem Zweck, un­ erwünschte PN-Übergänge, die in den Anschlußbereichen gebil­ det worden sind, kurzzuschließen und um die elektrische Leit­ fähigkeit der Elektroden- und Verdrahtungsteile der Verbin­ dungsbereiche außerhalb derjenigen Teile, die als Widerstän­ de bzw. als Anode, Kathode und PN-Übergänge von Dioden vorge­ sehen sind, zu erhöhen. Wie aus Fig. 7 ersichtlich, werden von der Oberfläche der Anschluß- oder Verbindungsbereiche dieje­ nigen Teile des verbliebenen Isolatorfilms 19-2 entfernt, die die unerwünschten PN-Übergänge 7-1 und 7-2 und die vorgesehe­ nen Leitungspfade 16-1 bis 16-8 überdecken, d. h. mit Ausnahme der vorgesehenen Widerstandsbereiche 2 und 3 und der vorge­ sehenen Diodenbereiche 4, 5 und 6. Auf diese Weise werden die genannten Bereiche 7-1, 7-2, 16-1 bis 16-8 freigelegt, während fünf Zonen 19-3 der Siliziumnitridschicht auf den nicht frei­ zulegenden Bereichen 2 bis 6 der Siliziumschicht verbleiben. Danach wird eine dünne Metallschicht auf der gesamten Ober­ fläche des Substrats abgeschieden, die dann wärmebehandelt wird zur Bildung eines Metall-Silizids 24 auf der freigeleg­ ten Oberfläche der Verbindungsbereiche. Danach wird die übrig­ gebliebene dünne Metallschicht entfernt. Gemäß der Ausführungsform wird als Metallschicht eine etwa 0,1 µm dicke Platinschicht aufgebracht, und die Wärmebe­ handlung wird in Stickstoffatmosphäre bei 600° C 30 Minuten lang durchgeführt, um eine Schicht aus Platin-Silizid zu bil­ den. Nach der Wärmebehandlung wird das Substrat in Aqua regia getaucht, um das überschüssige Platin zu entfernen, wodurch auf den freiliegenden Flächen der Anschlußbereiche eine Schicht von Platin-Silizid mit einem Bahnwiderstand von etwa 5 Ω/ übrigbleibt. Schließlich wird, wie in Fig. 8 gezeigt, die ge­ samte Oberfläche des Substrats mit einem Isolatorfilm 25 be­ schichtet, in dem dann Öffnungen an den gewünschten Stellen ausgebildet sind, die tief genug sind, um das Metall-Silizid zu erreichen. Danach werden selektiv Metallschichten derart aufgebracht, daß jede Metallschicht durch eine zugehörige Öff­ nung hindurch mit dem Metall-Silizid verbunden ist und sich auf der Oberfläche der Isolatorschicht 25 ausbreitet, um An­ schlüsse 101 bis 105 zu bilden. Da eine Isolatorschicht 20 durch selektive Oxydation der Siliziumschicht außerhalb der Verbindungsbereiche ausgebildet ist, können sich die Öffnun­ gen in der Isolatorschicht 25 auch bis außerhalb der Verbin­ dungsbereiche erstrecken, d. h. der Durchmesser dieser Öffnun­ gen kann größer sein als die Breite der Verbindungsbereiche, so daß nur eine weniger exakt fluchtende bzw. deckende Aus­ richtung dieser Öffnungen erforderlich ist. Die Metallschich­ ten 101 bis 105 können als Außenanschlüsse für äußere Verbin­ dungen oder als Verdrahtungspfade, die einzelne Schaltelemen­ te untereinander verbinden, oder zur Verbindung mit anderen Schaltelementen ausgebildet sein. Sie können auch ersetzt wer­ den durch Verbindungsbereiche oder -schichten, die aus dem gleichen polykristallinen Silizium hergestellt sind wie die Verbindungsbereiche 16-8 usw. in der unteren Schicht.

Das beschriebene Herstellungsverfahren liefert eine kom­ plette Torschaltung gemäß Fig. 1, wobei der NPN-Transistor 1 in dem monokristallinen Bereich des Substrates gebildet wird, die in der dünnen polykristallinen Siliziumschicht gebildeten Widerstandselemente 2, 3 und PN-Übergänge (Dioden) 4, 5 und 6 durch die Metall-Silizid-Schicht 24 verbunden sind, und die aus der Metallschicht gebildeten Außenanschlüsse 101, 102, 103, 104 und 105 mit den zugehörigen Metall-Silizid-Schichten 24 verbunden sind. Im einzelnen ist das Transistorelement 1 gebildet durch den monokristallinen Mesa-Bereich des Substra­ tes 11, der von der vergrabenen oder überdeckten Oxydschicht 13 umschlossen wird, und sein Emitterbereich bzw. sein Emit­ ter-Basis-PN-Übergang wird in dem von dem Verbindungsbereich 16-1 aus polykristallinem Silizium überdeckten Teil des Mesa- Bereiches ausgebildet durch Diffusion von Verunreinigungen durch diesen überlappenden Verbindungsbereich 16-1 hindurch. Dieser Verbindungsbereich 16-1, auf dem die Metall-Silizid- Schicht als Leitfähigkeitsbahn ausgebildet ist, erstreckt sich bis über den vergrabenen Feldoxydbereich 13 und ist mit dem Anschluß 105 verbunden und ebenfalls mit dem anderen Verbin­ dungsbereich 16-2, der ebenfalls als Leitfähigkeitspfad dient und die Verbindung mit dem Widerstandselement 3 herstellt. Das Widerstandselement 3 ist Teil des Verbindungsbereiches, jedoch frei von dem Metall-Silizid, so daß eine niedrige Leit­ fähigkeit beibehalten ist. Die Breite des Widerstandselemen­ tes ist bestimmt durch die selektive Oxydation zur Bildung des Verbindungsbereiches, und seine Länge ist bestimmt durch den Abstand der Metall-Silizid-Schichten auf den leitfähigen Abschnitten des Verbindungsbereiches. Das andere Ende des Widerstandselementes 3 setzt sich fort in einem Leitfähig­ keitspfad 16-3 mit Metall-Silizid, der mit dem Basisbereich 21 des Transistors 1 und mit dem N-leitfähigen Kathodenbereich der Diode verbunden ist. Letztere umfaßt einen PN-Übergang, der in der polykristallinen Siliziumschicht ausgebildet ist, und auf beiden Seiten dieses PN-Übergangs liegende P- bzw. N- Bereiche. Ein weiterer Leitfähigkeitspfad 16-4 ist mit dem P- leitenden Anodenbereich der Diode 6, den P-leitenden Anoden­ bereichen der Dioden 4 und 5 und einem Ende des Widerstands­ elementes 2 verbunden. Die N-leitenden Kathodenbereiche der Dioden 4 und 5 sind mit Leitfähigkeitspfaden 16-5 und 16-6 mit zugehörigen Metall-Silizid-Schichten verbunden, die durch eine gemeinsame Öffnung in der Isolatorschicht 25 zugänglich und durch die Öffnung mit den metallischen Anschlußschichten 102 bzw. 103 verbunden sind. Das andere Ende des Widerstands­ elementes 2 ist mit einem Leitfähigkeitspfad 16-7 verbunden, der aus einem Abschnitt des Verbindungsbereiches aus poly­ kristallinem Silizium mit darauf aufgebrachter Metall-Silizid- Schicht besteht und seinerseits mit der oberen Anschlußschicht 101 verbunden ist. Der Kollektor 15 des Transistors 1 ist über einen Leitfähigkeitspfad 16-8 mit der Metall-Silizid- Schicht 24 an die Anschlußschicht 104 angeschlossen.

Claims (1)

1. Integrierte Halbleiterschaltung mit einem bipolaren Transistor (1), mindestens einer mit dessen Basis verbundenen Diode (6) und einem zwischen Basis und Emitter geschalteten Widerstand (3), dadurch gekennzeichnet,
   daß ein Halbleitersubstrat (11) einen Oberflächenbereich aufweist, der von einer in die Hauptfläche des Halbleitersubstrats teilweise eingebetteten Isolatorschicht (13) umgeben ist und in welchem die Emitter- (22), Basis- (21) und Kollektorzone (15) des Transistors (1) ausgebildet sind;
   daß auf der Isolatorschicht (13) und dem Oberflächenbereich des Substrats eine selektiv dotierte polykristalline Siliziumschicht (16) in Form von Leiterbahnen ausgebildet ist, von denen eine erste Anschlußleiterbahn (16-1) den Oberflächenbereich überkreuzt und die im Überkreuzungsbereich ausgebildete Emitterzone kontaktiert, eine zweite und dritte Anschluß­ leiterbahn (16-3, 16-8) die Basis- bzw. Kollektorzone an der Oberfläche des Oberflächenbereichs kontaktiert und eine Verbindungsleiterbahn (16-2) die erste und zweite Anschlußleiterbahn (16-1, 16-3) miteinander verbindet;
   daß in der zweiten Anschlußleiterbahn (16-3) durch eine abschnittsweise abwechselnde P- bzw. N-Dotierung zwei entgegenge­ richtete PN-Übergänge (6, 7-1) gebildet sind, von denen einer die Diode (6) der Halbleiterschaltung bildet;
   daß in der Verbindungsleiterbahn (16-2) durch eine abschnitts­ weise abwechselnde P- bzw. N-Dotierung ein PN-Übergang (7-2) gebildet ist,
   und daß eine leitfähige Schicht (24) aus Metallsilizid die Abschnitte der Leiterbahnen mit Ausnahme des die Diode (6) bildenden PN-Übergangs und eines den Widerstand (3) bildenden Abschnitts der Verbindungsleiterbahn (16-2) überdeckt und den anderen PN-Übergang (7-1) der zweiten Anschlußleiterbahn (16-3) sowie den PN-Übergang (7-2) der Verbindungsleiterbahn (16-2) kurzschließt.