DE2422912A1 - Integrierter halbleiterkreis - Google Patents

Integrierter halbleiterkreis

Info

Publication number
DE2422912A1
DE2422912A1 DE2422912A DE2422912A DE2422912A1 DE 2422912 A1 DE2422912 A1 DE 2422912A1 DE 2422912 A DE2422912 A DE 2422912A DE 2422912 A DE2422912 A DE 2422912A DE 2422912 A1 DE2422912 A1 DE 2422912A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
junction
zone
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2422912A
Other languages
English (en)
Inventor
Yoshiyuki Kawana
Takeshi Matsushita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2422912A1 publication Critical patent/DE2422912A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/125—Polycrystalline passivation

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

It 2883
SONY CORPORATION Tokyo / Japan
Integrierter Halbleiterkreis
Die Erfindung betrifft allgemein einen integrierten Halbleiterkreis und insbesondere einen integrierten Halbleiterkreis mit hoher Stehspannung und stabilen und zuverlässigen Eigenschafteno
Es wurde bereits ein integrierter Halbleiterkreis vorgeschlagen, bei dem eine Isolierzone, z.B. mit P-Leitfähigkeit in einer Halbleitergrundplatte ausgebildet ist, mehrere Zonen mit N-Leitfähigkeit sind durch die Isolierzone mit P-Leitfähigkeit in Inseln unterteilt, Kreiseler mente sind auf jeder der Inseln ausgebildet, und diese Inseln sind durch PN-Übergänge zwischen den Inseln und der Isolierzone elektrisch isoliert. Wenn hierbei eine Isolierschicht, z.B. aus Siliziumdioxyd auf der Oberfläche des PN-Übergangs zur Isolierung bis in die Oberfläche des Substrats sich erstreckend ausgebildet wird, kann ein integrierter Kreis mit hoher Stehspannung und Zuverlässigkeit nicht erhalten werden. Der zuvor erwähnte bekannte Kreis wird nun anhand der Fig. 1 beschrieben, in der zwei PNP-Transistoren auf einem gemeinsamen Halbleitersubstrat mit gemeinsamen Kollektoren ausgebildet sind. Bei dem bekannten integrierten Kreis, der in Fig.l gezeigt i*t, wird ein Halbleitersubstrat 1 mit hoher -
409849/0790
Verunreinigungskonzentration und P-Leitfähigkeit bzw. niedrigem spezifischen Widerstand hergestellt, eine Halbleiterschicht 2 mit relativ niedriger Verunreinigungskonzentration und P-Leitfähigkeit wird auf dem Substrat 1 epitaxial gebildetr und eine Halbleiterschicht 3 mit relativ niederiger Verunreinigungskonzentration und N-Leitfähigkeit wird ebenfalls auf der Schicht 2 gebildet, um eineHalbleitergrundplatte 4 zu bilden. Eine Isolierschicht 5 z.B. aus Siliziumdioxyd wird auf der Oberseite 4a derHalbleitergrund platte 4 gebildet und ein Fenster 5c wird dann in der Isolierschicht 5 durch Fotoätzung gebildet-. Durch das Fenster 5c wird eine Verunreinigung mit P-Leitfähigkelt selektiv in die Halbleiterschicht 3 in einem solchen Ausmaß diffundiert, daß sich die P-Verunreinigung durch die N-Halbleiterschicht 3 erstreckt und eine P-Isolierzone 6 bildet. Die Halbleiterschicht 3 wird von der Isolierzone 6 bzw. zwei Inselzonen 7a und 7b in mehrere Zonen unterteilt. Bei der Bildung der Isolierzone 6 durch Diffusion wird eine Oxydschicht bzw. eine Isolierschicht 5' auf der Isolierzone 6 an der Stelle des Fensters 5c gebildet und schließt dieses. Eine P-Verunreinigung wird selektiv in die jeweiligen Inselzonen 7a und 7b diffundiert, um P-Zonen 8a und 8b zu bilden. Auf diese Weise werden zwei PNP-Transistoren 9a und 9b gebildet, die eine gemeinsame Kollektorzone haben, die aus dem P-Substrat 1 und der Halbleiterschicht 2 besteht, Basiszonen, die aus den Isolierzonen 7a und 7b gebildet sind und aus dem N-Halbleiter 3 bestehen und durch die Isolierzone 6 getrennt sind, und Emitterzonen, die aus den P-Zonen 8a"-und 8b bestehen.
Bei dem oben beschriebenen integrierten Kreis isoliert der PN-Übergang J zwischen der Isolierzone 6 und den Inselzonen 7a und 7b die jeweiligen Inselzonen 7a und 7b bzw. die Basiszonen der Transistoren 9a und 9b elektrisch, es wurde jedoch festgestellt, daß die Stehspannung des PN-Übergang J niedrig und unstabil ist. Die niedrige
409849/0790
Stehspannung und die Unstabilität des PN-Obergangs J werden dadurch verursacht, daß eine Oberflächenstufe Q_„
so
an der Oberfläche 4a der Grundplatte infolge der Siliziumdioxydschicht 5 auftritt, und der Oberflächenteil der Isolierzone 6 wird von der Oberflächenstufe Q00* wie Fig. 2 zeigt, teilweise zu einem P-Typ umgewandelt und es werden umgekehrte Zonen.10 gebildet, die sich von den Inseln bzw. den Basiszonen 7a und 7b der Transistoren 9a lind 9b in das Innere der Isolierzone 6 erstrecken. Die Bildung dieser umgekehrten Zonen 6 krümmt den PN-ttbergang J nahe seinem Oberflächenteil und macht seine Krümmung groß, so daß seine Stehspannung bei Anlegen eines großen elektrischen Feldes lokal verringert wird.
Da die Isolierzone 6 durch Diffusion der P-Verunreinigung durch das Fenster 5c gebildet wird, wie zuvor beschrieben wurde, wird die Verunreinigungskonzentration in der Isolierzone 6 nahe der Oberfläche 4a hoch j wenn sie das Fenster 5c erreicht. Daher werden PN-Übergänge J1, die von den umgekehrten Zonen 10 nahe ihren Fndteilen gebildet werden, die sich in die Isolierzone 6 erstrecken, in dem Teil der Isolierzone 6 mit hoher Verunreinigungskonzentration gebildet, so daß die Ausdehnung der Verarmungsschicht in diesem Teil gering ist, wenn eine Sperrspannung an den PN-Übergang J1 angelegt wird, und damit wird die Intensität des elektrischen Feldes, das angelegt wird, groß und seine Stehspannung wird gering.
Wenn eine Verdrahtung 11 aus einer leitenden Schicht zur elektrischen Verbindung des Emitters des Transistors 9a mit der Basis des anderen Transistors 9b auf der Isolierschicht 5 gebildet wird, wie Fig. 1 und 2 zeigen, und eine positive Spannung an der Verdrahtung 11 angelegt wird, wird die Bildung der umgekehrten Schicht 10 durch diese positive Spannung zusätzlich zu der Oberflächenstufe Qss weiter erhöht.
409849/079Q
Wenn das Halbleiterplättchen/ das den integrierten Kreis bildet, mit einem Schutzharz bedeckt wird, wird aus bestimmten Gründen eine Polarisierung in dem Harz hervorgerufen, die die Bildung der umgekehrten Schicht 10 begünstigt. Da z.B. die Isolierzone 6 mit der gemeinsamen Kollektorzone der Transistoren 9a und 9b in dem Beispiel der Fig. 1 und 2 elektrisch verbunden ist, wird die charakteristische Beziehung zwischen der Umkehrsperrspannung V,™, über der Kollektro-Basis-Strecke der Transistoren 9a und 9b und ihr Kollektor-Basis-Strom I__, in Fig. 3 durch die durchgehende Linie gezeigt, die angibt, daß der Strom I__ bei einer relativ niedriaen
UJB
Vorspannung an dem Kollektorübergang groß wird. Diese Kennlinie verschiebt sich nach oben und unten, wie durch Pfeile in Fig. 3 angegeben ist. Diese Verschiebung kann z.B. durch Änderungen der an die Verdrahtung 11 angelegten Spannung 11 hervorgerufen werden. Um die Stehspannung über der Kollektor-Basis-Strecke der Transistoren zu erhöhen und eine ideale Kennlinie zu erhalten, die durch die gestrichelte Linie in Fig. 3 gezeigt ist, ist es notwendig, die Stehspannung des PN-Übergangs zu verbessern und die Stabilität bzw. Zuverlässigkeit der Isolierzone 6 zu verbessern.
Um die Stehspannung und die Zuverlässigkeit der Isolierzone zu verbessern, wird ein Aufbau vorgeschlagen, wie ihn Fig. 4 zeigt, bei dem eine polykristalline Siliziumschicht 14 mit hohem Widerstand, z.B. mit einem spezifischen Widerstand von 2,5 χ 10 Ohmcm durch die Isolierschicht 5 auf der gesamten Oberfläche 4a der Halbleitergrundplatte 4 in einem Bereich gebildet, in den sich der PN-Übergang J, der durch die Isolierzone 6 gebildet wird, erstreckt, und die polykristalline Schicht 14 wird so ausgebildet, daß sie an beiden Seiten mit der Zone 6 und den Zonen 7a und 7b über dem übergang J in Ohm1sehen Kontakt steht.
409849/0790
Bei diesem Aufbau kann die Stehspannung im Vergleich zu derjenigen der zuvor beschriebenen bekannten Anordnung hoch gemacht werden. Dies bedeutet, daß in einem integrierten Kreis, in dem eine Isolierzone vorgesehen wird, um eine Isolierung durch ihren PN-Übergang zu erreichen, da der PN-Übergang stets eine Sperrvorspannung für die Isolierung erhält, die polykristalline Siliziumschicht hohen Widerstandes eine Spannung erhält, die an die Zonen 6, Ta und 7b an beiden Seiten der Siliziumschicht 14 angelegt wird, die an dem PN-Übergang J angreift, so daß ein Spannungsgradient in der Siliziumschicht 14 über dem PN-Übergang auftritt. Wenn eine Spannung von -1.000 Volt an die Zone 6 und eine Spannung von 0 Volt an die Zonen 7a und 7b beispielsweise angelegt wird, tritt ein Spannungsgradient von -100 bis 9 Volt in der Siliziumschicht 14 hohen Widerstandes auf. Daher wird eine negative Spannung an den übergang J nahe seiner Oberfläche von der Siliziumschicht 14 hohen Widerstandes angelegt und seine Oberflächenstufe Qec wird beseitigt, so daß die Bildung der umgekehrten Schicht unterdrückt wird. Der Spannungsgradient, der in der Siliziumschicht 14 hohen Widerstandes auftritt, wirkt so, daß ein niedriger Spannungsgradient auf den übergang J wirkt, der sich zu der Oberfläche 4a erstreckt, und die Expansion der Verarmungsschicht des Übergangs J eine niedrige Krümmung hat, um die Konzentration des elektrischen Feldes niedrig zu machen und die Stehspannung des Übergangs J zu erhöhen, wie in Fig. 4 durch eine gestrichelte Linie J, gezeigt ist.
Bei dem erwähnten bekannten Beispiel kann daher die Stehspannung im Vergleich zu der des vorherigen Beispiels groß gemacht werden und die Kennlinie kann stabilisiert werden. Bei diesem zweiten Beispiel jedoch wird infolge des Spannungsgradienten, der in der Siliziumschicht 14 hohen Widerstandes erzeugt wird, eine Spannung von z.B. - 80 Volt, wie in Fig. 4 angegeben ist, an den Ober-
409849/079Q
flächenteil des Übergangs J angelegt, und damit wird noch eine positive Spannung von -80 Volt - (-100 Volt) = +20 Volt an den gleichen Teil über die Isolierschicht 5 anaelegt, so daß die Stehspannung nicht ausreichend verbessert werden kann.
Der Erfindung liegt die Aufgabe zugrunde, einen integrierten Halbleiterkreis zu schaffen, der von den Nachteilen des Standes der Technik frei ist und eine hohe Stehspannung hat und in seinen Eigenschaften stabil und zuverlässig ist.
Durch die Erfindung wird ein integrierter Halbleiterkreis geschaffen, der mehrere Inselzonen des einen Leitfähigkeitstyps hat, die durch eine Isolierzone des anderen Leitfä'higkeitstyps isoliert sind, und bei dem eine polykristalline Halbleiterschicht hohen Widerstandes auf der gesamten Oberfläche des PN-übergangs zwischen der Isolierzone und den Inselzonen gebildet ist.
Zur Erläuterung eines Ausführungsbeispiels der Erfindung wird auf die Fig. 1 bis 6 Bezug genommen. Es zeigt:
Figur 1 einen Querschnitt eines üblichen Halbleiterkreises,
Figur 2 einen Querschnitt eines Teils der Fig. 1 in vergrößertem Maßstab,
Figur 3 ein Diagramm, aus dem Kennlinien des Beispiels der Fig. 1 hervorgehen,
Figur 4 einen Querschnitt eines weiteren üblichen integrierten Kreises,
Figur 5 einen Querschnitt des integrierten Halbleiterkreises gemäß der Erfindung, und
409849/0790
Figur 6 ein Diagramm, aus dem die Beziehung zwischen dem spezifischen Widerstand und der Verunreinigungskonzentration der Ausführungsform in Fig. 5 hervorgeht.
Anhand der Fig. 5 wird nun eine Ausführungsform der Erfindung beschrieben. In der Ausführungsform der Fig. 5 sind zwei PNP-Transistören 9a und 9b in Darlington-Schaltung angeordnet, wobei ihre Kollektoren in einem integrierten Kreis gemeinsam ausgebildet sind. Bei der Ausführungsform der Erfindung in Fig. 5 werden die beiden Transistoren 9a und 9b durch die gleiche Methode hergestellt, die anhand der Fig. 1 erläutert wurde. Ein Halbleitersubstrat mit P-Leitfähigkeit und niedrigem spezifischen Widerstand, z.B. ein Siliziumsubstrat 1, das eine Zone für einen Kollektoranschluß C haben kann, wird hergestellt, eine Siliziumhalbleiterschicht 2 mit P-Leitfähigkeit und relativ niedriger Verunreinigungskonzentration wird auf dem Siliziumsubstrat 1 epitaxial gebildet, und dann wird eine Siliziumschicht, z.B. eine Siliziumhalbleiterschicht 3 mit N-Leitfähigkeit und relativ niedriger Verunreinigungskonzentration auf der Siliziumschicht 2 epitaxial gebildet, um eine Siliziumgrundplatte 4 zu bilden. Ein Fenster (in Fig. 5 nicht gezeigt) wird durch Fotoätzung durch die Isolierschicht 5 gebildet und eine P-Verunreinigung wird durch das Fenster in die Schicht 3 selektiv diffundiert, um eine Isolierzone 6 zu bilden, die sich durch die Schicht 3 erstreckt. Die Isolierzone 6 unterteilt die Halbleiterschicht 3 in mehrere Teile, um zwei Inselzonen 7a und 7b zu bilden. Fenster (nicht gezeigt) werden auch durch die Isolierschicht 5 an den Stellen gebildet, die den jeweiligen Inselzonen 7a und 7b entsprechend, und eine P-Verunreinigung wird durch die Fenster selektiv in die Schicht 3 mit der Isolierschicht 5 als Maske diffuniert, um P-Zonen 8a und 8b in der Schicht 3 zu bilden. Dadurch werden zwei PNP-Transistoren 9a und 9b gebildet, die die Kollektorzonen des P-Substrats 1 und die P-Halbleiter-
409849/079Q
schicht 2 gemeinsam haben, bei denen die Basiszonen der Inselzonen 7a und 7b durch die Isolierzone 6 getrennt sind und aus der N-Leitfähigkeitsschicht 3 bestehen und/die Emitterzone aus den P-Zonen 8a und 8b bestehen.
Bei der Erfindung wird die Isolierschicht 5, die auf dem Teil der Oberfläche 4a liegt, an dem die PN-übergänge, die durch die Isolierzone 6 gebildet werden, insbesondere ihre Oberflächenteile Ja und Jb zwischen den Inselzonen 7a und 7b, wird durch Fotoätzung beseitigt, und stattdessen wird eine polykristalline Halbleiterschicht hohen Widerstandes wie eine polykristalline Siliziumschicht 14 hohen Widerstandes direkt vollständig gebildet. Bei der gezeigten Ausführungsform wird die polykristalline Siliziumschicht
14 hohen Widerstandes auch auf den Emitter-Übergang der beiden Transistoren 9a und 9b gebildet. Eine Isolierschicht 15 aus Siliziumdioxyd wird auf der gesamten polykristallinen Schicht 14 hohen Widerstandes gebildet. Die Schicht 14 und die Isolierschicht 15 aus Siliziumdioxyd werden in dem gleichen Reaktionsofen kontinuierlich durch Aufdampfen gebildet. Zuerst wird die polykristalline Siliziumschicht 14 mit einem spezifischen Widerstand von
4
z.B. 2,5 χ 10 Ohmcm und einer Dicke von 5.000 bis 10.000 8 gebildet, und dann wird die Siliziumdioxydschicht
15 auf der Siliziumschicht 14 mit einer Dicke von etwa
1 Mikron ohne Entfernung der Grundplatte 4 aus dem Reaktionsofen durch Austausch des dem Reaktionsofen zugeführten Dampfes gebildet. Nach der Bildung der SiO2-Schicht 15 auf der Siliziumschicht 14 werden die Schichten 14 und 15 dem Fotoätzverfahren unterworfen, um ihre unnötigen Teile zu entfernen.
Der spezifische Widerstand der polykristallinen Silizium-
4
schicht 14 kann zu etwa 1,5 χ 10 Ohmcm gemacht werden, wie zuvor erwähnt wurde, wenn die Verunreinigungskonzentration niedrig gewählt wird. In Fig. 6 gibt A die Ver-
4098 4 9/0790
unreinigungskonzentration der polykristallinen Siliziumschicht mit Arsen als Verunreinigung in Beziehung zu ihrem spezifischen Widerstand und B die gleiche Kennlinie des Ein-Kristall-Siliziums wieder. Wie aus diesen Kennlinien ersichtlich ist, wird, wenn die ■Verunreinigungskonzentration des polykristallinen Siliziums niedriger als 7 χ 10 Atome/cm wird, ihr spezifischer Widerstand sehr hoch im Vergleich zu demjenigen des Ein-Kristall-Siliziums.
Eine Verdrahtung 11 aus einer leitenden Schicht wird z.B. zwischen dem Emitter 8a des Transistors 9a und der Basis 7b des Transistors 9b auf der polykristallinen Halbleiterschicht 14 hohen Widerstandes und der Isolierschicht 15 diese verbindend gebildet.
Bei dem integrierten Kreis gemäß der Erfindung, der in der obigen Weise ausgebildet ist, wird die polykristalline Siliziumschicht 14 hohen Widerstandes direkt auf der Oberfläche 4a der Grundplatte 4 gebildet, die die Oberfläche des PN-Obergangs einschließt, der durch die Isolierzone 6 und deren Nähe gebildet wird, so daß keine Oberflächenstufe Qc_ auf der Oberfläche 4a der Grundplatte 4 und damit
üb
keine umgekehrte Schicht gebildet wird und die Stehspannung über dem übergang J nicht verringert werden kann. Da außerdem keine Isolierschicht zwischen der polykristallinen Siliziums chi ch.t 14 hohen Widerstandes und der Halbleitergrundplatte 4 vorhanden ist, wird das Anlegen der anhand der Fig. 4 beschriebenen Spannung verhindert und die Stehspannung wird erheblich verbessert.
Wegen der Schicht 14 hohen Widerstandes kann außerdem jede Beeinträchtigung der Spannung, die an die Verdrahtung 11 auf der Oberfläche 4a der Grundplatte 4 angelegt wird, verhindert werden, so daß der integrierte Kreis in seinen Eigenschaften stabil und zuverlässig ist.
409849/0790
Bei dem bekannten integrierten Kreis in Fig. 1 beträgt die Stehspannung V_,„ über der Basis-Kollektor-Strecke
ctsu
der Transistoren 9a und 9b 120 Volt bei offenem Transistor und die Stehspannung V über der Kollektor-Emitterstrecke bei offener Basis 90 Volt. Bei dem integrierten Kreis gemäß der Erfindung beträgt die Spannung V___ 190 Volt und die Spannung V„_ 150 Volt.
CqU C-fcO
Außerdem wurde festgestellt, daß bei dem integrierten Kreis gemäß der Erfindung die Stehspannung nicht verringert wird und daß der Kreis stabile Eigenschaften zeigt, nachdem er einer hohen Vorspannung und einer hohen Temperatur ausgesetzt wurde.
Außerdem wurde festgestellt, daß, wenn der integrierte Kreis, wenn er mit der Isolierschicht 15 z.B. aus SiO_ auf der polykristallinen Schicht 14 hohen Widerstandes versehen wird, die obigen Eigenschaften noch stabiler gemacht werden können. Der Grund hierfür kann darin liegen, daß, wenn ein Harz auf die Oberfläche des integrierten Kreises zum Schutz aufgebracht wird, die Isolierschicht den Durchgang von Ionen usw. in das Harz verhindern kann. Wenn die SiO_-Schicht 15 vorgesehen wird, kann die Adhesion von internen Verdrahtungen wie die Verdrahtung auf der SiO?-Schicht 15 begünstigt werden.
Bei der obigen Ausführungsform hat die Isolierzone 6 P-Leitfähigkeit und die Zonen 7a und 7b, die durch die Isolierzone 6 getrennt sind, haben N-Leitfähigkeit, die Erfindung ist jedoch auch auf den Fall anwendbar", wenn die Isolierzone und die isolierten Zonen eine andere Leitfähigkeit haben.
409849/0790

Claims (5)

  1. Ansprüche
    integrierter Halbleiterkreis, bestehend aus einer Isolierzone des einen Leitfähigkeitstyps und mehrere Inselzonen des anderen Leitfähigkeitstyps, die durch die Isolierzone getrennt sind, gekennzeichnet durch eine polykristalline Halbleiterschicht hohen Widerstandes auf dem gesamten PN-Übergang, der zwischen der Isolierzone und den Inselzonen gebildet ist.
  2. 2. Halbleiterkreis nach Anspruch 1, gekennzeichnet durch eine Isolierschicht auf der polykristallinen Halbleiterschicht hohen Widerstandes und eine Verdrahtung auf der polykristallinen Halbleiterschicht und der Isolierschicht.
  3. 3. Halbleiterkreis nach Anspruch 1, dadurch gekennzeichnet, daß die polykristalline Halbleiterschicht den Emitter-Übergang bedeckt, der in dem integrierten Halbleiterkreis gebildet ist.
  4. 4. Halbleiterkreis nach Anspruch 1, dadurch gekennzeichnet,
    daß der spezifische Widerstand der polykristallinen HaIb-
    4
    leiterschicht 2,5 χ 10 Ohm cm beträgt.
  5. 5. Halbleiterkreis nach Anspruch 1, dadurch gekennzeichnet, daß zwei Transistoren vorgesehen sind, die in Darlington-Schaltung angeordnet sind.
    409849/079Q
    Le Il rs e
    ite
DE2422912A 1973-05-14 1974-05-11 Integrierter halbleiterkreis Withdrawn DE2422912A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5343273A JPS5314420B2 (de) 1973-05-14 1973-05-14

Publications (1)

Publication Number Publication Date
DE2422912A1 true DE2422912A1 (de) 1974-12-05

Family

ID=12942669

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2422912A Withdrawn DE2422912A1 (de) 1973-05-14 1974-05-11 Integrierter halbleiterkreis

Country Status (8)

Country Link
US (1) US3977019A (de)
JP (1) JPS5314420B2 (de)
CA (1) CA1001773A (de)
DE (1) DE2422912A1 (de)
FR (1) FR2230079B1 (de)
GB (1) GB1450293A (de)
IT (1) IT1012351B (de)
NL (1) NL7406422A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4176372A (en) * 1974-03-30 1979-11-27 Sony Corporation Semiconductor device having oxygen doped polycrystalline passivation layer
JPS5534582B2 (de) * 1974-06-24 1980-09-08
JPS5193874A (en) * 1975-02-15 1976-08-17 Handotaisochino seizohoho
JPS51126761A (en) * 1975-04-25 1976-11-05 Sony Corp Schottky barrier type semi-conductor unit
JPS51128269A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit
JPS51128268A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit
US4160989A (en) * 1975-12-29 1979-07-10 U.S. Philips Corporation Integrated circuit having complementary bipolar transistors
US4148055A (en) * 1975-12-29 1979-04-03 U.S. Philips Corporation Integrated circuit having complementary bipolar transistors
JPS5383250U (de) * 1976-12-09 1978-07-10
JPS596514B2 (ja) * 1977-03-08 1984-02-13 日本電信電話株式会社 Ｐｎ接合分離法による低漏話モノリシツクｐｎｐｎスイツチマトリクス
US4194934A (en) * 1977-05-23 1980-03-25 Varo Semiconductor, Inc. Method of passivating a semiconductor device utilizing dual polycrystalline layers
DE2841943C2 (de) * 1978-09-27 1983-12-15 Metzeler Schaum Gmbh, 8940 Memmingen Vorrichtung zum kontinuierlichen Herstellen von Polyurethan-Schaumstoffblöcken mit ebener Oberfläche
US4344985A (en) * 1981-03-27 1982-08-17 Rca Corporation Method of passivating a semiconductor device with a multi-layer passivant system by thermally growing a layer of oxide on an oxygen doped polycrystalline silicon layer
JPS5976466A (ja) * 1982-10-25 1984-05-01 Mitsubishi Electric Corp プレ−ナ形半導体装置
JPS6168187A (ja) * 1984-09-11 1986-04-08 キヤノン株式会社 洗浄装置
JPS61222172A (ja) * 1985-03-15 1986-10-02 Sharp Corp Ｍｏｓｆｅｔのゲ−ト絶縁膜形成方法
US4936928A (en) * 1985-11-27 1990-06-26 Raytheon Company Semiconductor device
GB2183907B (en) * 1985-11-27 1989-10-04 Raytheon Co Semiconductor device
US4829689A (en) * 1986-06-25 1989-05-16 Merchandising Workshop, Inc. Article for display of information

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725150A (en) * 1971-10-29 1973-04-03 Motorola Inc Process for making a fine geometry, self-aligned device structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices

Also Published As

Publication number Publication date
FR2230079A1 (de) 1974-12-13
GB1450293A (en) 1976-09-22
JPS503587A (de) 1975-01-14
CA1001773A (en) 1976-12-14
IT1012351B (it) 1977-03-10
FR2230079B1 (de) 1977-10-28
US3977019A (en) 1976-08-24
NL7406422A (de) 1974-11-18
JPS5314420B2 (de) 1978-05-17

Similar Documents

Publication Publication Date Title
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE2422912A1 (de) Integrierter halbleiterkreis
DE1614373C2 (de)
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE2242026A1 (de) Mis-feldeffekttransistor
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3823270A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE69320033T2 (de) Monolitisch integrierte Struktur eines vertikalen Bipolar- und eines vertikalen MOSFET-Transistors
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1514855C3 (de) Halbleitervorrichtung
DE2063952A1 (de) Bipolartransistor
DE2558925C2 (de) Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung
DE3148323A1 (de) Halbleiterschaltung
DE2364753C2 (de) Halbleiterbauelement
DE1764578B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE3787763T2 (de) Zusammengesetzte Halbleiteranordnung.
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE3039009A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2852402A1 (de) Lateral-halbleiterbauelement
DE2428881A1 (de) Halbleiterstruktur
DE2454561A1 (de) Halbleitervorrichtung
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren

Legal Events

Date Code Title Description
8141 Disposal/no request for examination