DE2419817A1

DE2419817A1 - Verfahren zur herstellung bipolarer transistoren

Info

Publication number: DE2419817A1
Application number: DE2419817A
Authority: DE
Inventors: James Lang Buie
Original assignee: TRW Inc
Current assignee: Northrop Grumman Space and Mission Systems Corp
Priority date: 1973-05-25
Filing date: 1974-04-24
Publication date: 1974-12-05
Also published as: JPS5517495B2; FR2231111B1; CA1005171A; FR2231111A1; JPS5022582A; NL7404614A

Description

PATENTANWÄLTE

DR.-ING. H. FINCKE DtPL-INS. H. BOHR DIPL.-ING. S. STAEGER

Pol.nlonwöll· Dr. Fin*·

. Bohr - Stoee« · 8 M0n*.n 5 · MOllOTtraß.

. „„Nc«* .. 2». April 1971

MöllentraB.31 - . 4 Q Ω 1

F«nruf.(08»)'24i0i0 / i» |5J Q I /

T.l.gramm.> Cloim« MOndiwi T.Ux. 523*03 etaimd

Mopp.No. 98M3 - B/V Bitte in d«r Anhwort ar»e«b«i

GER-4724

TRW Inc.
Redondo Beach/ California, V.St.A·

!•VERFAHREN ZUR HERSTELLUNG BIPOLARER TRANSISTOREN"

Priorität: 25. Mai 1973 - V.St.A..

Die Erfindung betrifft aus bipolaren Transistoren aufgebaute hochintegrierte Schaltungen, und insbesondere ein Verfahren zur Herstellung solcher Transistoren, welches eine starke Verkleinerung der Abmessungen ermöglicht.

Zur Zeit werden beim Aufbau hochintegrierter Schaltungen, welche im weiteren, wie üblich, mit LSI abgekürzt werden,

zwei Hauptziele angestrebt:

1. die maximale Anzahl von Bauelementen auf einem Halblei· terkristallplättchen zu ermöglichen, das nicht so groß ist, daß es unpraktisch für die Herstellung wäre; und

409849/0 7-15

2. eine vorgeschriebene Arbeitsgeschwindigkeit bei geringer Verlustleistung zu erhalten.

Für bipolare LSI stellt die Verlustleistung ein ernsthaftes Problem dar.' Im allgemeinen beträgt die Verlustleistung 1 Milliwatt pro Bauelement. Bei einem Halbleiterkristallplättchen, welches 5000 Bauelemente enthält, führt das zu einer Verlustleistung von 5 Watt pro Halbleiterkristallplättchen. Es ist offensichtlich, daß dies bei HaIbleiterkristallplättchen, welche 40000 oder 50000 Bauelemente enthalten, zu einem sehr ernsthaften Problem führen kann.

Beide der oben genannten Probleme können durch Verkleinerung jedes einzelnen Transistors angegangen werden. Eine Transistorverkleinerung erlaubt das Anbringen einer grösseren Anzahl von Transistoren auf einem Halbleiterkristallplättchen gegebener Größe und vermindert die parasitären Kapazitäten des Transistors. Letzteres erlaubt einen Betrieb mit einer vorgegebenen Geschwindigkeit bei höherem Impedanzniveau, wodurch eine geringere Verlustleistung erzielt wird.

Für den Aufbau eines üblichen LSI werden bipolare Transistoren nach einem Verfahren hergestellt, welches mehrere Schritte einer ausgewählten Fremdstoffdiffusion in einen Halbleiterkörper oder -substrat enthält. Dieses Verfahren wird bisweilen als Dreifachdiffusionsverfahren bezeichnet

409849/0715

da drei voneinander getrennte Diffusionsschritte durchgeführt werden, um den Emitterbereich innerhalb des Basisbereichs und den Basisbereich innerhalb des Kollektor bereichs zu bilden..

Um die Bereiche festzulegen, innerhalb deren die Diffusionen stattfinden sollen, wird für jeden der verschiedenen Diffusionsschritte ein gesonderter Maskiervorgang ausgeführt. Gemäß einem üblichen Verfahren wird das Maskieren auf fotolithografischem Wege durchgeführt, bei dem eine Maske aus einer Oxidschicht auf dem halbleitenden Substrat erzeugt, die Oxidschicht mit einem Fotolack beschichtet, der Fotolack durch eine Maskenvorlage belichtet, der belichtete Fotolack entwickelt und die Oxidschicht durch das Fotolackmuster weggeätzt wird, bis die halbleitende Oberfläche erreicht ist und die Diffusionsbereiche dadurch festgelegt sind.

Folgendes praktisches Verfahren wird alternativ zur-Maskierung bei Dotierungen durchgeführt. Eine halbleitende Platte wird direkt mit einer ein oder'mehrereyu dicken Fotolackschicht beschichtet, der Fotolack durch eine Maskenvorlage belichtet. und das Fotolackmuster entwickelt. Das auf der Platte verbleibende Fotolackmuster kann als eine in-situ-Maske bei einer durch einen Ionenbeschleuniger durchgeführten Dotierung dienen. Falls die Siliziumplatte eine dünne Oxidschicht auf der Oberfläche aufweist, wird den Ionen genü-

409849/0 715

gend Energie erteilt, etwa 130 000 eV für 1000 2 dicke Siliziumdioxidschichten, damit sie zwar die Oxidschicht, nicht aber den Fotolack durchdringen können. Alternativ kann die Oxidschicht auch vor der Ionenimplantation entfernt werden, so daß dann geringere Energie «für die Ionenimplantation benötigt wird. Nach der Ionenimplantation wird der Fotolack entfernt und die Platte in einen für "eine thermische Diffusion geeigneten Ofen gebracht, damit die implantierten Ionen bis zu einer gewünschten Tiefe diffundieren und sich verteilen.

Der wesentliche Faktor, welcher die Verkleinerung eines Dreifach diffundierten Transistors begrenzt, ist die Positioniertoleranz beim fotolithografischen Verfahren. Die Herstellung eines Dreifach diffundierten bipolaren Transistors kann man sich in vereinfachter Form als Analogon zu der Herstellung von drei ineinander gelagerten Badewannen abnehmender· Größe vorstellen, die dem Kollektor, der Basis und dem Emitter entsprechen. Der Kollektor, hat den größten Bereich und ist in das Substrat eindiffundiert. Die Basis weist eine Zwischengröße auf und ist in den Kollektorbereich eindiffundiert. Der Emitter hat den schmälsten Bereich und ist in den Basisbereich eindiffundiert.

Eine wesentliche Regel für die Herstellung eines Transistors besagt, daß sich die Bodenflächen der eindiffundierten Bereiche oder Wannen nicht untereinander berühren dürfen.

409849/0 7*1 5

Dies hat zur Folge, daß in vertikaler Richtung die Emitterdiffusionsschicht flacher als die Basisdiffusionsschicht und die Basisdiffusionsschicht flacher als die Kollektordiffusionsschicht sein muß. In horizontaler Richtung· wird ein Unterschied in der Größe zwischen benachbarten Bereichen oder Wannen gefordert, der groß genug ist, um sicherzustellen, daß die Toleranz, innerhalb derer sie ineinander angeordnet werden, nicht zur Folge hat, daß sich deren Kanten berühren. Diese Toleranz ist der Faktor, der eine Verkleinerung der Dreifach diffundierten Transistoren begrenzt.

Das erfindungsgemäße Verfahren zur Herstellung von bipolaren Transistoren besteht im wesentlichen daraus, daß zunächst eine erste bleibende Maske mit einer langgestreckten öffnung von vorgegebener Länge und Breite auf der Oberfläche eines halbleitenden Substrates aufgebracht, eine erste Dotierung durch die gesamte Maskenöffnung hindurch ausgeführt wird, der eine zweite und eine dritte Dotierung nacheinander folgen, wobei verschiedene Längsabschnitte der langgestreckten öffnung der bleibenden Maske maskiert werden, so daß die offenen Bereiche, durch die die Fremdatome zugeführt werden, zwar genau so breit, aber kürzer als die ursprüngliche öffnung der bleibenden Maske sind.

Zusammenfassend läßt sich die Erfindung in der Weise beschreiben, daß auf einem halbleitenden Substrat eine dicke Schicht aus Siliziumdioxid hergestellt und dann so geätzt wird, daß eine langgestreckte öffnung entsteht, die die äußeren Grenzen eines Diffusionstransistors festlegt. Die

4098 A9/0715

dicke Siliziumdioxidschicht dient als bleibende, ortsfeste Diffusionsmaske. Die erste Diffusion bzw. Dotierung wird durch die bleibende Maskenöffnung hindurch vorgenommen. Danach werden Bereiche der langgestreckten. öffnung durch zusätzliche dünne Schichten"aus Siliziumdioxid oder Fotolack maskiert und anschließend Diffusionen bzw. Dotierungen durch die verschiedenen unmaskierten Bereiche der langgestreckten öffnung der bleibenden Maske hindurch ausgeführt.

Die Erfindung soll nun anhand von Ausführungsbeispielen und anhand beigefügter schematischer Darstellungen näher erläutert werden.

Es zeigen:

Fig. 1 eine Draufsicht auf einen Teil eines eine Anordnung von länglichen bipolaren Transistoren umfassenden LSI;

Fig. 2 einen Schnitt entlang der Linie. 2-2 der Fig. Ij Fig. 3 einen Schnitt entlang der Linie 3-3 der Fig. 1; und

Fig. 4-12 Schnitte, welche die stufenweise Herstellung einer LSI-Struktur gemäß den Fig. 1-3 veranschaulichen.

4098.49/0715

Die Figuren 1-3 zeigen einen Ausschnitt aus einem LSI, in welchen eine Anordnung von bipolaren Transistoren eingebaut ist, die nach dem erfindungsgemäßen Verfahren hergestellt worden sind. Die Transistoren sind als NPN-Transistoren dargestellt. Selbstverständlich ist das erfindungsgemäße Verfahren auch auf die Herstellung von PNP-Transistoren anwendbar. In Fig. 1 sind zwei Transistoren vollständig und drei weitere teilweise dargestellt, wobei jeder der Transistoren innerhalb eines großen langgestreckten Rechtecks 10 enthalten ist. In jedem großen Rechteck 10 liegt konzentrisch ein kleineres langgestrecktes inneres Rechteck 12.

Die ringförmige Fläche 14 zwischen den Rechtecken 10 und 12 stellt die Begrenzung der bleibenden Maske dar, die in Verbindung mit zusätzlichen Masken dazu dient, verschiedene Abschnitte der Fläche innerhalb des Inneren Rechtecks 12 zu maskieren. Die gesamte Fläche innerhalb des inneren Rechtecks 12 legt den Bereich des Halbleiters oder des Substrates fest, der der ersten Dotierung unterworfen wird, während andere Teile des Rechtecks 12, welche nacheinander unmaskiert bleiben, die Bereiche für Dotierungen festlegen, die nach der ersten Dotierung vorgenommen werden. Insbesondere wird die ringförmige Fläche Ik durch Aufbringen einer sehr dicken Schicht von Siliziumdioxid und anschließendes Wegätzen vorgewählter Abschnitte der dicken Siliziumdioxidschicht hergestellt. Die zusätzlichen

409849/0715

Masken können durch Aufbringen von weit dünneren Siliziumdioxidschichten auf die unmaskierten Flächen des Substrates und anschließendes Wegätzen von Abschnitten der dünnen Siliziumdioxidschichten hergestellt werden. Werden die Fremdstoffe durch Ionenimplantation in das Substrat eingebracht, kann alternativ die zusätzliche Maske im wesentlichen aus einem Fotolack bestehen. Immer wenn im folgenden von einer zusätzlichen Maske die Rede ist, kann diese entweder aus einer dünnen Siliziumdioxidßchicht oder einer Fotolackschicht bestehen.

Die Breite des inneren Rechtecks 12 weist das Maß "S" auf, und dessen Länge ist in sechs gleiche Teile unterteilt, von denen jeder eine Länge hat, die gleich dem Maß "S" ist. Das große Rechteck 10 weist gegenüber dem schmaleren Rechteck 12 einen Abstand auf, der gleich dem Maß "S" ist. Sämtliche großen Rechtecke 10 sind untereinander, d.h. bezüglich der benachbarten großen Rechtecke 10, sowohl in Längsrichtung als auch in seitlicher Richtung durch denselben Abstand voneinander entfernt, der gleich dem Maß "S" ist. Das Maß "S" . entspricht dem kleinsten für Positioniertoleranzen praktikablen Maß, welches nach dem gegenwärtigen Stand"der Technik 2,5^/u (0,1 Mil.) beträgt. Die Bedeutung des Maßes ¹¹S" wird bei fortschreitender Beschreibung in der Herstellung des Transistors klarer.

Gemäß den Fig. 2 und 3 umfaßt der aus bipolaren Transistoren aufgebaute LSI ein Substrat 16 oder einen Körper aus

409849/0715

halbleitendem Material, welches in diesem Fall P-Typ Silizium ist. Das Substrat 16 enthält eine Vielzahl von Transistoren 17, welche durch verschieden starke Dotierungen innerhalb verschiedener Bereiche des Substrates 16 aufgebaut worden sind.

In einem ersten Schritt wird Innerhalb des Substrates 16 durch N-Dotierung ein Kollektor 18 ausgebildet. Dies wird durch Aufbringen einer bleibenden Maske 20 aus einer dicken Siliziumdioxidschicht in dem ringförmigen Bereich Ik und anschließende überlagerung einer zusätzlichen Maske über die bleibende Maske 20 und Teile des Substrates 16 bewerkstelligt, so daß nur eine rechteckige öffnung konzentrisch innerhalb der Rechtecke 10 und 12 übrigbleibt. Diese erste rechteckige öffnung ist in Fig. 1 durch eine horizontale Linie zwischen den Punkten 1 und 5» eine vertikale Linie zwischen den Punkten 5 und 6, eine horizontale Linie zwischen den Punkten 6 und 11 und eine vertikale Linie zwischen den Punkten 11 und 1 dargestellt.

In einem zweiten Schritt wird innerhalb des Kollektorbereiches l8 durch P-Dotierung ein Basisbereich 22"ausgebildet. Dies wird durch überlagerung einer zusätzlichen Maske über die bleibende Maske 20 und Teile des Substrates 16 bewerkstelligt, wobei eine rechteckige öffnung zwischen den Punkten 3, 5, 6, 8 und sämtliche Bereiche des Substrates zwischen den großen Rechtecken 10 offenbleiben. Die recht-

409849/0715

eckige öffnung ist durch eine horizontale Linie zwischen den Punkten 3 und 5» eine vertikale Linie zwischen den Punkten 5 und 6, eine horizontale Linie zwischen den Punkten 6 und 8 und. eine vertikale Linie zwischen den Punkten 8 und 3 gekennzeichnet. Zusätzlich zum P-dotierten Basisbereich 22 wird durch diese P-Dotierung ein Isolationsbereich 24 vom P-Typ geschaffen, welcher Jeden Transistor umgibt. '

In einem dritten Schritt wird durch (N+)-Dotierung innerhalb des Basisbereiches 22 ein (N+)-Typ-Emitterbereich 26 und innerhalb des Kollektorbereiches l8 ein (N+)-Typ-Kollektorkontaktbereich 28 ausgebildet. Diese Dotierung wird durch überlagerung einer zusätzlichen Maske über die bleibende Maske 20 und Teile des Substrates 16 bewerkstelligt, wobei eine rechteckige öffnung zwischen den Punkten 4, 5, 6, 7 und eine weitere rechteckige öffnung zwischen den Punkten 1, 2, 9» H übriggelassen wird. Eine rechteckige öffnung wird beispielsweise durch ein© horizontale Linie zwischen den Punkten 4 und 5» eine vertikale Linie zwischen den Punkten 5 und 6, eine horizontale Linie zwischen den Punkten 6 und 7 und eine vertikale Linie zwischen den Punkten 7 und 4 dargestellt.

Schließlich werden Ohm'sche metallische Kontakte jeweils an den Kollektor- 18, Emitter- 26 und Basisbereich 22 angebracht. So wird durch Ablagerung von Metall auf dem Kollek-

40 9 8 49/0715

torkontaktbereich 28 ein Kollektorkontakt 30 an den Kollektorbereich 18, auf dem Emitterbereich 26 ein Emitterkontakt 32 an den Emitterbereich 26 und auf dem Basisbereich 22 ein Basiskontakt 34 an den Basisbereich 22 angebracht. Die Ohm¹sehen metallischen Kontakte mit dem Kollektor- 18, dem Emitter- 26 und dem Basisbereich 22 des Substrates 16 werden durch Überlagerung einer dünnen Siliziumdioxidmaske über die bleibende Maske 20 und die gesamte Oberfläche des Substrates 16 mit Ausnahme der quadratischen Oberflächen 36, 38, 40, die Jeweils Teile des Kollektorkontaktbereiches 28, des Emitterbereiches 26 und des Basisbereiches 22 darstellen, hergestellt. Die dünne Siliziumdioxidmaske ist in den Fig. 2 und 3 durch die Bezugsziffer 42 gekennzeichnet. In der Fig. 1 sind die Oberflächen 36 bzw. 38 bzw. 40 mit den Buchstaben C bzw. B bzw. E gekennzeichnet, um anzuzeigen, wo die Kontakte für den Kollektor, die Basis und den Emitter angebracht sind.

Betrachtet man die Fig. 1 und 2 in Richtung von link-s nach rechts, so zeigt sich, daß ein Abstandsmaß von der Größe "S" für den dotierten Isolationsbereich 24 vorgesehen ist. Für den Abstand des Isolationsbereiches 24 vom Kollektorbereich 18 und vom Kollektorkontaktbereich 28 sowie für den Kollektorkontaktbereich 28 selbst ist ebenfalls das Größenmaß "S" vorgesehen. Weiterhin ist für den Abstand zwischen Kollektorkontaktbereich 28 und Basisbereich 22, zwischen Basiskontakt 34 und der Kante des Basisbereiches

409849/0715

sowie für die Breite des Basiskontaktes 34 selbst das Größenmaß "S" vorgesehen. Auch der Basiskontakt 34 hat vom Emitterbereich 26 einen Abstand "S", und für den Emitterkontakt 32 selbst ist schließlich auch das Größenmaß ¹¹S" vorgesehen.

Anhand der Fig. 4-12 wird nun schrittweise das erfindungsgemäße Herstellungsverfahren des Transistors 17 beschrieben. Gemäß Fig. 4 wird auf einem, z.B. mit Bor, leicht P-dotierten Substrat 16 eine bleibende Maske 20 aus einer dicken Siliziumdioxidschicht aufgebracht.

Vorzugsweise wird die bleibende Maske 20 durch den in der Halbleitertechnik wohlbekannten Fotolithografieprozeß hergestellt. Nach dieser Technik wird eine durchgehende Siliziumdioxidschicht auf dem Siliziumsubstrat 16 hergestellt. Die Siliziumdioxidschicht wird durch Erhitzen des Substrates 16 in mit Wasserdampf gesättigtem Sauerstoff bei einer.Temperatur von HOO⁰C erzeugt. Dieser Prozeß wird etwa .vier Stunden lang durchgeführt oder so lange, bis eine 9000 bis 10000 8 dicke Schicht erreicht ist. Die dicke Siliziumdioxidschicht wird dann mit einem Fotolack überdeckt.

Danach wird der Fotolack mit einem Licht geeigneter Wellenlänge durch die öffnungen einer fotografischen Maske, die mit den Flächen übereinstimmt, innerhalb derer die dicke Siliziumdioxidschicht erhalten bleiben soll, belichtet. Die

409849/0715

belichteten Stellen des Fotolacks härten aus, und die unbelichteten Stellen werden in einem Lösungsmittel weggewaschen, so daß dort das Siliziumdioxid freigelegt wird. Durch Behandlung mit gepufferter Flußsäure werden die freigelegten Siliziumdioxidbereiche weggeätzt, während die von dem ausgehärteten Fotolack abgedeckten Bereiche intakt bleiben.

Die nächsten Schritte umfassen die Herstellung verschiedener zusätzlicher Masken für eine ausgewählte Dotierung, um den Kollektor- 18, den Basis- 22 und den Emitterbereich 26 herzustellen. Hier wird eine genaue Beschreibung zur Herstellung der zusätzlichen Maske aus Siliziumdioxid gegeben. Die zusätzliche Maske kann natürlich auch, wie oben beschrieben, aus einem Fotolack hergestellt werden, falls bei der Dotierung die Ionenimplantation angewendet werden soll. Ein typischer Wert für die Dicke des Fotolacks liegt bei etwa einem oder mehreren Mikron. Gemäß Fig. 5 wird das Substrat 16 mit einer dünnen Schicht 42 aus Siliziumdioxid überdeckt. Die dünne Siliziumdioxidschicht 42 kann man thermisch in ähnlicher Weise aufwachsen lassen, wie dies bei der dicken Siliziumdioxidschicht 20 gemacht wird, indem man das Substrat 16 in mit Wasserdampf gesättigtem Sauerstoff erhitzt, hierbei jedoch tiefere Temperaturen als bei der Herstellung der dicken Siliziumdioxidschicht 20 verwendet. Um eine Siliziumdioxidschicht 42 mit- einer Dicke von 2000 S zu erhalten, kann das Substrat 16 bei einer Temperatur von 900⁰C ungefähr eine Stunde lang erhitzt werden.

409849/0715

- l4 -

Bei dieser tiefen Temperatur entsteht kein signifikantes zusätzliches Aufwachsen der dicken Siliziumdioxidmaske 20.

Mit Hilfe einer fotolithografischen Maskier- und Ätztechnik, welche der oben beschriebenen Technik zur Herstellung der bleibenden Maske 20 ähnlich ist, werden Abschnitte der dünnen Siliziumdioxidschicht 42 von den Bereichen des Sub-"strates 16, in denen die Dotierung zur Bildung des Kollektorbereiches vorgenommen werden soll, entfernt· Gemäß Fig. 6 verbleibt die dünne Siliziumdioxidschicht 42 in den Bereichen, in denen keine Dotierung vorgenommen werden soll. Das in Fig. 6 dargestellte Verfahrensstadium entspricht in Fig. 1 der Anordnung einer der bleibenden Maske 20 überlagerten dünnen Siliziumdioxidmaske, nm. nur die Zwischenräume zwischen den großen Rechtecken 10 zu überdecken und die rechteckige öffnung zwischen den Punkten 1, 5» 6 und 11 unbedeckt zu lassen. Zum Ätzen der dünnen Siliziumdioxidschicht 42 wird gepufferte Flußsäus*e verwendet. Die dicke Siliziumdioxidschicht, aus der die bleibende Maske 20 besteht, wird ebenfalls leicht angeätzt, jedoch beeinträch- tigt diese Verringerung der Dicke nicht deren Eigenschaften als Maske.

Fig. 6 veranschaulicht auch den nächsten Verfahrensschritt, nämlich die mit veränderter Konzentration vorgenommene N-Dotierung des P-Typ-Substrates 16, um den Kollektorbereich l8, der die Ausmaße jedes Transistors 17 festlegt, auszubilden. Der Kollektorbereich l8 kann z.B. entweder durch ther-

4098A9/071S

mische Diffusion von Arsen in das halbleitende Substrat 16 oder durch Implantation von Phosphor(III)-Ionen in das Substrat 16 und anschließende thermische Verteilung der Fremdatome hergestellt werden. Die Ionenimplantation hat gewisse Vorteile, da die Konzentration der Fremdatome über den ganzen Bereich gleichmäßiger und besser kontrollierbar ist.

Nach Ausbildung des Kollektorbereiches 18 läßt man eine weitere dünne Siliziumdioxidschicht 42 auf dem Substrat 16 aufwachsen, um dieses gemäß Fig. 7 zu überdecken. Darauf werden Teile der dünnen Siliijiumdioxidschicht 42 entfernt, um die Bereiche festzulegen, in denen die nächste Dotierung zur Herstellung des Basisbereiches 22 durchgeführt werden soll. Dieses Verfahrensstadium ist in Fig. 8 dargestellt und entspricht in Fig. 1 der Anordnung, einer dünnen zusätzlichen Siliziumdioxidmaske über die bleibende Maske 20 und Teile des Substrates l6 innerhalb des inneren Rechtecks 12, wobei eine rechteckige öffnung zwischen den Punkten 3» 5, und 8 und der gesamte Bereich des Substrates zwischen den großen Rechtecken 10 freibleibt.

Der nächste Verfahrensschritt, der auch in Fig. 8 dargestellt ist, ist die Umwandlung eines Teiles des N-dotierten Kollektorbereiches 18 in einen P-dotierten Basisbereich 22 sowie die Ausgestaltung eines P-dotierten Isolationsbereiches 24 innerhalb des (P-)-Bereiches des Substrates l6, so daß der

A098A9/0715

Isolationsbereich 24 den Transistor 17 umgibt. Dies wird durch thermische Diffusion von Fremdatomen des P-Typs, wie z.B. Bor, mit geänderter Konzentration vorgenommen.

Nach Herstellung des Basisbereiches 22 und des Isolationsbereiches 24 wird eine weitere dünne Siliziumdioxidschicht 42 auf dem Substrat 16 ausgebildet und überdeckt dieses <Pig. 9). Sodann werden Teile der dünnen Siliziumdioxidschicht 42 entfernt, um die Bereiche, in denen die anschließenden Dotierungen zur Herstellung des Emitterbereiches 26 und des Kollekt'orkontaktbereiches 28 vorgenommen werden sollen, festzulegen. Dieses in Pig. IO dargestellte Verfahrensstadium entspricht in Fig. 1 der Anordnung einer dünnen zusätzlichen Siliziumdioxidmaske über die bleibende Maske 20 und Teile des Substrates 16, so daß eine rechteckige öffnung zwischen den Punkten 4, 5, 6 und 7 und eine weitere rechteckige öffnung zwischen den Punkten 1, 2, 9 und 11 frei bleibti

Die Fig. 10 stellt auch die nächste Verfahrensstufe dar, nämlich die N-Dotierung mit hoher Konzentration, beispielsweise mit Arsen oder Phosphor, um den (N+)-Emitterbereich 26 innerhalb des P-dotierten Basisbereiches 22 sowie den (N+)-Kollektorkontaktbereich 28 innerhalb des Kollektorbereiches 18 auszubilden.

Gemäß Fig. 11 wird nach Herstellung des Emitterbereiches und des Kollektorkontaktbereiches 28 das Substrat 16 mit

409849/0715

einer weiteren dünnen Siliziumdioxidschicht 42 überdeckt. Darauf werden Bereiche der dünnen Siliziumdioxidschicht 42.entfernt, um die Bereiche, in denen durch Aufbringen eines Metalls die Ohm·sehen Kontakte zu dem Kollektor, der Basis und dem Emitter hergestellt werden, festzulegen. Die der Fig. 2 ähnliche Fig. 12 zeigt über dem (NO-Kollektorkontaktbereich 28, dem (N+)-Emitterbereich 26 und dem Basisbereich 22 Löcher in der Siliziumdioxidschicht 42. In diesen Löchern werden metallische Kontakte angebracht, welche als Kollektorkontakt 30, Emitterkontakt und Basiskontakt 34 gekennzeichnet sind. Die metallischen Kontakte können sich über die Siliziumdioxidschicht 42 in Form von Streifen oder Bändern erstrecken, um verschiedene gewünschte Verbindungswege untereinander zu bilden.

Als Beispiel werden jetzt typische Werte des Widerstandes, der Tiefe der Verbindungsfläche und der Konzentration der Fremdatome an der Oberfläche gegeben: Der Widerstand des Substrates 16 beträgt bei einer Konzentration von 2 χ 10 ■* Borfremdatomen pro cnr 3 Π pro cm. Aufgrund der ersten Dotierung liegt die Verbindungsfläche zwischen dem N-dotierten Kollektorbereich 18 und dem (P-)-Bereich des Substrates 16, gemessen von der Oberfläche des Substrates 16, in einer

-4
Tiefe von 4,2 χ 10 cm. Der Flächenwiderstand des N-dotierten Kollektorbereiches 18 ist bei einer Oberflächenkonzentra-

l8 "^

tion von 1,8 χ 10 Fremdatomen proem 8 8 Cl/ Q.

Infolge der zweiten Dotierung beträgt der Flächenwiderstand

409849/0715

des P-dotierten Basisbereiches 22 und Isolationsbereiches 24 Il6 0.pro Fläche, wobei die Verbindungsfläche in einer

-4
Tiefe von 1,9 χ 10 cm, geraessen von der Oberfläche des des Substrates 16, liegt. Die Oberflächenkonzentration beträgt 1,5 χ 10 ^ Boratome pro cm·^. Infolge der dritten Dotierung beträgt der Flächenwiderstand des (N+)-dotierten Emitterbereiches 26 und (N+)-Kollektorkontaktbereiches 28 4,2Ώ/Ο. Die Tiefe der Verbindungsflächen von den Ober-

-4
flächen beträgt 1,4 χ 10 cm und die Konzentration 1,5 x

21 3

10 Fremdatome pro cm ·

Die P-dotierten Isolationsbereiche 24 werden zur Isolation der einzelnen Transistoren 17 untereinander benötigt. Wenn man die P-dotierten Isolationsbereiche 24 wegläßt, enthalten die leicht dotierten P-Bereiche an den Stellen, an denen die Isolationsbereiche 24 weggelassen werden, gewöhnlich eine dünne Oberflächenschicht mit N-Leitfähigkeit, welehe dazu führt, daß sich leitende Kanäle zwischen den Transistoren 17 ausbilden. Die P-dotierte Isolationsschicht 24 beugt einer Ausbildung derartiger leitender Kanäle vor.

Obwohl das oben beschriebene Verfahren von einer perfekten Ausrichtung der Masken ausgeht, kann bei jedem Verfahrensschritt eine Fehlausrichtung um ungefähr "S/2" zugelassen werden ohne merkliche Veränderung der Struktureigenschaften für deren gedachten Verwendungszweck.

409849/0 715

Ein durch das erfindungsgemäße Verfahren zur Herstellung von bipolaren Transistoren für integrierte Schaltkreise erzielter Vorteil liegt darin, daß die Querfläche minimal ist. Deswegen können sehr hohe Packungsdichten praktisch erreicht werden, und Packungsdichten von sechs Transisto-

-4 2
ren pro 6,5 χ 10 mm (square mil) erscheinen erreichbar.

Ein zweiter Vorteil mag darin liegen, daß im Vergleich zu bekannten Verfahren eine geringere Anzahl von Verfahrensstufen benötigt wird. Dies könnte in wirkungsvoller Weise zu höheren Produktionsraten und geringeren Kosten führen.

Ein Nachteil bei bipolaren Transistoren liegt in deren geringerer Güte, die als Folge der hohen Konzentration chemischer Fremdstoffe im Basisbereich anzusehen ist und die Beweglichkeit und die alpha-Grenzfrequenz herabsetzt. Wegen der hohen Konzentrationen von Fremdstoffen auf der Oberfläche ist die Struktur auch bezüglich der Durchschlagsspannung des Transistors begrenzt. Jedoch sind sowohl die alpha-Grenzfrequenz als auch die Durchschlagsspannung für eine große Anzahl von brauchbaren Schaltkreisen geeignet, insbesondere für Schaltkreise, die zum Schalten geringe Leistung benötigen, wie man sie allgemein in LSI-Anordnungen vorfindet. Die bipolaren Transistoren, die nach dem erfindungsgemäßen Verfahren hergestellt worden sind, können mit deutlichen Vorteilen bezüglich der Stabilität, der Geschwindigkeit und der Kosten MOS-Einheiten bzw. -Transistoren in derar-

409849/0715

2413817

tigen Schaltkreisen ersetzen.

In der oben beschriebenen TransistorStruktur ist die Basis zwischen dem Kollektor und dem Emitter angeordnet, so daß Kollektor und Emitter ziemlich weit voneinander entfernt sind. Obwohl diese Bauart vom Gesichtspunkt der Raumersparnis bevorzugt wird, kann es vorteilhafter sein, im Interesse eines geringeren parasitären Kollektorwiderstandes etwas Raum zu opfern. Zwei derartige Strukturen sind in der Anmeldung offenbart, die gleichzeitig mit dieser Anmeldung vom selben Anmelder unter dem Titel "Verfahren zur Herstellung bipolarer Transistoren" von Ralph W. Miller (Case GER-72-099) eingereicht worden ist. Die eine Transistorstruktur hat eine längliche Form, ähnlich derjenigen, die hier offenbart ist, wobei jedoch der Kollektor und die Basis an den Enden und der Emitter zwischen diesen beiden angeordnet ist. Die andere Transistorform hat eine etwa quadratische Form, und der Kollektor ist dicht am Emitter und an der Basis angeordnet. Das hler beschriebene erfindungsgemäße Verfahren kann zur Herstellung beider in der oben genannten Anmeldung offenbarten Transistorstrukturen von Ralph V/. Miller verwendet werden.

Patentansprüche: 409849/0715

Claims

2413817

Patentansprüche

f 1./Verfahren zur Herstellung eines bipolaren Transistors in einem integrierten Schaltkreis, dadurch gekennzeichnet, daß es folgende Verfahrensstufen umfaßt:

a) Herstellen einer bleibenden Maske (20), welche eine öffnung (12) von vorbestimmter Länge und Breite festlegt, auf der Oberfläche eines halbleitenden Substrates (16) von einem ersten Leitungstypus;

b) erstes Dotieren mit Premdstoffen eines zweiten Leitungstypus durch die gesamte öffnung der bleibenden Maske (20), um einen ersten Bereich (18) von einem zweiten Leitungstypus innerhalb des Substrates (16) zu bilden;

c) erstes Maskieren eines Teilbereiches der öffnung (12) der bleibenden Maske (20);

d) zweites Dotieren mit einem Fremdstoff vom ersten Leitfähigkeit stypus durch den unmaskierten Flächenteil der öffnung (12) der bleibenden Maske (20), um einen zweiten Bereich (22) vom ersten Leitfähigkeitstypus innerhalb des ersten Bereiches (18) zu bilden;

e) zweites Maskieren eines anderen Teiles der öffnung (12) der bleibenden Maske (20), wobei ein Flächenteil, der

409849/0715

kleiner als der zweite Bereich (22) ist, innerhalb dieses Bereiches (22) unraaskiert bleibt; und

f) drittes Dotieren eines Fremdstoffes vom zweiten Leitfähigkeit styp' durch den unmaskierten Flächenteil der öffnung (12) der bleibenden Maske (20), um einen dritten Bereich .(26) vom zweiten Leitfähigkeitstyp innerhalb des zweiten Bereiches (22) zu bilden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der. bleibenden Maske (20) eine langgestreckte rechteckige öffnung (12) gegeben wird und die Verfahrenssehritte des Maskierens der ersten und zweiten Flächenabschnitte ein Maskieren von Flächenabschnitten verschiedener Länge der langgestreckten öffnung (12) der bleibenden Maske (20) umfassen, so daß Flächen offengelassen werden, die dieselbe Breite, aber eine geringere Länge als die ursprüngliche Länge der langgestreckten öffnung (12) der bleibenden Maske (20) aufweisen.

3« Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Maskieren ein Maskieren der gesamten öffnung (12) der bleibenden Maske (20) außer .eines Flächenteiles, der innerhalb des zweiten Bereiches (22) liegt und kleiner als dieser ist und eines Flächenteiles, der Innerhalb des ersten· Bereiches (18) liegt und kleiner als dieser ist, umfaßt; und die dritte Dotierung ein Dotieren von Fremdstoffen des zweiten Leitfähigkeitstyps durch diese genannten Flächenabschnit-

409849/0715

te umfaßt, um einen konzentrierten Bereich (28) des. zweiten Leitfähigkeitstyps, der vom zweiten Bereich (22) einen •Abstand aufweist und innerhalb des ersten Bereiches (18) liegt, zusätzlich zur Herstellung eines dritten Bereiches (26) vom zweiten Leitfähigkeitstyp innerhalb des zweiten Bereiches (22) zu schaffen.

k. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die bleibende Maske (20) durch thermisches Aufwachsen und anschließendes Wegätzen einer dicken Siliziumdioxidschicht auf dem Siliziumsubstrat (16) und die zusätzlichen Masken über der öffnung (12) der bleibenden Maske (20) durch thermisches Aufwachsen und Wegätzen von wesentlich, dünneren Siliziumdioxidschichten (42), die auf das Siliziumsubstrat (16) aufgebracht worden sind, hergestellt werden.

5. Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß das Substrat (ΐέ) aus P-Silizium hergestellt ist und die erste bzw. zweite bzw. dritte Dotierung als N- bzw. P- bzw, N-Dotierung durchgeführt wird.

6. Verfahren nach einem der Ansprüche 1-5» dadurch gekennzeichnet, daß es folgende Verfahrensstufen umfaßt:

a) Aufbringen einer bleibenden Maske (20) auf der Oberfläche eines halbleitenden Substrates (16) von einem ersten Leitungstypus, wobei die bleibende Maske (20) eine recht-

• *

409849/0715

2413817

eckige öffnung (12) mit einer Breite S und einer Länge 6S festlegt, welche in sechs quadratische Bereiche gleicher Fläche, die der Reihe nach angeordnet sind und als Zonen 1 bis 6 fortlaufend gekennzeichnet werden, teilbar ist;

b) erstes Dotieren mit einem Fremdstoff vom zweiten Leitfähigkeitstyp durch alle sechs Zonen der rechteckigen öffnung (12), um einen Kollektorbereich (18) vom zweiten Leitfähigkeitstyp innerhalb des Substrates (16) zu bil-. den;

c) Maskleren der Zonen 1 und 2 der rechteckigen öffnung (12);

d) zweites Dotieren mit Fremdstoffen vom ersten Leitfähigkeitstyp durch die Zonen 3 bis 6 der rechteckigen öffnung (12), um einen Basisbereich (22) vom ersten Leitfähigkeit styp innerhalb des Kollektorbereiches (18) zu bilden;

e) Maskieren der Zonen 2 bis 5 der rechteckigen öffnung (12);

f) drittes Dotieren mit Fremdstoffen vom zweiten Leitfähigkeitstyp durch die Zonen 1 und 6 der rechteckigen öffnung (12), um einen KoIlektorkontaktbereich (28) vom zweiten Leitfähigkeitstyp innerhalb des Kollektorbereiches (18) und einen Emitterbereich (26) vom zweiten Leitfähigkeitstyp innerhalb des Basisbereiches (22) zu bilden;

g) Maskieren der Zonen 2, 3 und 5 der rechteckigen öffnung (12);

409849/0715

und

h) Aufbringen von Metall durch die Zonen 1 bzw. 4 bzw. 6

der rechteckigen öffnung (12), um metallische Kontakte - an dem Kollektorkontakt- (28) bzw. dem Basis- (22) bzw. dem Emitterbereich (26) zu bilden.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß als halbleitendes Substrat (16) Silizium vom P-Typ verwendet wird und als erste bzw. zweite bzw. dritte Dotierung eine N- bzw. P- bzw. N-Dotierung durchgeführt wird.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die bleibende Maske (20) durch thermisches Aufwachsen und anschließendes Wegätzen einer dicken Siliziumdioxidschicht auf dem Siliziumsubstrat (16) und die zusätzlichen Masken Über den Zonen der rechteckigen öffnung (12) durch thermisches Aufwachsen und Wegätzen wesentlich dünnerer Siliziumdioxidschichten (42), die auf das Siliziumsubstrat (16) aufgebracht worden sind, hergestellt werden.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß man die dicke Siliziumdioxidschicht bis zu einer Dicke von ungefähr 9000 bis 10000 S und die dünneren Siliziumdioxidschichten (42) bis zu einer Dicke von ungefähr 2000 A aufwachsen läßt.

10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekenn-

409849/0715

zeichnet, daß

a) eine bleibende Maske (20) auf der Oberfläche eines halbleitenden Substrates (16) vom ersten Leitfähigkeitstyp hergestellt wird, wobei die bleibende Maske (20) eine Vielzahl von rechteckigen öffnungen (12) gemäß Anspruch 6 festlegt, Jede öffnung' (12) von einem ringförmigen Maskierbereich (14) der Breite S umgeben wird und benachbarte Maskierbereiche (I¹I) voneinander durch einen durchgehenden, unmaskierten Bereich (24) der Breite S getrennt sind; * -

b) das Maskieren bzw. Dotieren bzw. Aufbringen der metallischen Kontakte durch die Vielzahl der rechteckigen öffnungen (12) gemäß Anspruch 6 gleichzeitig ausgeführt wird;

c) der durchgehende Bereich (24) lediglich während der zweiten Dotierung unmaskiert bleibt, um einen Isolationsbereich (24) vom ersten Leitfähigkeitstyp zu bilden, der den gesamten Kollektorbereich (18) der Anordnung umgibt; und

d) der durchgehende Bereich (24) während all den anderen Dotierungen und dem Aufbringen der metallischen Kontakte maskiert wird.

409849/0715