DE2063952A1 - Bipolartransistor - Google Patents

Bipolartransistor

Info

Publication number
DE2063952A1
DE2063952A1 DE19702063952 DE2063952A DE2063952A1 DE 2063952 A1 DE2063952 A1 DE 2063952A1 DE 19702063952 DE19702063952 DE 19702063952 DE 2063952 A DE2063952 A DE 2063952A DE 2063952 A1 DE2063952 A1 DE 2063952A1
Authority
DE
Germany
Prior art keywords
layer
base
area
collector
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19702063952
Other languages
English (en)
Inventor
Avtar Singh Wappingers Falls NY Oberai (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2063952A1 publication Critical patent/DE2063952A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/761PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/049Equivalence and options
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/918Light emitting regenerative switching device, e.g. light emitting scr arrays, circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

2053952
IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH
Böblingen, 26. November 1970
Anmelderin:
Amtliches Aktenzeichen:
International Business Machines Corporation, Armonk, N. Y. 10504 V. St. v. A.
Neuanmeldung
Aktenzeichen der Anmelderin:
Docket FI 969 076
Bipolartransi stör
Die Erfindung betrifft einen Bipolartransietor, bestehend aus einem Substrat, einem Kollektor, einer Basis und einem Emitter, wobei der Kollektor-Basis-Übergang kleiner ist. als die Ausdehnung der Basis.
109829/1623
In der Herstellung monolithisch integrierter Halbleiterschaltungen wird üblicherweise der Kollektor eines Transistors in einer Schicht gebildet, die dieselbe Leitfähigkeit wie der Kollektor aufweist, jedoch eine geringere Dotierimgskonzentration hat. Diese Schicht liegt normalerweise auf. einer weiteren Schicht entgegengesetzter Leitfähigkeit,die wiederum auf dem Halbleitersubstrat aufliegt, das seinerseits dieselbe Leitfähigkeit wie der Kollektor hat. Falls das Substrat die dem Kollektor entgegengesetzte Leitfähigkeit hat, kann die Zwischenschicht auch weggelassen werden, und an der Oberfläche des Substrates wird eine Zone geringerer Dotierungskonzentration gebildet. Der Kollektorbereich wird bei bekannten Transistoren so ausgebildet, dass er innerhalb des Halbleiterkörpers den gesamten Basisbereich umschliesst, wodurch die Basis vom übrigen Halbleiter elektrisch isoliert ist. Dadurch ergibt sich ein relativ grossflächiger Uebergang zwischen Kollektor und Basis. Dieser Uebergang bringt eine parasitäre Kapazität mit sich, die normalerweise grosser ist als die Kapazität zwischen Kollektor und der den Transistor umgebenden Isolationszone innerhalb des Halbleiters. Die besagte Kapazität wirkt sich nachteilig auf die
BAD ORIGINAL
η 9-69-076 1098297 126_23
Schaltgeöchwindigkeit des Transistors aur, «;<?lbüt cUnn, w£nJ?£d
206
Kollektor so ausgebildet wird, dass seixi Zuleitungswiderstand klein istt wodurch an sich die Spulgeschwindigkeit erhöht wird.
Der Erfindung liegt die Aufgabe zugrunde, eine Transistor struktur anzugeben; die die genannte Schwierigkeit nicht aufweist. Gemäß der Erfindung wird diese Aufgabe gelöst, durch eine Trennschicht mit der Basis entgegengesetzter Leitfähigkeit, die zwischen der Basis und der nächsttieferen Schicht gleicher Leitfähigkeit liegt.
Vorteilhafte Ausführungsbeispiele bestehen darin, daß die Basis gegentber der nächsttieferen Schicht gleicher Leitfähigkeit eine ausreichende ^
Durchschlagsfestigkeit aufweist, daß der Kollektorbereich !deiner ist als der Basisbereich, aber größer als der jenseits der Basis angeordnete Emitterbereich, und daß "die nächsttiefere Schicht derselben Leitfähigkeit unterhalb der Basis auf der Oberfläche des Substrates angeordnet ist, und das Substrat selbst die entgegengesetzte Leitfähigkeit dieser Schicht hat. Es handelt sich um eine Transistor struktur, die eine verhältnismäßig kleine Kollektor-Basiskapazität aufweist, deren Kollektor aber trotzdem nur einen geringen Zuleitungswiderstand hat. Dadurch ist der Transistor in der Lage, eine wesentlich höhere S ehalt geschwindigkeit zu verarbeiten. Durch die vorgeschlagene Struktur wird sowohl die Kollektor-Basiskapazität als axxch die Kapazität zwischen Kollektor und Isolationczone wesentlich herabgesetzt. Die Kollektor-Ba si Bkapazität z. B. kann um etwa 40% und die Kapazität zwischen Kollektor und Isolation um etwa 30% verkleinert werden. Die dadurch erreichbare Erhöhung der SchaKgeschwindigkeit betrag! etwa 20%.
FT <)~(,n-07(t - 3 -
109829/1623 BAD
, Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und.werden im folgenden näher beschrieben.
Es zeigen:
Fig, I eine Schnittansicht eines Teiles einer mono
lithischen Halbleiter struktur;
Fig. 2 eine Draufsicht des in Fig. 1 gezeigten Teiles;
Fig. 3 eine Schnittansicht eines anderen Ausführungs-
beispieles der Erfindung;
Fig. 4 eine Draufsicht des in Fig. 3 gezeigten Beispieles;
Fig. 5 eine Schnittansicht eines weiteren Ausführungsbei
spieles;
F] 9-69-076 _ 4 _
109829/4 623
Fig. 6 eine Draufsicht der in Fig. 5 gezeigten Halb
leiterstruktur und
Fig. 7 eine Schnittansicht eines weiteren Ausführungs-
beispicles einer monolithischen Halbleiterstruktur.
In den Fig. 1 und 2 ist ein Substrat 10 aus monokristallinem Silizium gezeigt. Das Substrat ist vorzugsweise mit Arsen in
18 3
einer Konzentration von 5 χ 10 Atomen/cm so dotiert j dass es eine N+ Leitfähigkeit hat.
Auf die obere Oberfläche des Substrates 10 ist eine Schicht 11 mit P- Leitfähigkeit epitaktisch aufgewachsen und hat somit dieselbe kristalline Orientierung wie das Substrat 10. Die Epitaxieschicht 11 kann in einer Dicke von 3 - 3, 5 Mikron in jeder bekannten Technik gebildet werden.
So kann zum Beispiel die Epitaxieschicht 11 bei 1150 C aufgewachsen werden durch die Einführung von Diboran und Silan in einem Epitaxiereaktor. Da die N+ Dotierung im Substrat nach aussen in die Schicht
FI 9-69-076 - 5 -·
109829/1623
diffundiert und dazu neigt, die P- Schicht 11 in eine N- Schicht umzuwandeln, muss die Einführung von Diboran gesteuert werden.
Eine Schicht 12 mit N- Leitfähigkeit wird darauf auf der Oberfläche der Schicht 11 ausgebildet. Die Schicht 12 ist ebenfalls epitaktisch aufgewachsen, so dass sie dieselbe kristalline Orientierung wie das Substrat 10 hat. Die Dicke der Schicht 12 liegt bei 2-2,5 Mikron.
Die Schichten 11 und 12 können bei Bedarf gleichzeitig ausgebildet werden. Zu diesem Zweck muss der Diboranpegel innerhalb des Epitaxiereaktors so gesteuert werden, dass das Verhältnis von Bor
-4 -5
zu Silizium am Anfang bei 10 bis 10 liegt. Nach einem vorgegebenen Zeitraum wird die Zufuhr von Diboran reduziert, so dass
das Verhältnis von Bor zu Silizium in der Grössenordnung von 10
_ O
bis 10 liegt.
Die N+ Verunreinigungen verdampfen von dem Substrat 10 in den Reaktor hinein. Durch Steuerung des Verhältnisses von Bor zu Silizium über die geregelte Einführung von Diboran in den Reaktor kann die Gesamtdicke der Schicht 6 Mikron betragen, wobei die
BAD ORIGINAL
FI 9-69-07-6 :. - 6 -
1Q9829/1623
Schiel)t 11 cine Dicke von. 3 - 3,5 Mikron und die Schicht 12 eine Dicke von 2, 5 bis 3 Mikron hat. Die Dicke der Schicht 11 ist durch den Zeitraum bestimmt, in welchem eine relativ zum Silan grössere Menge Diboran zugeführt wrrd.
Eine andere Möglichkeit besteht darin, die Schicht am Anfang mit P- Leitfähigkeit für die Gesamtdicke der beiden Schichten 11 und 12 aufzuwachsen und anschliessend durch Diffusion die oberen 2, 5 - 3 Mikron in N- Leitfälligkeit umzuwandeln und so die Schicht 12 zu bilden.
Das kann durch Diffusion eines N- Dotierungsmaterials wie Phos-
19
phor oder Arsen, z. B, in einer Konzentration von 10 Atomen/cm und bei einer Temperatur von 1000 - 1200 C, erfolgen. Dieser Diffusion kann ein Eintreibevorgang bei einer Temperatur von 1000 C während 5 oder 6 Stunden in trockenem Sauerstoff oder in einem Schutzgas folgen.
Nach Ausbildung der Schichten 11 und 12 auf der Oberfläche des Substrates 10 wird auf die Schicht 12 eine Maske, vorzugsweise
109829/1623 bad
aus Siliziumdioxyd, aufgewachsen. Das kann durch Oxydation bei 970 C während 60 Minuten in Dampf erfolgen, wodurch eine ungefähr 0,5 Mikron dicke Schicht aus Siliziumdioxyd gebildet wird.
Durch eine entsprechende Oeffnung in der Maske, die z. B, im Photoätzverfahren, hergestellt wird, wird ein Subkollektovbereich 15 mit N+ Leitfähigkeit in der Schicht 12 geformt. Als N+ Verunreinigung kann z.B. für die Diffusion des Subkollektorbereiches 15■ in der N- leitenden Schicht 12 Arsen verwendet werden. Die "
Diffusion selbst kann bei einer Temperatur von 1105 C erfolgen,
21 3 '
um eine Konzentration von 10 Atomen/cm im Bereich 15 in einer Tiefe von etwa 1,2 Mikron zu erzeugen. Die Reoxydation
erfolgt dann bei 970 C um die in der Oxydschicht für die Diffusion !
des Bereiches 15 gebildete Oeffnung zu schliessen.
Der P+ Bereich 14 wird durch Diffusion von z.B. Bor durch eine Oeffnung in der Maske hei einer Temperatur von 1105 C gebildet.
Die Diffusion wird so gesteuert, dass die Dotierungskonzentration
20 3
des Bereiches 14 bei 4x10 Atomen/cm liegt und der Bereich
r 076 ■ ■ - 8 -
109829/1623
eine Tiefe von 3 Mikron erreicht. Nach Beendigung der Diffusion des Bereiches 14 erfolgt eine Reoxydation bei 970 C,
Die Oeffnung in der Maske ist natürlich so beschaffen, dass der Bereich 14 in der gewünschten Form hergestellt wird. Jedes Element im Substrat 10 hat einen Bereich 14, obwohl in den Fig. 1
und 2 nur eine solche Isolations-Diffusion, die alle voneinander zu Λ
isolierenden Einheiten umgibt, dargestellt ist.
Nach Entfernen der Oxydschicht wird eine epitaktische Schicht 16 mit N- Leitfähigkeit auf die Schicht 12 der Halbleiter struktur aufgewachsen. Die Schicht 16 hat eine Dotierungskonzentration von
15 ■ 3
10 Atomen/cm . Dies lässt sich durch eine Salzreduktion oder ein ähnliches Verfahren erreichen. Die Schicht 16 kann z.B. in
einer Dicke von etwa 2 Mikron mit einer Dotierungskonzentration " M
15 3
von 10 Atomen/cm hergestellt werden, in einer Wasserstoffreduktion von SiCl. bei einer Temperatur von 1150 C, 18 Minuten lang bei einer Aufwachsgeschwindigkeit von 0, 1 Mikron/min. Danach wird das Substrat 10 bei 970 C oxydiert, um eine 0,5 Mikron dicke Maskierungsschicht aus Siliziumdioxyd bilden.
FI 9-69-076 ~ 9 -
. 109829/1623
Durch eine entsprechende Oeffnung in der Maske, wird ein Bereich 17 mit P+ Leitfähigkeit in der Schicht 16 gebildet j der zusammen mit dem Bereich 14 den Isolationskanal für das Element vervollständige. Der Bereich 14 ist durch einen Teil der Schicht 16 während deren epitaktischem Aufwachsen nach aus sen diffundiert.
Im Bereich 17 wird z.B. Bor bei einer Temperatur von 1000 C bis zu einer Dotierungskonzentration von 2x10 Atome/cm eindiffundiert, . . .
Nachdem eine Oxydation bei 970 C erfolgte, wird durch Diffusion eines N- Dotierungsmittels ein N+ Bereich 18 durch eine Oeffnung in der Maske gebildet, der 6, 3 m dem N+ Subkollektorbereich hinreicht. Dabei ist auf die Ausdiffundierung von Verunreinigungen aus dem Subkollektorbereich 15 in die epitaktische Schicht 16 während deren Aufwachsen und während der Diffusion des Bereiches 18, wodurch eine Mischung zwischen dem "Verbindungsbereich und dem N+ Subkollektorbereich 15 entsteht, Rücksicht zu nehmen.
FI 9-69-076 - 10 -
10 9 8 29/1823
Der Bereich 18 mit einer Tiefe von et v/a 0,8 Mikron und einer
19 ■ 3
Dotationskonzentration von 4x10 Atomen/cm wird vorzugsweise durch Diffusion von Phosphor aus einer pulverförmigen Quelle bei einer Temperatur von 1050 C gebildet. Es f jlgt eine 60 Minuten dauernde Dampf Oxydation bei 970 C, in welcher in den Oeffnungen eine Oxydschicht erzeugt wird.
In einem auf ähnliche Weise ablaufenden Diffusions schritt wird abschiiessend ein Basisbereich 19 gebildet. Die Parameter werden so gewählt, dass der Basisbereich 19 zur Ausdiffiindierung des Subkollektor be reiches 15 passt und so einen Kollektor-Basis-Uebergang bildet. Die Dotierungskonzentration im Basisbereich
19 3
lieft bei etwa 3x10 Atomen/cm . Die Diffusion von Bor erfolgt bei einer Temperatur von 1050 C, so dass der Bereich eine Tiefe von etwa 0, 6 Mikron hat. Die neue Oxydation erfolgt dann bei 970 O.
Nach Ausbildung des Basisbereiches 19 wird durch eine weitere Diffusion ein N+ Emitterbereich 21 im Basisbereich 19 ausgebildet, vorzugsweise durch Diffusion von Arsen aus einer Pulverquelle bei einer Temperatur von 1000 C mit einer Dotationskonzentration
21 3
von 10 Atomen/cm und einer Tiefe von etwa 0,-4 Mikron.
- li 109829/162 3
Danach werden im Basisbereich 19 beidseitig des Emitterbereiches 21 durch Metallisierung zwei Ohm sehe Kontakte 22 und 23 gebildet, die mit einander verbunden sind. Ein Ohmscher Kontakt 24 wird auch im Emitterbereich 21 ausgebildet und ein Ohmscher Kontakt 25 im Bereich 18, der mit dem Subkollektorbereich 15 in Verbindung steht. Die Ohmschen Kontakte 22 bis 25 werden durch Oeffnungen in einer Siliziumdioxyd schicht 26 auf dem Substrat 10 geformt. Die Schicht 26 befand sich bereits auf dem Substrat 10, als der Emitterbereich 21 diffundiert wurde.
Gemäss Darstellung in Fig. 1 wird die Diffusion des Subkollektorbereiches 15 so gesteuert, dass der Bereich in der Länge nur wenig über den Emitterbereich 21 hinausragt. Der Uebergangsbereich zwischen dem Subkollektorbereich 15 und dem Basisbereich 19 wird wesentlich reduziert, da sich der Subkollektorbereich 15 nic'ht unterhalb des ganzen Basisbereiches 19 erstreckt.
Da der Subkollektor 15 sich unterhalb des ganzen Emitters 21 erstreckt kann der Strom vom Emitter 21 zum Subkollektor 15 durch den Basisbereich 19 flies sen," ohne dass sich ein nachteiliger Effekt für die stromführenden Eigenschaften des Transis'tors ergibt.
- 12 -109829/1623
Da die Dicke der epitaktischen Schicht 12 von ihrer Oberflächen-
15 3
dotierung abhängt, z. B. 2 χ 10 Atome/cm , und. da die Unterseite des Basisbereiches 19 mindestens 1 Mikron von der Oberseite der Schicht 12 entfernt ist, ist genügend N- Material vorhanden, um Dui'chschläge zwischen Basis 19 und P- Epitaxieschicht 11 zu verhindern. Wenn die Dicke der Schicht 12 erhöht wird, kann ihre Dotierungskonzentration reduziert werden. In gleicher Weise kann der Abstand von der Unterseite des Basisbereiches 19 rar Oberseite der Schicht 12 entsprechend der Dotierungskonzentration
der Schicht 16 verändert werden.
In der Praxis kann die Dotationskonzentration der Schicht 12
15 3
nicht über etwa 2x10 Atome/cm erhöht werden. Daher muss die Dicke der Schicht 12 erhöht werden, wenn die Konzentration heruntergesetzt wird. Wenn die Konzentration der Schicht 12
15 3
ungefähr 2 χ 10 Atome/cm und ihre Dicke 2,5 Mikron beträgt, liegt die Durchbruchs spannung zwischen 10 und 12 Volt. Das reicht aus, um sicherzustellen, dass kein Durchschlagen vom Basisbereich 19 zur Schicht 11 erfolgt, wodurch der Transistor ja kurzgeschlossen würde.
FI9-69-076 - 13 -
109829/1623
In den Fig, 3 und 4 ist ein weiteres Ausführungsbeispiel einer Halbleiter struktur gezeigt, in welchem ein Substrat 30 mit P-Leitfähigkeit auf seiner Oberfläche eine Schicht 31 mit N- Leitfähigkeit trägt. In diesem Ausführungsbeispiel wird keLie epitaktische Schicht mit P- Leitfähigkeit auf der Oberfläche des Substrates 30 benötigt, da dieses je bereits P- Leitfähigkeit aufweist.
Die N- Schicht 31 kann auf dem Substrat 30 z.B. durch halide
λ Reduktion oder eien ähnlichen Vorgang epitaktisch aufgewachsen
15
werden. Eine Dotierungskonzentration von 2 χ 10 Atomen/cm wird durch Anwendung der Wasser stoff reduktion von SiCl bei einer Temperatur von 1150 C und einer Aufwachs geschwindigkeit von 0,7 Mikron/min erreicht. Danach wird das Substrat 30 bei 970 C zur Bildung der als Aiaske dienenden Siliziumdioxydschicht oxydiert. Diese Schicht hat eine Dicke von ungefähr 0,5 Mikron.
Der Oberteil des Substrates 30 kann aber auch durch Diffusion von P- Leitfähigkeit in N- Leitfähigkeit umgewandelt werden. Diese Diffusion erfolgt mit einer N- Verunreinigung wie Phorphor
FJ 9-69-076 - 14 -
109829/1623
19
oder Arsen, ζ. B. in einer Konzentration von 10 Atomen/cm und bei einer Temperatur von 1000 - 1200 C. Nach der Diffusion folgt ein Eintreibezyklus bei 1000 C in trockenem Sauerstoff oder einer Schutz gas atm ο Sphäre, der 5-6 Stunden dauert. Dadurch wird eine N- Schicht 31 mit einer Dicke von 2-3 Mikron erzeugt.
In der Schicht 31 wird ein Isolationsbereich 32 mit P+ Leitfähigkeit auf dieselbe Weise geformt, wie der Bereich 14 in den in den Fig. 1 und 2 gezeigten Schichten 11 und 12 gebildet wurde. Ein Svibkollektorbereich 33 mit N+ Leitfähigkeit wird anschliessend in der N- Schicht 31 genauso gebildet wie der Subkollektorbereich
15 in den Fig. 1 und 2.
Dann wird eine epitaktische Schicht 34 mit N- Leitfähigkeit auf der Schicht 31 aufgewachsen, und zwar genauso wie die Schicht
16 in den Fig. 1 und 2.
Anschliessend wird ein P+ Bereich 37, der mit dem Bereich 32 in Verbindung steht und den Isolationskanal des Transistors bildet, in die Schicht 34 genauso diffundiert wie der Bereich 17 in den Fig. 1 und 2.
FI 9-69-076 - 15 -
109829/1623
Ein N+ Bereich 35, der bis zum Subkollektorbereich 33 reicht und N+ Leitfähigkeit liat, wird als nächstes in die Schicht 34 genauso diffundiert wie der NH- Bereich 18 in den Fig. 1 und 2.
Anschliessend wird in die Schicht 34 ein Basisbereich 36 genauso diffundiert wie der Basisbereich 19 in den Fig. 1 und Z. Ein Emitterbereich 38 mit N+ Leitfähigkeit wird dann in den Basis- ^ bereich 36 genauso diffundiert wie der Emitterbereich 21 in den
Fig. 1 und 2.
Der Subkollektorbereich 33 wird in der in Fig, 4 gezeigten Form gebildet und weist daher einen reduzierten Teil 39 auf, der die breiteren Endteile 40 und 41 miteinander verbindet. Der Teil des Subkollektorbereiches 33 ist wesentlich schmaler als der Basisbereich 36. ' ·
; ■ . ■■·/■.
Der Teil 40 steht mit dem Bereich 35 in Verbindung und ist im wesentlichen genauso breit wie der Bereich 35 und der Basisbereich 36.
Der unter dem Emitterbereich 38 niedergeschlagene Teil 41 hat eine etwas grösscre QuerschnittsfJäche als der Emitterbercich
- 16 -1098 2 9./ 162 3
Bei einer möglichen Fehlaxisrichtung zwischen Emitterbereich und dem Teil 41 beim photolithograpMschen Verfahren ist trotzdem der Bereich 38 ganz im Teil 41 eingeschlossen. Die Breite des Teiles 41 ist jedoch geringer als die des Basisbereiches 36.
Diese Form des Subkollektorbereiches 33 reduziert die Uebergangsfläche zwischen dem Basisbereich 36 und dem Subkollektor- ^
bereich 33 wesentlich. Infolgedessen wird die Störkapazität zwischen Kollektor und Basis im Vergleich zur Kapazität des in den Fig. 1 und 2 gezeigten Transistors reduziert. Der Reihenwiderstand des Subkollektorbereiches 33 steigt natürlich im Vergleich zu der in den Fig. 1 und 2 gezeigten Form an, da die Gesamtfläche des Subkollektorbereiches 33 abnimmt. Dieses . Ansteigen des Widerstandes reduziert jedoch die Schaltungsge-Bchwindigkeit nicht im selben Grad, wie sie aufgrund der kleineren" ^
Kollektor-Basis-Kapazität erhöht wird.
An den einander gegenüberliegenden Seiten des Emitters 38 sind an der Basis 36 Ohmsche Kontakte 42 und 43 angeordnet. Der Emitter 38 vei'fügt über einen Ohmschen Kontakt 44 und die Durch-
FI ?-· 69-076 - 17 -
— 10 8 8 2 9/1823
führung 35 über einen Ohmschen Kontakt 45. Alle Ohmschen Kontakte 42 - 45 können durch Metallisierung auf bekannte Art durch Oeffnungen in der Siliziumdioxydschicht 46 hergestellt werden.
In den Fig. 5 und 6 ist ein weiteres Ausführungsbeispiel gezeigt. Das Substrat 50 aus monokristallinem Silizium hat dieselbe Leitfähigkeit und Konzentration wie das Substrat 30 des vorgehenden Beispiels, Es trägt eine Schicht 51 mit N- Leitfähigkeit, die genauso gebildet würde wie die Schicht 31 auf dem Substrat 30.
Der übrige in den Fig. 5 und 6 gezeigte Transistor unterscheidet sich in der Herstellung von dem in den Fig. 3 und 4 gezeigten nur darin, dass der Subkollektor 52 und die Basis 53 kleiner sind, da die Basis 53 nur einen Ohmschen Kontakt benötigt. Gemäss Darstellung in Fig. 6 ist somit die Uebergaiigsfläche zwischen Basis 53 und Subkollektor 52 nur etwas grosser als der Emitter 54.
Der Emitter 54 hat einen Ohmschen Kontakt 55, die Basis 53 einen Ohmschen Kontakt 56 und die Durchführung 5? einen Ohmschen Kontakt 58.
ft
In Fig. 7 ist ein weiteres Ausführungsbeispiel einer Halbleiterstruktur gezeigt. Die Struktur umfasst ein Substrat 60 aus monokristallinem Silizium mit derselben Leitfähigkeit und Konzentration wie das Substrat 10.
Zunächst wird eine Silizium dioxydschicht auf der Oberfläche des Substrates 60 gebildet. Bei einer Temperatur von 970 C wird durch eine Oefüxung ein als Stromkanals wirkender N+ Bereich 61 durch Diffusion von z. B, Phosphor gebildet. Phosphor wird vorzugsweise aus POCl in einem offenen Reaktionsgerät diffundiert. Der Bereich 61 hat eine Tiefe von ungefähr 1 Mikron
20 3
und eine Dotierungskonzentration von etwa 3x10 Atomen/cm .
In der anschliessenden Reoxydation bei 970 C wird die Oeffnung in der Schicht des Siliziumdioxyds geschlossen.
Um einen Entkoppelungskondensatorbereich 62 mit P+ Leitfähigkeit im Nf Substrat 60 zu bilden wird beispielsweise Bor bei einer Temperatur von 1105 C diffundiert, Dabei entsteht eine Ober-
l9 3
flächenkonzentration von 8x10 Atomen/cm und eine Tiefe von etwa 1,5 Mikron.
108829/1^23
- Nachdem die Bereiche 61 und 62 eindiffvmdjert wurden, wird eine
Schicht 63 mit P- Leitfähigkeit auf der Oberfläche des Substrates 60 aufgewachsen, der eine Schicht 64 mit N- Leitfähigkeit folgt. Die Schichten 63 und 64 können im -wesentlichen genauso aufgewachsen werden wie die Schichten 11 und 12 in Fig. 1. I5as Ver-
hältnis von Bor zu Silizium braucht hier jedoch nur in der Grössen-
— 7 — 8
Ordnung von 10 bis 10 zu liegen, da P- Verunreinigungen aus
dem P+ Bereich 62 ausdiffundieren.
Nach dem Aufwachsen der epitaktischen Schichten 63 und 64 wird ■wieder eine Schicht aus Siliziumdioxyd erzeugt. Dann wird ein N+ Bereich 65 in den N- Bereich 64 diffundiert der die Verbindung mit dem N+ Bereich 61 herstellt. Dabei ist zu beachten, dass der Bereich 61 während des Aufwachsens der Schicht 63, während der Diffusion des N+ Bereiches 65 und jeder nachfolgenden thermischen Bearbeitung aus diffundiert hat.
Der N-l· Bereich 65 wird durch Diffusion von z„ B» Phosphor, vorzugsweise aus POCl bei einer'Temperatur von 970 C genauso gebildet wie der N-f Bereich 6I4 Die Dotierungs-
FI 9-69-076 · - 20 -
109829/162
21
konzentration des Phosphors im N-f· Bereich 65 beträgt 1,2x10
3
Atome/cm , die Tiefe des Bereiches etwa 3 Mikron.
Nach der Diffusion des N+ Bereiches erfolgt eine Reoxydation •bei 1050 C. Anschliessend wird ein Subkollektorbereich 66 in die Schicht 64 diffundiert.die genauso erfolgen kann wie die Diffusion des Subkollektorbereiches 15 in die epitaktische Schicht 12 in Fig. 1 und 2.
Anschliessend wird z.B. Bor in die N- Schicht 64 diffundiert um einen Isolationsbereich 67 mit P+ Leitfähigkeit zu bilden. Die Diffusion erfolgt bei einer Temperatur von 1105 C und erzeugt
20 3
eine Dotierungskonzentration von 4x10 Atomen/cm im Bereich 67, der eine Tiefe von 3 Mikron hat und den EntkoppJungskondenßatorbereich 62 berührt.
Dann wird die epitaktische Schicht 68 mit N- Leitfähigkeit auf die Schicht 64 mit N- Leitfähigkeit genauso aufgewachsen, wie es für die Schicht 16 in den Fig. 1 und 2 beschrieben wurde.
FI 9-69 076 - 21 -
_. 10 9829/16 2
Ein Isolatiorisbereich 69 mit Pf Leitfähigkeit wird in die Schicht 68 durch Diffusion von Bor z, B. bei einer Temperatur von 1000 C
ZO 3
bis zu einer Dotierungskonzentration von 2x10 Atomen/cm gebildet. Der Bereich 69 erstreckt sich bis zum Bereich 67, mit dem er nach dessen Ausdiffusion während des Aufwachsens der N- Schicht 68 verbunden ist.
Nach der Reoxydation. bei 970 C werden gleichzeitig durch Diffusion von Phosphor ein Bereich 70 und ein Stromkanal 71, beide mit N+ Leitfähigkeit gebildet. Die Diffusionen erfolgt bei einer Temperatur von 1050 C und erzeugt eine Dotierungskon-
19 3
zentration von 4x10 Atomen/cm . Die Bereiche 70 und 71 sind ungefähr 0,8 Mikron tief.
Der Subkollektor 66 diffundiert während des Aufwachsens der Schicht 68 und der Diffusion des Bereiches 70 aus der Schicht in die Schicht 68 hinein. Dadurch wird eine Verbindung zwischen dem Subkollektor 66 und dem Bereich 70 hergestellt.
Ein Basisbereich 72 wird diffundiert, wie es schon für den Basisbereich 19 in den Fig. 1 und 2 beschrieben wurde. '
BAD ORIGINAL
FI 9-69-076 · - 22 -
. 109829/1623
Danach wird der Emitter 73 in den Basisbereich 72 diffundiert, wie es für die Fig. 1 und 2 beschrieben wurde. Der Subkollektor 66 ist so angeordnet, dass er sich, nur wenig über die vom Bereich 70 abgelegene Seite des Emjtterbereiches 73 hinaus erstreckt. Somit hat dieser Transistor dieselbe Anordnung des Uebergangs zwischen Kollektor und Basis, wie in der Fig. 1 und 2.
Die Basis 73 hat Ohmsche Kontakte 74 und 75, die auf einander gegenüberliegenden Seiten des Emitters 73 angeordnet sind und der Emitter 73 weist einen Ohmschen Kontakt 76, der Bereich 70 einen Ohmschen Kontakt 77 auf. Die Ohmschen Kontakte 74 - 77 können in bekannter Art gebildet werden.
Das Substrat 10, das in Fig» I N+ Leitfähigkeit aufwies, kann natürlich auch P- Leitfähigkeit haben, wie in den Fig. 3, 4 und 5 und 6 gezeigt. In diesem Fall benötigt der in den Fig» I und 2 gezeigte Transistor keine Schicht 11 mit P- Leitfähigkeit auf dem Substrat, Auf ein Substrat mit P- Leitfähigkeit würde epitaktisch eine Schicht mit N- Leitfähigkeit in der z.B. in den Fig. 3 und 4 gezeigten Art aufgewachsen.
Vf
Ebenso ist für die in den Fig. 3, 4, 5 und 6 gezeigten Transistoren ein Substrat mit P- Leitfähigkeit nicht erforderlich,- Stattdessen kann auch genauso wie in Fig. 1 N-f· Leitfähigkeit vorliegen. Bei einer derartigen Anordnung muss auf dem Substrat eine epitaktische Schicht mit P- Leitfähigkeit in der für die Halbleiterstrukturen der Fig. 1 und 2 beschriebenen Art gebildet werden.
Bei der in Fig. 7 gezeigten Struktur kann das Substrat 60 P- Leitfähigkeit haben. Das würde jedoch einen Stromkanal mit derselben Leitfähigkeit erfordern. Somit kann die Schicht 63 weggelassen werden und die Schicht 64 direkt auf die Oberfläche des Substrates aufgewachsen werden, sodass sie dieselbe Leitfähigkeit wie die Basis hat. Bei einer derartigen Struktur ist jedoch der Entkopplungskondensator 62 nicht möglich.
Bisher würde nur ein Stromkarial 61, 65 und 71 gezeigt. Das Substrat 60 kann natürlich mehrere voneinander getrennte Stromkanäle enthalten. Durch separate Oeffnungen in. der Siliziumdioxydschicht, können mehrere Bereiche 61 gleichzeitig gebildet werden.
FI 9-60-0 76 ·- 24 -
■"--" 109829/1623
ar
Jedes Substrat hat vorzugsweise eine eigenleitende epitaktische Schicht von etwa einem Mikron auf der Rückseite. Diese Schicht verhindert ein Verdampfen der Verunreinigungen vom Substrat in den Reaktor während der verschiedenen thermischen Verarbeitungsschritte. ■ . .
FJ 9-69-076 _ 25 _
109829/1623

Claims (1)

  1. PATENTANSPRÜCHE
    Ί,ι Bipolartransistor, bestehend aus einem Substrat (10), einem Kollektor (15), einer Basis (19) und einem Emitter (21), wobei der Kollektor-Basis-Übergang kleiner ist, als die Ausdehnung der Basis, gekennzeichnet durch eine Trennschicht (12) mit der Basis entgegengesetzter Leitfähigkeit, die zwischen der Basis und der nächsttieferen Schicht gleicher Leitfähigkeit (11) liegt.
    t. Bipolartransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der Trennschicht (12) in Abhängigkeit von ihrer Dotierungskonzentration so bemessen ist, daß die Basis gegenüber der nächstti.eferen Schicht gleicher Leitfähigkeit eine ausreichende Durchschlagsfestigkeit aufweist.
    3. Bipolartransistor nach Anspruch 1, dadurch gekennzeichnet, daß der Kollektorberöich (39, 41) kleiner ist als der Basisbereich (36), aberj größer als der jenseits der Basis angeordnete Emitterbereich (38).
    4. Bipolartransistor nach Anspruch 3, dadurch gekennzeichnet, daß die Basis (36) wenigstens zwei Ohmsche Kontakte (42. 43) aufweist, die einander gegenüberliegend außerhalb der Emitterzone (38) angeordnet sind.
    5. Bipolartransistor nach Anspruch 3. dadurch gekennzeichnet, daß die Breite (33, 39) der Kollektorzone zwischen Emitternähe (41) und Kollektorkontakt (35) reduziert ist.
    i,i9-6o-076 1Q9829/IJ2
    6. Bipolartransistor nach Anspruch 3, dadurch gekennzeichnet, daß die nächsttiefere Schicht derselben Leitfähigkeit unterhalb der Basis (36) durch das Substrat des Transistors (30) gebildet wird.
    7. Bipolartransistor nach Anspruch 3, dadurch gekennzeichnet, daß die Emitterzone (54) nahe dem Rand der Basiszone (53) liegt, der dem Kollektor an Schluß (57) zugewendet ist, und daß die Basis einen Ohmschen Kontakt (.56) aufweist.
    8. Bipolartransistor nach Anspruch 1, dadurch gekennzeichnet, daß A die nächsttiefere Schicht (11) derselben Leitfähigkeit unterhalb der Basis (19) auf der Oberfläche des Substrates (10) angeordnet ist, und das Substrat selbst die entgegengesetzte Leitfähigkeit dieser Schicht hat.
    9-69-076 1 0 9 8 2 9 /2T6~2 3
DE19702063952 1969-12-29 1970-12-28 Bipolartransistor Withdrawn DE2063952A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US88842869A 1969-12-29 1969-12-29

Publications (1)

Publication Number Publication Date
DE2063952A1 true DE2063952A1 (de) 1971-07-15

Family

ID=25393158

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702063952 Withdrawn DE2063952A1 (de) 1969-12-29 1970-12-28 Bipolartransistor

Country Status (8)

Country Link
US (1) US3622842A (de)
BE (1) BE760916A (de)
CH (1) CH514235A (de)
DE (1) DE2063952A1 (de)
FR (1) FR2072084B1 (de)
GB (1) GB1305988A (de)
NL (1) NL7018765A (de)
SE (1) SE371331B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769105A (en) * 1970-01-26 1973-10-30 Ibm Process for making an integrated circuit with a damping resistor in combination with a buried decoupling capacitor
US3858231A (en) * 1973-04-16 1974-12-31 Ibm Dielectrically isolated schottky barrier structure and method of forming the same
US3891480A (en) * 1973-10-01 1975-06-24 Honeywell Inc Bipolar semiconductor device construction
DE2351985A1 (de) * 1973-10-17 1975-04-30 Itt Ind Gmbh Deutsche Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung
US4079408A (en) * 1975-12-31 1978-03-14 International Business Machines Corporation Semiconductor structure with annular collector/subcollector region
US4066483A (en) * 1976-07-07 1978-01-03 Western Electric Company, Inc. Gate-controlled bidirectional switching device
US4272882A (en) * 1980-05-08 1981-06-16 Rca Corporation Method of laying out an integrated circuit with specific alignment of the collector contact with the emitter region
US4380774A (en) * 1980-12-19 1983-04-19 The United States Of America As Represented By The Secretary Of The Navy High-performance bipolar microwave transistor
JPS6170758A (ja) * 1984-09-06 1986-04-11 シーメンス、アクチエンゲゼルシヤフト トランジスタ構造
US4644383A (en) * 1985-04-08 1987-02-17 Harris Corporation Subcollector for oxide and junction isolated IC's
US4902633A (en) * 1988-05-09 1990-02-20 Motorola, Inc. Process for making a bipolar integrated circuit
GB9013926D0 (en) * 1990-06-22 1990-08-15 Gen Electric Co Plc A vertical pnp transistor
JP3285435B2 (ja) * 1993-07-07 2002-05-27 三菱電機株式会社 半導体装置およびその製造方法
US20090072355A1 (en) * 2007-09-17 2009-03-19 International Business Machines Corporation Dual shallow trench isolation structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1573404A (de) * 1967-08-02 1969-07-04
US3506893A (en) * 1968-06-27 1970-04-14 Ibm Integrated circuits with surface barrier diodes

Also Published As

Publication number Publication date
CH514235A (de) 1971-10-15
NL7018765A (de) 1971-07-01
US3622842A (en) 1971-11-23
SE371331B (de) 1974-11-11
GB1305988A (de) 1973-02-07
FR2072084A1 (de) 1971-09-24
FR2072084B1 (de) 1975-10-10
BE760916A (fr) 1971-06-28

Similar Documents

Publication Publication Date Title
DE3788486T2 (de) Verfahren zur Herstellung einer monolithischen Hochspannungshalbleiterschaltung.
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE69031488T2 (de) Halbleitervorrichtung mit einem lateralen Bipolartransistor und entsprechende Herstellungsverfahren
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2823967C2 (de)
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE2063952A1 (de) Bipolartransistor
DE2422912A1 (de) Integrierter halbleiterkreis
DE69324003T2 (de) Bipolar-Leistungstransistor mit hoher Kollektor-Durchbrucksspannung und Verfahren zu seiner Herstellung
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE68923730T2 (de) Verfahren zur Herstellung einer bipolaren integrierten Schaltung.
DE2109352A1 (de) Laterales Halbleiter Bauelement und Verfahren zur Herstellung
DE1639549C2 (de) Integrierte Halbleiterschaltung
DE2364752A1 (de) Halbleitervorrichtung
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2364753A1 (de) Halbleitervorrichtung
DE69031610T2 (de) Monolitisch integrierte Halbleitervorrichtung, die eine Kontrollschaltung und einen Leistungsteil mit vertikalem Stromfluss umfasst, und Verfahren zu ihrer Herstellung
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee