DE2518010A1 - Ic-halbleiterbauelement mit einer injektions-logikzelle - Google Patents

Ic-halbleiterbauelement mit einer injektions-logikzelle

Info

Publication number
DE2518010A1
DE2518010A1 DE19752518010 DE2518010A DE2518010A1 DE 2518010 A1 DE2518010 A1 DE 2518010A1 DE 19752518010 DE19752518010 DE 19752518010 DE 2518010 A DE2518010 A DE 2518010A DE 2518010 A1 DE2518010 A1 DE 2518010A1
Authority
DE
Germany
Prior art keywords
epitaxial layer
conductivity type
transistor
dopant
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752518010
Other languages
English (en)
Inventor
William Joshua Evans
Wesley Norman Grant
Bernard Thomas Murphy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2518010A1 publication Critical patent/DE2518010A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/096—Lateral transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/124—Polycrystalline emitter

Description

BLUMBACH · WEBER · BERGEN · KRAMER ZWIRNER · HIRSCH
PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN ^ ^ ' ® " ' "
Postadresse München: Patentconsult 8 München 60 Radeckestra3e 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden; Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186237
Western Electric Company, Incorporated Evans 4-2-16 New York, N.Y., U. S. A.
IC-Halbleiterbauelement mit einer Injektions-Logikzelle
Die Erfindung betrifft ein IC-(integrierte Schaltung) Bauelement mit einer Injektions-Logikzelle, die einen Injektionstransistor und einen Schalttransistor aufweist, welche in einer Halbleiter-Epitaxieschicht gebildet sind, wobei sich die Epitaxieschicht auf einem Halbleiterkörper befindet, dessen Dotierstoffkonzentration höher als die der Epitaxieschicht bei übereinstimmendem Leitungstyp ist, sowie ein Verfahren zur Herstellung eines solchen Bauelementes.
509846/0756
Es besteht rzeit beträchtliches Interesse an digitalen HaIbleiter-IC's (IC = integrierte Schaltung). Solche Schaltungen können eine Vielzahl logischer Punktionen durchführen, die grundlegend für viele bedeutende Anwendungen, wie Computer, sind. Bekannte Logikschaltungen umfassen Transistor-Transistor-Logik, Widerstands-Transistor-Logik und Dioden-Transistor-Logik. Solche Logikschaltungen sind gekennzeichnet durch einen Versorgungsenergie verbrauchenden Widerstand, der zwischen eine Stromquelle und ein Schaltelement der Logikschaltung geschaltet ist. Oft ist es erwünscht, Logikschaltungen in eine Schaltungsanordnung mit hohem Integrationsgrad einzufügen. Bei hochgradiger Integration sind Komponenten wie Widerstände unerwünscht, und zwar aufgrund des relativ großen Platzes, den sie gewöhnlich benötigen.
Es ist bekannt, solche Versorgungsenergie verbrauchenden Widerstände durch einen Transistor zu ersetzen. Eine Form einer solchen Schaltung wird Injektions-Logik-Schaltung genannt und umfaßt eine Zelle zweier komplementärer Transistoren, welche eine logische Inversion durchführen. In der gewöhnlichen Form ist die Basis eines npn-Schalttransistors in der Zelle mit einem Eingangsanschluß, dessen Kollektor mit einem Ausgangsanschluß und dessen Emitter mit Erde verbunden* Den anderen Transistor in der Zelle stellt ein komplementärer pnp-Injektionstransistor dar, dessen Basis mit Erde, dessen Emitter mit einer positiven Spannungsquelle und dessen Kollektor mit der Basis des Schalttransistors verbunden ist. In logischen integrierten Schaltungen sind verschiedene Zellen gewöhnlich in Reihe geschaltet, und zwar dadurch, daß der
509846/0756
Kollektor des Schalttransistors mit der Basis eines nachfolgenden Schalttransistors verbunden ist.
Im Betrieb ist der Emitter-Basis-Übergang des Injektionstransistors in Durchlaßrichtung vorgespannt, da die Basis geerdet und der Emitter mit der positiven Spannungsquelle verbunden ist. Die an die Basis des Schalttransistors gelegte Logik-Eingangsspannung bestimmt, ob der Emitter-Basis-Übergang des Schalttransistors eine Ein- oder eine Aus-Vorspannung erhält. Wenn eine logische "l" den Übergang in Durchlaßrichtung vorspannt, fließt der Strom vom Kollektor des Injektionstransistors durch den Emitter-Basis-Weg des Schalttransistors. Der Schalttransistor leitet im Sättigungszustand mit einem Strom, der durch den pnp-Injektionstransistor der nächsten Stufe geliefert wird, und sein Kollektor befindet sich auf einem Potential, das gleich der Kollektor-Emitter-Sättigungsspannung des Schalttransistors ist oder eine logische "On aufweist. Somit ist eine logische "l" in eine logische "θ" invertiert worden. Wenn ein logisches "O"-Eingangssignal dem Emitter-Basis-Übergang des Schalttransistors zugeführt wird, wird dieser Transistor ausgeschaltet oder gesperrt, und der Strom vom Injektionstransistor fließt aus dem Eingang über eine vorausgehende Injektions-Logikzelle zu Erde. Der Kollektor des Schalttransistors erzeugt als Ausgangssignal eine logische "l", da der Kollektor mit der Spannungsquelle über einen nachfolgenden, in Durchlaßrichtung vorgespannten Injektionstransistor einer nachfolgenden Zelle verbunden ist.
Weiter ist es bekannt, IC-Injektions-Logikschaltungsanordnungen mit
509846/0756
isoliertem pn-übergang unter Verwendung von zwei Maskierschritten zur Bildung der Dotierstoffzonen des Transistors herzustellen. Derartige Verfahren sind beschrieben in "Merged Transistor Logic (MTL)- A low cost Bipolar Logic Concept" von Horst H. Berger und Siegfried K. Wiedmann und in "Integrated Injection Logic: A New Approach to LSI" von Kees Hart und. Arie Slob. Beide Artikel sind erschienen im IEEE Journal of Solid State Circuits, Oktober 1972, Seite JkO bzw. 546.
Integrierte Injektions-Logik-Schaltungsanordnungen sind durch Dotierstoffzonen gekennzeichnet, die als Punktionsteile zweier verschiedener Transistoren dienen. D.h., dieselbe Dotierstoffzone dient als Basis des Injektionstransistors und als Emitter des Schalttransistors. Außerdem dient eine andere Zone sowohl als Kollektor des Injektionstransistors als auch als Basis des Schalttransistors. Wenn des weiteren Vielfachausgänge erwünscht sind, weisen integrierte Injektions-Logikschaltungen einen Schalttransistor mit einer Vielzahl Kollektoren auf. Die Vielzahl Kollektorzonen sind in der Oberfläche des Anordnung gebildet,und. der Emitter ist vergraben. Dies stellt eine invertierte Transistorstruktur dar, wenn man sie mit einer Standardstruktur -mit vergrabenem Kollektor vergleicht.
Es wäre erwünscht, integrierte Injektions-Logikschaltungszellen hinsichtlich Parametern wie Größe, Geschwindigkeit und Packungsdichte zu verbessern. Außerdem wäre es erwünscht, die Zahl der Maskierschritte für die Herstellung von Injektions-Logikschaltungen mit zwei Metallisierungsniveaus zu reduzieren. Zwei Metallisierungs-
509846/0756
niveaus sind bei der hochgradigen Integrierung solcher Schaltungen oft vorteilhaft. Die Eliminierung eines Maskierschrittes erhöht im allgemeinen die Ausbeute und erlaubt eine geringere Abmessung, und zwar durch die Ausschaltung von Toleranzen bei der wiederholten Ausrichtung.
Zum Stand der Technik gehört die US-PS 3 648 125, welche eine Methode zur Herstellung integrierter Schaltungen mit Oxid-Isolation angibt. Nach dieser Patentschrift hergestellte Transistoren, Dioden und Widerstände haben eine geringere Abmessung, höhere Geschwindigkeit und höhere Packungsdichte, als die unter Verwendung einer pn-Übergangs-Isolation gebildeten Bauelemente.
Eine direkte Anwendung der Oxid-Isolationsmethode auf die Herstellung von Injektions-Logikschaltungen legt es nahe, jede Injektions-Logikschaltungszelle mit einer Oxid-Zone zu umgeben. Dies reduziert die Kapazität, die der pn-Übergangsisolation, welche die Zelle seitlich umgibt, zugeordnet ist. Eine solche Oxid-Isolation führt jedoch nicht zur erwünschten Abmessungsreduzierung.
Diese und weitere Probleme werden erfindungsgemäß gelöst mit einem Halbleiterbauelement der eingangs genannten Art, das gekennzeichnet ist durch wenigstens einen Oxid-Isolationsbereich, der sich in einen Teil der Dicke der Epitaxieschicht erstreckt und Teile der Epitaxieschicht seitlich umgibt und isoliert derart, daß die Epitaxieschicht sowohl als seitliche Basis für den Injektonstransistor als auch als Emitter für den Schalttransistor verwendbar ist,
509846/0756
durch Dotierstoffzonen eines zweiten Leitungstyps in den oxidisolierten Teilen der Epitaxieschicht in solcher Anordnung, daß eine der Zonen als Injektions-Transistor-Emitter und. die andere Zone sowohl als Injektions-Transistor-Kollektor als auch als Schalttransistorbasis verwendbar ist,
durch ein Verbindungsmuster aus dotiertem polykristallinen Silicium des ersten Leitungstyps, das sich sowohl auf einem Oxid-Isolationsbereich als auch auf einer Zone des zweiten Leitungstyps befindet,
und durch wenigstens eine Tasche des ersten Leitungstyps, die in der unter dem Verbindungsmuster befindlichen Dotierstoffzone des zweiten Leitungstyps gebildet und als Schalttransistor-Kollektor verwendbar ist.
Wenigstens ein Oxid-Isolationsbereich ist in einer Epitaxieschicht ersten Leitungstyps gebildet, die sich auf einem Körper- oder Substratteil desselben Leitungstyps mit einer höheren Dotierstoffkonzentration als der der Epitaxieschicht befindet. Der Oxid-Isolationsbereich umgibt Teile der Epitaxieschicht seitlich und isoliert diese. Die Tiefe des Oxid-Bereichs ist derart, daß ein Teil der Dicke der Epitaxieschicht unter dem Oxid-Bereich stehen bleibt und als Teil einer seitlichen Basiszone in einen nachfolgend gebildeten Injektionstransistor verwendbar ist. Der Oxid-Isolationsbereich wird dann anstelle einer zusätzlichen Maske verwendet, um die Grenzen der in der Epitaxieschicht gebildeten Dotierstoffzonen des zweiten Leitungstyps festzulegen.
Im Anschluß an die Bildung der Zonen des zweiten Leitungstyps
509846/0756
1 2513010
wird ein Muster aus polykristallinem Silicium auf Teilen der Oberfläche des Oxidbereichs und. der Zonen des zweiten Leitungstyps gebildet. Das polykristalline Silicium enthält Dotierstoffe des ersten Leitungstyps und. wird sowohl als Diffusionsquelle als auch als erstes Metallisierungsniveau verwendet. Durch Erhitzen wird eine Diffusion der Dotierstoffe des ersten Leitungstyps aus dem polykristallinen Silicium in die darunterliegenden Zonen des zweiten Leitungstyps bewirkt und dadurch wenigstens eine Tasche von Dotierstoffen des ersten Leitungstyps gebildet. Die seitlichen Grenzen der Tasche werden durch die Grenzen des polykristallinen Siliciummusters in Verbindung mit den Grenzen des darunterliegenden Oxid-Isolationsbereichs festgelegt.
Die eben beschriebene Tasche dient als Kollektor für den Schalttransistor. Die Dotierstoffzone des zweiten Leitungstyps, die in der Epitaxieschicht und an die Tasche angrenzend gebildet wird, dient als Basis des Schalttransistors. Dieselbe Zone dient als Kollektor des Injektionstransistors. Ein Teil der Epitaxieschicht dient als Emitter des Schalttransistors, und, wie bereits erwähnt, als seitliche Basis des Injektionstransistors. Eine andere Dotierstoffzone des zweiten Leitungstyps, die in der Epitaxieschicht gebildet ist, dient als Emitter des Injektionstransistors.
Das Herstellungsverfahren wird dadurch vereinfacht, daß ein Maskierungsschritt ausgeschaltet wird, wenn Zonen mit Dotierstoffen des zweiten Leitungstyps in der Epitaxieschicht gebildet werden. Es wird außerdem dadurch vereinfacht, daß lediglich ein Maskierungs- ·
509846/0756
-S-
* ? B 1 8 η 1 O
schritt verwendet wird, um sowohl die Tasche als auch ein Metallisierungsmuster eines ersten Niveaus zu bilden. So werden lediglich zwei. Maskierungsschritte bis zu einer Metallisierung auf erstem Niveau benötigt.
Der resultierende Ihjektions-Logikschaltungszellenaufbau zeichnet sich durch hohe Geschwindigkeit und hohe Packungsdichte aus. Dies beruht auf der geringeren Abmessung, die durch Eliminieren von Maskenausrichtungstoleranzen und durch Verwendung des Oxid-Isolationsbereichs zur teilweisen Festlegung einer Dotierstoffzone erlaubt wird.
In der zugehörigen Zeichnung zeigen:
Fig. 1 eine schematische Darstellung einer Injektions-Logik-Schaltung j und
Fig. 2-5 eine Querschnittsansicht eines Halbleiterplattchens während aufeinanderfolgender Herstellungsschritte, die an dem HaIbleiterplättchen entsprechend einem erfindungsgemäßen Ausführungsbeispiel durchgeführt werden.
Fig. 1 zeigt eine schematische Darstellung einer zwei Transistoren aufweisenden integrierten Injektion3-Logikschaltungszelle. Transistor Tl ist der Schalttransistor,und Transistor T2 stellt den Injektionstransistor dar. Eine oxidisolierte IC-Struktur für eine solche Zelle kann erfindungsgemäß hergestellt werden.
Es wird nun Fig. 2 betrachtet. Die Herstellung gemäß einem erfindungsgemäßen Ausführungsbeispiel beginnt bei der Bildung eines ein-
5098 A6/0756
9 2 B 1 B Ü 1 O
kristallinen Slliciumkörperteils 11, bei welchem es sich um einen Teil einer η-leitenden Scheibe handelt, die mit Arsen dotiert ist und einen im wesentlichen gleichmäßigen spezifischen Widerstand von etwa 0,01 Ohm-cm aufweist. Darauf wird eine η-leitende Epitaxieschicht 12, die ebenfalls in Fig. 2 dargestellt ist, auf dem Körperteil 11 gebildet. Typischerweise hat die Schicht 12 einen spezifischen Widerstand von einigen Zehntel Ohm-Zentimetern und weist eine Dicke von etwa 2 Mikrometer auf.
Gemäß bekannten Methoden wird ein Oxid-Isolationsbereich in der Schicht 12 gebildet. Solche Methoden sind in der US-PS 3 648 beschrieben. Ein Querschnitt des Oxid-Bereichs ist in Fig. 2 in Form der Bereiche lpa, IjJb und l;5c dargestellt. Der Oxid-Isolationsbereich ist bis in eine Tiefe von etwa 1,5 Mikrometer gebildet, so daß darunter ein Querschnittsbereich an Epitaxieschicht verbleibt, der später als seitliche Basiszone verwendbar ist.
Darauf wird der Oxid-Bereich anstelle einer zusätzlichen Maske verwendet, um eine Implantation von p-Dotierstoffen festzulegen, durch welche Dotierstoffzonen 16 und 17 gebildet werden. Bei einer typischen Implantation wird Dotierstoff wie Bor verwendet, um zwei sich überlappende Verteilungen mit je einem Maximum zu bilden, wobei das eine flach und. das andere tief liegt. Die Verteilung mit einem flachliegenden Maximum weist eine hohe Dotierstoffkonzentration auf, um einen verbesserten ohmschen Kontakt mit der ein tiefliegendes Maximum aufweisenden Dotierstoffverteilung zu erzeugen. Beispielsweise kann die flachliegende Verteilung hergestellt werden
509846/0756
? B 1 Γ; Π 1 O
durch Implantieren von Borionen bei einer Konzentration von etwa
l4 2,
10 pro cm und mit einer Implantationsspannung von etwa 30 kV. Die tiefliegende Verteilung kann hergestellt werden durch Implantieren von Borionen bei einer Konzentration von etwa 3 χ 10 pro
a -
cm und. mit einer Implantationsspannung von etwa 1^0 kV. Die Borionen sind im wesentlichen bei einer Tiefe konzentriert, die geringer als die Tiefe des Oxid-Isolationsbereichs ist. Bei dieser Ausführungsform befindet sich das Maximum der tiefliegenden Verteilung etwa 0,4 Mikrometer von der Oberfläche der Epitaxieschicht entfernt.
Fig. 3 zeigt Verbindungszonen 18 und 19 aus polykristallinem Silicium. Mittels eines typischen Verfahrensschrittes wird eine Schicht undotierten polykristallinen Siliciums mit einer Dicke von etwa einem halben Mikrometer auf der Oberfläche der in Fig. 2 dargestellten Struktur niedergeschlagen, so daß das polykristalline Silicium über dem Oxid-Bereich 13 und den p-dotierten Zonen 16 und. 17 liegt. Anschließend werden n-Dotierstoffe in das polykristalline Silicium diffundiert, um es stark zu dotieren. Beispielsweise kann Arsenein-.gebracht werden, um einen Flächenwiderstand, von etwa 5° 0hm/Quadratfläche zu erzeugen. Die Dotierstoffe kann man entweder aus einem Dotierstoffdampf in das polykristalLine Silicium diffundieren lassen oder dadurch, daß ein die Dotierstoffe enthaltendes Oxid über dem polykristallinen Silicium niedergeschlagen und anschließend eine Erwärmung durchgeführt wird, um die Dotierstoffe aus dem Oxid in das polykristalline Silicium diffundieren zu lassen. Es ist von Vorteil, die Diffusionsschritte zu steuern, um eine Dotierstoffdiffusion
509846/0756
über das polykristalline Silicium hinaus zu verhindern. Die Dotierstoffe können auch durch Implantation eingefügt werden, um einen mit hoher Temperatur verbundenen Schritt und die Möglichkeit vorzeitiger Diffusion in die Zonen 16 und 17 zu vermeiden.
Nach dem Einfügen von Dotierstoffen in das polykristalline Silicium werden ein Maskier- und ein Ätzschritt angewendet, um ein Muster aus polykristallinem Silicium zu erzeugen und Verbindungszonen l8 und 19 eines ersten Niveaus zu bilden. Wenn ein dotiertes Oxid für die Einfügung von n-Dotierstoffen verwendet worden ist, wird dies entfernt. Wenn n-Dotierstoff in irgendeinen Teil der nicht unterhalb der polykristallinen Verbindungszone 19 liegenden p-Zonen 16 oder 17 eingedrungen ist, dann werden die Oberflächen dieser Zonen vorteilhafterweise abgeätzt, um die n-Dotierstoffe zu entfernen.
Die Verbindungszone 18 kann ein Muster erhalten derart, daß sie eine Verbindung mit anderen Schaltungen erzeugt. Die Verbindungszone 18 liegt über dem Oxid-Bereich I^ und kann auch über denjenigen Halbleiterzonen liegen, die zu verbinden sind. Die Verbindungszone 19 kann ebensogut als n-Dotierstoffzone in einem Transistor wie als Verbindung verwendet werden. Des weiteren kann die Zone 19 als Diffusionsquelle für n-Dotierstoffe verwendet werden, um in der darunterliegenden Halbleiterzone n-Dotierstoffzonen zu bilden, die zur Verwendung in einem Transistor geeignet sind. Demgemäß liegt die Zone 19 über einer p-Halbleiterzone und kann sich über einen benachbarten Oxid-Isolationsbereich erstrecken, um die Anforderungen an die Maskenausrichtung zu reduzieren» Nach Wunsch können die Ver-
5098/4 6/0756
bindungszonen l8 und 19 miteinander verbunden werden. Um die Diffusion von Dotierstoffen in den nicht unter der Zone 19 liegenden Halbleiterbereich zu verhindern, kann eine Isolator-Deckschicht 21, wie sie in Fig. 4 gezeigt ist, über der gesamten Oberfläche des HaIbleiterplättchens gebildet werden. Beispielsweise kann ein Material wie Siliciumdioxid in nicht selektiver Weise auf dem Halbleiterplättchen niedergeschlagen werden. Durch Erwärmung diffundieren Dotierstoffe von der Zone 19 in den darunterliegenden Halbleiterbereich, wodurch eine η-leitende Dotierstoffzone 20 gebildet wird, wie es Fig. 4 zeigt. Durch Maskierung und. Ätzen werden Kontaktierungsöffnungen in der Isolator-Deckschicht gebildet, welche im Zusammenhang mit einer Metallisierung auf einem zweiten Niveau verwendet werden. Eine solche Deckschicht kann auch als Isolator unter einer nachfolgenden Verbindung auf einem zweiten Niveau dienen.
Die Metallisierung auf zweitem Niveau kann dadurch gebildet werden, daß solche Materialien wie Gold, Aluminium, Titan und Palladium niedergeschlagen und in Muster gebracht werden. Die Metallisierung auf zweitem Niveau liegt über der Isolator-Deckschicht und kann durch öffnungen in der Isolator-Deckschicht hindurch selektiv Halbleiterzonen und Teile der Verbindung auf erstem Niveau kontaktieren. Fig. 5 zeigt die Kontaktierungsöffnungen und die Metallisierungszonen 22, 23, 24, 25 und 26 auf zweitem Niveau. Die Zonen 22 und 23 stellen einen Kontakt mit der Verbindungszone 18 bzw. 19 auf erstem Niveau her. Zonen 24 und 25 bilden einen Kontakt mit der Dotierstoffzone 16 bzw. 17. Die Zone 26 liegt lediglich über der Schicht 12. Die Metallisierung auf zweitem Niveau kann in Verbindung mit der
509846/0756
2 R1 8 01 O
Verbindung auf erstem Niveau verwendet werden, um die integrierte Injektions-Logikzelle mit anderen Schaltungen und äußeren Spannungen zu verbinden. Zwei Verbindungsniveaus erfordern weniger Raum als ein einziges Verbindungsniveau, da einige seitliche Abstands-. erfordernisse ausgeschaltet werden können, wenn ein Niveau ein anderes Niveau kreuzen kann. Bis zur Metallisierung auf zweitem Niveau sind lediglich vier Maskierungsschritte angewendet worden.
Der integrierte Injektions-Logikzellenaufbau der Fig. 5 kann in verschiedenen bekannten Kombinationen zur Verwirklichung irgendeiner komplexen Logik verwendet werden. Ein npn-Schalttransistor wird aus Zonen 11, 12, ΐβ und 20 gebildet. Zonen 11 und 12 bilden den Emitter, Zone 16 bildet die Basis und Zone 20 den Kollektor. Ein pnp-Injektionstransistor wird aus Zonen 17, 12 und 16 gebildet. Zone 16 bildet den Kollektor, Zone 12 die Basis und Zone 17 den Emitter. Zone 11 erzeugt einen verbesserten Ohmschen Kontakt zur Emitterzone 12 und verbessert auch die Injektionswirkung von Ladungsträgern aus der Zone 12 durch Zone 16 in die Zone 20.
Die Struktur wird geeigneterweise mit einer mittels pn-übergang isolierten Struktur verglichen, da die Oxidisolation die Kapazität reduziert, und zwar durch Ausschalten der pn-Übergangskapazität. Mit einer Herstellung entsprechend einer erfindungsgemäßen Ausführungsform läßt sich auch die Größe der Struktur verringern, und zwar durch Reduzierung der Anzahl der Maskierungsschritte und damit durch Reduzieren desjenigen Platzes, der für die Ausrichtungstoleranz benötigt wird, die durch den Maskierungsschritt erforderlich wird. Im Vergleich zu einem mittels pn-übergang isolierten Aufbau
509846/0756
ist die Verstärkung erhöht und die Minoritätsträgerspeicherung verringert. Eine niedrigere Kapazität und eine niedrigere Minoritätsträgerspeicherung verbessern ihrerseits die Schaltgeschwindigkeit eines Transistors.
509846/0756

Claims (8)

  1. BLUMBACH . WESER . BERGEN . KRAMER
    ZWIRNER . HIRSCH 2 5 1 8 Π 1 O
    PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
    Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon (089)8836 03/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186237
    Patentansprüche
    C l7\ IC-Halbleiterbauelement mit einer Injektions-Logikzelle, die einen Injektionstransistor und einen Schalttransistor aufweist, welche in einer Halbleiter-Expitaxieschicht gebildet sind, wobei sich die Epitaxieschicht auf einem Halbleiterkörper befindet, dessen Dotierstoffkonzentration höher als die der Epitaxieschicht bei übereinstimmendem Leitungstyp ist,
    gekennzeichnet durch
    wenigstens einen Oxid-Isolationsbereich (13a* IJb, 15 c)j der sich in einen Teil der Dicke der Epitaxieschicht (12) erstreckt und Teile der Epitaxieschicht seitlich umgibt und isoliert derart, daß die Epitaxieschicht sowohl als seitliche Basis für den Injektionstransistor als auch als Emitter für den Schalttransistor verwendbar ist,
    Dotierstoffzonen (ΐβ, 17) eines zweiten Leitungstyps in den oxidisolierten Teilen der Epitaxiescnicht in solcher Anordnung, daß eine der Zonen als Injektionstransistor-Emitter und die andere Zone sowohl als Injektionstransistor-Kollektor als auch als Sehalttransistorbasis verwendbar ist,
    ein Verbindungsmuster (18, 19) aus dotiertem polykristallinen
    509846/0756
    Silicium des ersten Leitungstyps, das sich sowohl auf einem Oxid-Isolationsbereich (IjJa) als auch auf einer Zone (16) des zweiten Leitungstypes befindet,
    und wenigstens eine Tasche (20) des ersten Leitungstyps, die in der unter dem Verbindungsmuster befindlichen Dotierstoffzone des zweiten Leitungstyps gebildet und. als Schalttransistor-Kollektor verwendbar ist.
  2. 2. Bauelement nach Anspruch 1, gekennzeichnet durch eine isolierende Deckschicht (21) auf dem Verbindungsmuster und den freiliegenden Teilen des Halbleitermaterials, die Kontaktierungsöffnungen für eine Metallisierung auf zweitem Niveau aufweist.
  3. ^. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Dotierstoffzonen des zweiten Leitungstyps zwei sich überlappende Dotierstoffverteilungen mit je einem Maximum aufweisen, von denen das eine flach und. das andere tief liegt, wobei die Verteilung im flach liegenden Maximum eine höhere Dotierstoffkonzentration als die im tief liegenden Maximum aufweist.
  4. 4. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Epitaxieschicht (12) etwa 2 Mikrometer und. der Oxid-Isolatorbereich (lj5a, 1^b, 1^c) etwa 1,5 Mikrometer dick ist.
  5. 5. Verfahren zur Herstellung eines integrierten Halbleiterbauelementes mit einem Injektions-Logikzellenaufbau, der einen Injektionstransistor und einen komplementären Schalttransiotor auf-
    509846/0756
    weist, bei welchem Verfahren auf einem Halbleiterkörper eines ersten Leitungstyps eine epitaktische Halbleiterschicht desselben Leitungstyps gebildet wird, die eine geringere Konzentration an Dotierstoffen des ersten Leitungstyps aufweist, als der Körper und bei welchem im Halbleiter ein seitlicher und ein invertierter Transistor gebildet werden, αααμΓοίι gekennzeichnet,
    daß wenigstens ein Oxid-Isolationsbereich (l^a, l;5b, Ij5c) gobildet wird, der sich in einen Teil der Dicke der Epitaxieschicht (12) erstreckt und Teile der Epitaxieschicht seitlich umgibt und isoliert, derart, daß die Epitaxieschicht als ein Emitter für den Schalttransistor und der Teil der Epitaxieschicht mit der Restdicke als seitliche Basis für den Injektionstransistor verwendbar ist,
    daß Dotierstoffe eines zweiten Leitungstyps in die seitlich vom Oxid-Bereich umgebenen Teile der Epitaxieschicht eingefügt werden, um eine als Injektionstransistor-Emitter verwendbare Zone und eine andere, sowohl als Injektionstransistor-Kollektor als auch als Schalttransistorbasis verwendbare Zone zu bilden, und daß in den Zonen des zweiten Leitfähigkeitstyps wenigstens eine Dotierstofftasche (20) des ersten Leitungstyps gebildet wird, die als Schalttransistor-Kollektor verwendbar ist.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Herstellung einer Dotierstofftasche (20) folgende Schritte umfaßt:
    (a) Bildung eines Verbindungsmusters, das Zonen von Dotier-
    509846/0756
    stoffe des ersten Leitungstyps enthaltendem polykristallinen Silicium aufweist, welche sowohl den Oxid-Isolatorbereich als auch einen der isolierten Teile der Epitaxieschicht überlappt, ' und
    (b) Diffundieren von Dotierstoffen des ersten Leitfähigkeitstyps aus dem Verbindungsmuster in das darunterliegende Halbleitermaterial zur Bildung der Tasche.
  7. 7· Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß ausreichend Dotierstoffe eingefügt werden in den Körper (ll), um einen spezifischen Widerstand von etwa 0,01 Ohm-cm zu erzeugen, und in die Epitaxieschicht, um einen spezifischen Widerstand von etwa 0,1 Ohm-cm hervorzubringen.
  8. 8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Dotierstoffe des zweiten Leitungstyps durch eine Dotierstoff-
    1 ii . ρ implantation bei einer Konzentration von etwa 10 /cm und mittels einer Implantationsspannung von etwa J50 kV und durch eine weitere Dotierstoffimplantation bei einer Konzentration
    IP P
    von etwa 3 χ 10 /cm mittels einer Implantationsspannung von etwa 130 kV eingefügt werden.
    509846/07 56
DE19752518010 1974-04-26 1975-04-23 Ic-halbleiterbauelement mit einer injektions-logikzelle Withdrawn DE2518010A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US464480A US3904450A (en) 1974-04-26 1974-04-26 Method of fabricating injection logic integrated circuits using oxide isolation

Publications (1)

Publication Number Publication Date
DE2518010A1 true DE2518010A1 (de) 1975-11-13

Family

ID=23844105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752518010 Withdrawn DE2518010A1 (de) 1974-04-26 1975-04-23 Ic-halbleiterbauelement mit einer injektions-logikzelle

Country Status (10)

Country Link
US (1) US3904450A (de)
JP (1) JPS50152682A (de)
BE (1) BE828348A (de)
CA (1) CA1005170A (de)
DE (1) DE2518010A1 (de)
FR (1) FR2269200B1 (de)
GB (1) GB1498531A (de)
IT (1) IT1032757B (de)
NL (1) NL7504859A (de)
SE (1) SE405909B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2656962A1 (de) * 1975-12-29 1977-07-07 Philips Nv Integrierte schaltung mit komplementaeren bipolaren transistoren
DE2657822A1 (de) * 1975-12-29 1977-07-07 Philips Nv Integrierte schaltung mit komplementaeren bipolaren transistoren
DE2905022A1 (de) 1978-02-10 1979-10-31 Nippon Electric Co Integrierte halbleiterschaltung
DE2951504A1 (de) * 1978-12-23 1980-06-26 Vlsi Technology Res Ass Verfahren zur herstellung einer gegebenenfalls einen bipolaren transistor aufweisenden integrierten schaltungsvorrichtung
DE3013559A1 (de) * 1979-04-09 1980-10-16 Tokyo Shibaura Electric Co Halbleitervorrichtung und verfahren zu ihrer herstellung

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962717A (en) * 1974-10-29 1976-06-08 Fairchild Camera And Instrument Corporation Oxide isolated integrated injection logic with selective guard ring
US3993513A (en) * 1974-10-29 1976-11-23 Fairchild Camera And Instrument Corporation Combined method for fabricating oxide-isolated vertical bipolar transistors and complementary oxide-isolated lateral bipolar transistors and the resulting structures
FR2297495A1 (fr) * 1975-01-10 1976-08-06 Radiotechnique Compelec Structure de transistors complementaires et son procede de fabrication
US4044454A (en) * 1975-04-16 1977-08-30 Ibm Corporation Method for forming integrated circuit regions defined by recessed dielectric isolation
US4013489A (en) * 1976-02-10 1977-03-22 Intel Corporation Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit
US4137109A (en) * 1976-04-12 1979-01-30 Texas Instruments Incorporated Selective diffusion and etching method for isolation of integrated logic circuit
US4102714A (en) * 1976-04-23 1978-07-25 International Business Machines Corporation Process for fabricating a low breakdown voltage device for polysilicon gate technology
JPS5317081A (en) * 1976-07-30 1978-02-16 Sharp Corp Production of i2l device
JPS6035818B2 (ja) * 1976-09-22 1985-08-16 日本電気株式会社 半導体装置の製造方法
JPS53108776A (en) * 1977-03-04 1978-09-21 Nec Corp Semiconductor device
US4111720A (en) * 1977-03-31 1978-09-05 International Business Machines Corporation Method for forming a non-epitaxial bipolar integrated circuit
NL7703941A (nl) * 1977-04-12 1978-10-16 Philips Nv Werkwijze ter vervaardiging van een halfgelei- derinrichting en inrichting, vervaardigd door toepassing van de werkwijze.
DE2728845A1 (de) * 1977-06-27 1979-01-18 Siemens Ag Verfahren zum herstellen eines hochfrequenztransistors
JPS5467778A (en) * 1977-11-10 1979-05-31 Toshiba Corp Production of semiconductor device
US4190466A (en) * 1977-12-22 1980-02-26 International Business Machines Corporation Method for making a bipolar transistor structure utilizing self-passivating diffusion sources
US4264382A (en) * 1978-05-25 1981-04-28 International Business Machines Corporation Method for making a lateral PNP or NPN with a high gain utilizing reactive ion etching of buried high conductivity regions
US4196440A (en) * 1978-05-25 1980-04-01 International Business Machines Corporation Lateral PNP or NPN with a high gain
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
JPS6043024B2 (ja) * 1978-12-30 1985-09-26 富士通株式会社 半導体装置の製造方法
JPS6043656B2 (ja) * 1979-06-06 1985-09-30 株式会社東芝 半導体装置の製造方法
US4338622A (en) * 1979-06-29 1982-07-06 International Business Machines Corporation Self-aligned semiconductor circuits and process therefor
US4303933A (en) * 1979-11-29 1981-12-01 International Business Machines Corporation Self-aligned micrometer bipolar transistor device and process
US4333227A (en) * 1979-11-29 1982-06-08 International Business Machines Corporation Process for fabricating a self-aligned micrometer bipolar transistor device
JPS5696852A (en) * 1979-12-29 1981-08-05 Fujitsu Ltd Semiconductor device
US4319932A (en) * 1980-03-24 1982-03-16 International Business Machines Corporation Method of making high performance bipolar transistor with polysilicon base contacts
JPS5734365A (en) * 1980-08-08 1982-02-24 Ibm Symmetrical bipolar transistor
US4961102A (en) * 1982-01-04 1990-10-02 Shideler Jay A Junction programmable vertical transistor with high performance transistor
CA1188418A (en) * 1982-01-04 1985-06-04 Jay A. Shideler Oxide isolation process for standard ram/prom and lateral pnp cell ram
US4624046A (en) * 1982-01-04 1986-11-25 Fairchild Camera & Instrument Corp. Oxide isolation process for standard RAM/PROM and lateral PNP cell RAM
JPS59186367A (ja) * 1983-04-06 1984-10-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4713355A (en) * 1984-04-16 1987-12-15 Trw Inc. Bipolar transistor construction
US5166094A (en) * 1984-09-14 1992-11-24 Fairchild Camera & Instrument Corp. Method of fabricating a base-coupled transistor logic
US4936928A (en) * 1985-11-27 1990-06-26 Raytheon Company Semiconductor device
GB2183907B (en) * 1985-11-27 1989-10-04 Raytheon Co Semiconductor device
US4903107A (en) * 1986-12-29 1990-02-20 General Electric Company Buried oxide field isolation structure with composite dielectric
US6869854B2 (en) * 2002-07-18 2005-03-22 International Business Machines Corporation Diffused extrinsic base and method for fabrication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3534234A (en) * 1966-12-15 1970-10-13 Texas Instruments Inc Modified planar process for making semiconductor devices having ultrafine mesa type geometry
NL6706735A (de) * 1967-05-13 1968-11-14
US3460007A (en) * 1967-07-03 1969-08-05 Rca Corp Semiconductor junction device
US3519901A (en) * 1968-01-29 1970-07-07 Texas Instruments Inc Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2656962A1 (de) * 1975-12-29 1977-07-07 Philips Nv Integrierte schaltung mit komplementaeren bipolaren transistoren
DE2657822A1 (de) * 1975-12-29 1977-07-07 Philips Nv Integrierte schaltung mit komplementaeren bipolaren transistoren
DE2905022A1 (de) 1978-02-10 1979-10-31 Nippon Electric Co Integrierte halbleiterschaltung
DE2954501C2 (de) * 1978-02-10 1990-08-30 Nec Corp., Tokio/Tokyo, Jp
DE2951504A1 (de) * 1978-12-23 1980-06-26 Vlsi Technology Res Ass Verfahren zur herstellung einer gegebenenfalls einen bipolaren transistor aufweisenden integrierten schaltungsvorrichtung
DE3013559A1 (de) * 1979-04-09 1980-10-16 Tokyo Shibaura Electric Co Halbleitervorrichtung und verfahren zu ihrer herstellung

Also Published As

Publication number Publication date
GB1498531A (en) 1978-01-18
SE405909B (sv) 1979-01-08
IT1032757B (it) 1979-06-20
US3904450A (en) 1975-09-09
BE828348A (fr) 1975-08-18
CA1005170A (en) 1977-02-08
FR2269200A1 (de) 1975-11-21
NL7504859A (nl) 1975-10-28
FR2269200B1 (de) 1977-04-15
JPS50152682A (de) 1975-12-08
SE7504328L (sv) 1975-10-27

Similar Documents

Publication Publication Date Title
DE2518010A1 (de) Ic-halbleiterbauelement mit einer injektions-logikzelle
DE2032315C3 (de) Halbleiteranordnung mit emittergekoppelten inversen Transistoren sowie Verfahren zu ihrer Herstellung
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE2627203A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE3022122C2 (de)
EP0008043B1 (de) Integrierter bipolarer Halbleiterschaltkreis
DE1901807C3 (de) Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung
DE2531164A1 (de) Transistorvorrichtung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2507038B2 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2627922A1 (de) Halbleiterbauteil
DE3026779C2 (de)
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2541161A1 (de) Verfahren zur herstellung monolithischer komplementaerer transistoren
DE3129487C2 (de)
DE2456635C3 (de) Integrierte Halbleiterschaltung mit negativem Widerstand
DE1287218C2 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2513458A1 (de) Halbleiterbauelement
DE2053776A1 (de) Integrierte Halbleiteranordnung
DE3026927C2 (de)
DE2324554C2 (de)
DE3030884A1 (de) Halbleiter-schaltelement und digitale schaltungsanordnung sowie verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
8130 Withdrawal