DE3026927C2 - - Google Patents
Info
- Publication number
- DE3026927C2 DE3026927C2 DE19803026927 DE3026927A DE3026927C2 DE 3026927 C2 DE3026927 C2 DE 3026927C2 DE 19803026927 DE19803026927 DE 19803026927 DE 3026927 A DE3026927 A DE 3026927A DE 3026927 C2 DE3026927 C2 DE 3026927C2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- conductivity type
- thyristor
- dopant
- zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001465 metallisation Methods 0.000 claims description 18
- 239000002019 doping agent Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000001174 ascending effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0817—Thyristors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
Description
Die Erfindung betrifft einen Thyristor für integrierte Schaltungen
und Verfahren zu seiner Herstellung. Diese Thyristoren können
besonders benutzt werden, um Kreuzungsfelder herzustellen, wie solche für Telefonverbindungen.
Der Thyristor nach der Erfindung ist kompatibel
mit einem Aufbau von integrierten Schaltungen mit einem Substrat
eines ersten Leitungstyps, auf das man eine epitaktische
Schicht des zweiten Leitungstyps aufwachsen läßt,
wobei
dieser Aufbau auch isolierende Wände vom
ersten Leitungstyp aufweist, welche das Substrat mit der
oberen Fläche des Plättchens (Chips) verbinden, um jedes Einzelbauelement
oder Gruppen von Bauelementen voneinander zu isolieren.
Diese isolierenden Wände können erhalten werden, indem man vor
der Bildung der epitaktischen Schicht Dotierungsstoffe vom ersten
Leitungstyp in das Substrat implantiert und dann nach der
Bildung der epitaktischen Schicht eine Diffusion dieser implantierten
Stoffe nach oben und eine entsprechende Diffusion von
der oberen Fläche des Plättchens nach unten vornimmt.
Ein bekanntes Verfahren zur Herstellung von Thyristoren für integrierte
Schaltungen, das mit der obenerwähnten Baureihe dieses
Typs kompatibel ist, wird im folgenden mit Bezug auf die beigefügten
Fig. 1A und 1B beschrieben, welche schematisch im
Schnitt und in Draufsicht einen solchen Thyristor zeigen. Dieser
Thyristor wird erhalten ausgehend von einem Substrat 1 eines
ersten Leitungstyps, auf dem eine epitaktische Schicht 2
von entgegengesetztem Leitungstyp abgeschieden wird. Um
die Beschreibung zu vereinfachen, wird im folgenden der erste
Leitungstyp mit P und der zweite Leitungstyp mit N
bezeichnet. Das Bauelement ist durch eine Isolierwand 3 vom Typ P
isoliert, die in üblicher Weise erhalten wird, und eine vergrabene
Schicht 4 vom Typ N⁺ ist am Boden der durch
die Isolierwand 3 begrenzten Wanne vorgesehen. Ausgehend von der
oberen Fläche des Plättchens sind in der Wanne zwei getrennte
Zonen 5 und 6 vom Typ P ausgebildet, und eine Zone 7 vom
Typ N ist in das Innere der einen dieser Zonen vom Typ P
eingebracht (in der Figur im Inneren der Zone 5). Metallisierungen
G, A und K sind jeweils mit den Zonen 5, 6 und 7
fest verbunden. Man erhält so einen Thyristor, dessen Metallisierung
A die Anode, dessen Metallisierung G die Steuerelektrode
und dessen Metallisierung K die Kathode bilden. Es sei auch bemerkt,
daß eine andere Elektrode g auf der epitaktischen Schicht 2
abgeschieden sein kann, indem man eine örtliche Überdotierung
dieser Schicht vorsieht, um einen ohmschen Kontakt in
einem Bereich 8 herzustellen. Der Größenordnung nach kann die
Dotierung N der epitaktischen Schicht 2 etwa 10¹⁵ bis 5×10¹⁶ at/cm³
betragen, während die Zonen 5 und 6 vom Typ P eine Dotierung
in der Größenordnung von 10¹⁸ bis 10¹⁹ at/cm³ und die Zone
7 vom Typ N eine Dotierung von
etwa 10²⁰ bis 10²¹ at/cm³ haben.
Theoretisch könnte die Steuerelektrode dieses Thyristors an die
Metallisierung G oder die Metallisierung g angeschlossen sein.
Tatsächlich ist es bei den angegebenen Dotierungen zweckmäßiger,
die Metallisierung G als Steuerelektrode zu nehmen,
das heißt, diejenige, welche in Kontakt ist mit der höchstdotierten
der Schicht 2 und der Zone 5.
Allgemein sind die epitaktischen Schichten gering dotiert, so
daß man die Steuerelektrode auf die andere Schicht legt. Die
Metallisierung g dient allein und gegebenenfalls dazu, verschiedene
Polarisierungen herzustellen. So ist mit den in der Figur
gezeigten Leitungstypen der Thyristor ein solcher mit
Kathoden-Steuerelektrode. Wenn man jedoch alle in der Figur
gezeigten Leitungstypen umkehrt, wäre die Metallisierung A
die Kathode, die Metallisierung K die Anode, und die Steuerelektrode
G wäre immer noch auf der gleichen Schicht vorhanden,
das heißt derjenigen der beiden Zwischenschichten mit höherem
Dotierungsniveau, und es läge in diesem Fall ein Thyristor mit
Anoden-Steuerelektrode vor.
In der Theorie betrachtet man oft zwei Transistoren als Äquivalente
zum Thyristor. Im vorliegenden Fall sind diese zwei Transistoren
ein npn-Transistor mit den Zonen 7, 5 und 2 und
ein pnp-Transistor mit den Zonen 5, 2 und 6. Die Zündbedingung
(Produkt von Stromverstärkungen) der beiden Elementar-
Transistoren wird mit einem Thyristor, der den in den Fig.
1A und1B gezeigten Aufbau hat, leicht erhalten. Dennoch hängt
der Spannungsabfall im Thyristor im Leitzustand nur von den
Transistoren ab. Er ist gleich der Summe der Sättigungsspannung
Basis/Emitter des pnp-Transistors und der Sättigungsspannung
Kollektor/Emitter des npn-Transistors. Um diesen Wert zu verringern,
den man so gering wie möglich machen möchte, kann man
auf die Höhe der Sättigungsspannung Kollektor/Emitter des npn-
Transistors einwirken. Bei hohem Durchgangsstromwert im Thyristor
muß der pnp-Transistor einen genügenden Strom in die Basis des
npn-Transistors injizieren. Andererseits hat der pnp-Transistor,
welcher ein Lateral-Transistor ist, einen Stromverstärkungsfaktor,
der mit steigendem Strom rasch abnimmt. Um diesen Nachteil zu
kompensieren, muß man den Umfang des dem Kollektor gegenüberliegenden
Emitters für diesen pnp-Transistor vergrößern, und
in der Darstellung des integrierten Thyristors wird die Oberfläche
des pnp-Lateral-Transistors viel größer als die des npn-
Transistors. Daraus folgt ein Bauelement von erheblichen Abmessungen,
wobei dennoch die Begrenzung bleibt, die mit dem
verhältnismäßig hohen Wert des Spannungsabfalls im Leitzustand
zusammenhängt.
Die Offenlegungsschrift DE 27 53 320 A1 beschreibt einen weiteren
Thyristor für integrierte Schaltung, der ein Substrat (12)
eines ersten Leitungstyps und weiter folgende Merkmale
aufweist:
eine erste becherförmige Zone (14) vom zweiten Leitungstyp (N), die im Substrat enthalten ist;
eine zweite becherförmige Zone (18) vom ersten Leitungstyp (P), die in der ersten Zone enthalten ist;
eine dritte wannenförmige Zone (20) vom zweiten Leitungstyp (N), die in der zweiten Zone enthalten ist;
eine vierte Zone (22) vom ersten Leitungstyp (P), die in der dritten Zone enthalten ist; und
oberflächliche Metallisierungen, die fest mit an der Oberfläche freiliegenden Randbereichen der ersten (14), zweiten (18) und vierten (22) Zone verbunden sind und jeweils der ersten Hauptelektrode (K), der Steuerelektrode (E) und der zweiten Hauptelektrode (A) des Thyristors entsprechen.
eine erste becherförmige Zone (14) vom zweiten Leitungstyp (N), die im Substrat enthalten ist;
eine zweite becherförmige Zone (18) vom ersten Leitungstyp (P), die in der ersten Zone enthalten ist;
eine dritte wannenförmige Zone (20) vom zweiten Leitungstyp (N), die in der zweiten Zone enthalten ist;
eine vierte Zone (22) vom ersten Leitungstyp (P), die in der dritten Zone enthalten ist; und
oberflächliche Metallisierungen, die fest mit an der Oberfläche freiliegenden Randbereichen der ersten (14), zweiten (18) und vierten (22) Zone verbunden sind und jeweils der ersten Hauptelektrode (K), der Steuerelektrode (E) und der zweiten Hauptelektrode (A) des Thyristors entsprechen.
Hierbei kann unterstellt werden, daß die dritte Zone (20), welche die Anodenbasiszone darstellt, die
am schwächsten dotierte der vier angegebenen ist, obgleich
DE 27 53 320 A1 hierzu keine Angaben macht, denn etwas anderes
wäre nicht zweckmäßig.
Ein so aufgebauter Thyristor weist also die Merkmale des
Oberbegriffs des vorliegenden Anspruchs 1 auf.
Bei diesem bekannten Thyristor ist die dritte Zone (20) durch
Umdotieren der zweiten (epitaktischen) Zone (18) durch
Ionenimplantation erhalten, wodurch eine große Ungenauigkeit
der Dotierung dieser dritten Zone (20) entsteht.
Der Erfindung liegt nun die Aufgabe zugrunde, einen
integrierten Thyristor zu schaffen, der mit der eingangs
angegebenen technologischen Baureihe kompatibel ist und bei
dem der Spannungsabfall zwischen Anode und Kathode im
Leitzustand kleiner als bei den bekannten Bauelementen ist.
Außerdem soll ein solcher erfindungsgemäßer Thyristor eine
kleine Oberfläche auf einer Tablette (Chip) einer integrierten
Schaltung einnehmen und günstig herstellbar sein.
Diese Aufgabe wird erfindungsgemäß gelöst durch einen
Thyristor für integrierte Schaltung mit den Merkmalen des
Anspruchs 1.
Auf diese Weise wird also ein Thyristor mit genau definierter
geringer Dotierung der dritten Zone erhalten, was für die
gewünschte Charakteristik des Thyristors wesentlich ist.
Eine bevorzugte Ausführungsform ist im Unteranspruch
angegeben.
Ein erfindungsgemäßes Verfahren zur Herstellung des Thyristors
ist in Anspruch 3 und bevorzugte Ausführungsformen desselben
sind in den Unteransprüchen 4 und 5 angegeben.
Vor dem abschließenden Metallisieren können gegebenenfalls
oberflächliche Überdotierungen vorgesehen werden.
Ausführungsbeispiele der Erfindung werden anhand der Figuren erläutert.
Hierin zeigen die
Fig. 1A und 1B einen bekannten Thyristor-Aufbau, wie
oben beschrieben; die
Fig. 2A und 2B schematisch im Schnitt und in
Draufsicht einen erfindungsgemäßen Thyristor und
Fig. 3 einen Kurvenzug, der die Konzentrationsprofile der
verschiedenen Zonen eines erfindungsgemäßen Thyristors
zeigt.
Zunächst sei bemerkt, daß diese verschiedenen Figuren weder in
horizontaler noch in vertikaler Richtung maßstäblich sind und
daß die relativen Abmessungen sowie die Dicken der verschiedenen
Schichten oder Zonen nicht direkt aus den Figuren
entnommen werden können, sondern innerhalb der dem Fachmann
bekannten Bereiche liegen.
Mit N+ bzw. P+ ist jeweils eine stark dotierte Zone
bezeichnet.
Fig. 2A zeigt ein Halbleitersubstrat 11, in dem eine erste
becherförmige Zone 12 vom Typ N⁺ ausgebildet ist, welche einen
Boden 121 und eine Wand 122 aufweist. Allgemein ist hier mit
becherförmiger Zone ein Bereich bezeichnet, der einen Boden
und bis zur oberen Oberfläche des Substrats aufsteigende
Seitenwände aufweist.
Es sei bemerkt, daß die Bezeichnung becherförmige Zone
keine Kreissymmetrie voraussetzt, obgleich das der Fall sein
kann, und in der Draufsicht der Fig. 2B ist erkennbar, daß
die verschiedenen Zonen jeweils etwa rechteckigen Umfang
haben. In dieser ersten becherförmigen Zone 12 ist eine zweite
becherförmige Zone 13 vom entgegengesetzten Leitungstyp
ausgebildet. Diese zweite Zone 13 begrenzt eine dritte wannenförmige Zone 14 vom
entgegengesetzten Leitungstyp, das heißt im gezeigten
Beispiel vom Typ N. In einem oberen Teil der dritten Zone 14
ist eine vierte Zone 15 vom P⁺-Typ ausgebildet. Die
dritte Zone 14 ist, wie aus dem folgenden ersichtlich, epitaktisch
gebildet und bildet diejenige mit dem niedrigsten Dotierungsniveau
unter der Gesamtheit der Zonen 12, 13, 14 und 15. Die
Wand 122 der Zone 12 ergibt sich im übrigen aus der gleichen
epitaktischen Behandlung. Die obere Oberfläche der Zone 15
ist ebenso wie die bis zur Oberfläche reichenden Teile der
becherförmigen Zonen 12 und 13 metallisiert. Die Metallisierung
auf der Zone 15 entspricht der Anode A des
Thyristors, und die Metallisierungen auf den kranzförmigen
freiliegenden Oberflächenbereichen der becherförmigen Zonen 12
und 13 entsprechen jeweils der Kathode K und der Steuerelektrode
G des Thyristors. Die oberen Bereiche dieser kranzförmigen
Zonen sind in üblicher Weise überdotiert. Man kann auch einen
Teil der obenliegenden Oberfläche der Zone 14 überdotieren
und die entsprechende Oberfläche des Plättchens metallisieren,
um eine Hilfssteuerelektrode g zu erhalten.
Wenn man die beiden zum beschriebenen Thyristor äquivalenten
Transistorbauelemente betrachtet, haben diese eine Vertikalstruktur.
Der npn-Transistor besteht aus den Zonen 12, 13
und 14 und hat einen geringen Stromverstärkungsfaktor in der
Größenordnung von 0,2 bis 0,5 wegen der erheblichen Breite
der Basis. Dennoch ist das Zünden möglich wegen des hohen
Stromverstärkungsfaktors des pnp-Vertikaltransistors, der
aus den Zonen 13, 14 und 15 besteht. Um die Injektion zu
verbessern, kann außerdem die oberflächliche Überdotierung N⁺
der Zone 122 oberflächlich den Teil der Zone 13 bedecken. Ein Vorteil
des Thyristoraufbaus liegt in seiner großen
Kompaktheit und in seiner geringen Spannung im Leitzustand.
Der npn-Transistor hat für einen Kollektorstrom O Restspannungen,
die in Abhängigkeit vom Basisstrom ansteigen, jedoch ist
die Spannung Kollektor/Emitter bei Sättigung praktisch gleich
dieser Kollektorrestspannung. Die Spannung im Leitzustand des Thyristors
ist daher geringer für eine äquivalente Gesamtoberfläche gegenüber
der eines üblichen Aufbaus. Der dynamische Widerstand im
Leitzustand liegt in der Größenordnung von 3 bis 4 Ohm.
Von der Erfindung wurden Versuche zum Vergleich von
Thyristoren, wie in den Fig. 2A und 2B gezeigt, mit
bekannten Thyristoren, wie in den Fig. 1A und 1B gezeigt,
durchgeführt. Die bekannte Vorrichtung hatte eine Oberfläche von
200×220 µm² und die erfindungsgemäße Vorrichtung eine Oberfläche
von 178×220 µm². Man konnte feststellen, daß die
erfindungsgemäße Vorrichtung im Leitzustand einen dynamischen
Widerstand in der Größenordnung von 3,5 bis 4 Ohm gegenüber
6 bis 7 Ohm der bekannten Vorrichtung hatte. Anders ausgedrückt,
wenn man gemäß dem Stand der Technik für einen Strom von 50 mA
einen Spannungsabfall in der Größenordnung von 1 V und für einen
Strom von etwa 200 mA einen Spannungsabfall von etwa 2 V hat, erhält
man beim erfindungsgemäßen Thyristor für einen Strom von
50 mA einen Spannungsabfall von 1,1 V, für einen Strom von 200 mA
einen Spannungsabfall von 1,7 V und für einen Strom von 400 mA
einen Spannungsabfall von etwa 2,4 V. Wie ersichtlich, ermöglicht
die Erfindung für Stromstärken, die wesentlich über 50 mA
liegen, einen geringeren Verbrauch des Thyristors mit einer geringeren
Oberfläche.
Wie oben kurz dargelegt, ist der Gesichtspunkt des Aufbaus des
erfindungsgemäßen Thyristors nicht zu trennen vom Gesichtspunkt
der Dotierungsniveaus der ihn bildenden Schichten. Diese Dotierungsniveaus
sind im folgenden mit Bezug auf Fig. 3 erläutert,
und dieser zweite Aspekt der Erfindung wird erläutert mit Bezug
auf die folgende Beschreibung einer Ausführungsform des
Verfahrens zur Herstellung des Thyristors.
Dieser Thyristor wurde hergestellt ausgehend von einem Siliciumsubstrat
11 mit geringem Dotierungsniveau, vom Typ P.
In diesem Substrat bildet man durch Diffusion oder Implantation
eine Zone 121 mit höheren Dotierungsniveau und vom Typ N, die
gewöhnlich vergrabene Schicht genannt wird. Im größeren Teil
dieser Zone, indem man einfach einen Randbereich freiläßt, wird
ein Dotierungsmittel vom Typ P implantiert (in der Zone 131).
Man bildet anschließend gleichmäßig durch epitaktisches Wachstum
oberhalb des so behandelten Substrats eine epitaktische
Schicht 14 vom Typ N aus und führt dann eine Wärmebehandlung
durch, während der das implantierte Dotierungsmittel vom Typ P
nach oben diffundiert, während man gleichzeitig von der oberen
Oberfläche ein Dotierungsmittel vom gleichen Typ nach unten
diffundieren läßt, um die Ränder 132 der becherförmigen Zone 13 zu bilden.
Man erhält so die Gesamtanordnung der zweiten Zone 13, welche die
Teile 131 und 132 aufweist, und die wannenförmige dritte Zone 14 in der Zone 13.
Anschließend führt man eine Diffusion oder Implantation vom
Typ P⁺ zur Bildung einer vierten Zone 15 aus, wie ausgehend von der oberen Oberfläche
des Plättchens gezeigt. Die verschiedenen Metallisierungen
A, G und K werden anschließend in üblicher Weise aufgebracht,
indem man gegebenenfalls oberflächliche Überdotierungen der
unter den Metallisierungen liegenden Zonen vorsieht, um das ohmsche
Leitfähigkeitsverhalten der Kontakte zu verbessern. Der Gesamtaufbau
des Thyristors ist begrenzt durch eine
Isolierwand 16, die einen nach oben diffundierten Teil 161 und
einen nach unten diffundierten Teil 162 aufweist. Der nach oben
diffundierte Teil ergibt sich durch eine Implantation vom Typ P,
die gleichzeitig mit der zur Bildung
der zweiten Zone 13 wurde.
Die absteigende Diffusion zur Bildung des Teils 162 wird gleichzeitig
mit der absteigenden Diffusion zur Bildung des
Teils 132 ausgeführt.
Einer der Vorteile der Erfindung ergibt sich dadurch, daß alle
angegebenen Verfahrensstufen solchen Verfahrensstufen entsprechen,
die normalerweise bei der Herstellung von linearen
integrierten Schaltungen gemäß dem in Verbindung mit der Fig. 1A, B beschriebenen Bautyp
durchgeführt werden.
Fig. 3 zeigt das Konzentrationsprofil des
Thyristors. Die Ordinaten entsprechen Konzentrationen in at/cm³,
und die Abszissen entsprechen Längen. Der Ursprung der Abszissen
liegt mit Bezug auf Fig. 2A wesentlich im Inneren der vergrabenen
Schicht 12, und die Abszissen erstrecken sich von dort
zur Oberfläche des Plättchens (als Größenordnung sei bemerkt,
daß die Dicke des Bauelements von der vergrabenen
Schicht bis zur Oberfläche des Plättchens etwa 15 µm
beträgt). Die Konzentration am Abszissenpunkt 0 in der
vergrabenen Schicht beträgt etwa 10¹⁸ at/cm³. Diese Konzentration
verringert sich bei der Annäherung an die zweite Zone 13 vom Typ P.
Die maximale Konzentration der P-Zone 13 beträgt etwa
5×10¹⁸ at/cm³. Die epitaktisch hergestellte dritte Zone 14 hat eine im wesentlichen
gleichmäßige Konzentration von etwa 10¹⁵ at/cm³, und die
Diffusionsschicht 15 vom Typ P⁺ hat eine oberflächliche Konzentration
von etwa 5×10¹⁹ at/cm³. Die halbe Dicke der
vergrabenen Schicht nach den verschiedenen Diffusionsstufen
beträgt etwa 2 µm, die Dicke der P-Zone 13 etwa 4 bis 15 µm,
die der epitaktischen Zone 14 unterhalb der Zone 15 etwa
5 bis 6 µm und die der Zone 15 etwa 3 bis 4 µm.
Die maximal zulässige Rückwärts-Sperrspannung des Thyristors
ist begrenzt durch die
Durchbruchsspannung
des pnp-Transistors mit
den Zonen 15, 14, 11, wobei diese Durchbruchsspannung
gleich ist der Durchschlagsspannung des unter der Zone 15
liegenden Bereichs der Zone 14. Mit den oben angegebenen
Konzentrations- und Dickenwerten der Zonen, welche einem
Herstellungsverfahren für lineare integrierte Schaltungen
entsprechen, beträgt der gefundene Wert der maximal zulässigen
Rückwärts-Sperrspannung etwa 15-20 V. Dieser Wert reicht aus für
Anwendungen für Kreuzungsfelder.
Falls eine höhere Spannung verlangt wird, sind eine spezifische
Implantation in der Zone 131 und eine Wahl eines
anderen Dotierungsmittels, dessen Diffusionskoeffizient geringer
als der des Materials der Zone 161 ist, möglich. Die
Dicke der Zone 14 ist größer und die entsprechende Durchbruchsspannung
höher. Es ist jedoch erforderlich, daß der
Rand 132 des Dotierungsmittels vom Typ P die Zone 131 erreicht,
welche feiner ist, damit die Gesamtanordnung
einen Becher bildet und man einen Thyristoraufbau erhält. Das
bewirkt eine Vergrößerung der seitlichen Diffusionen der Zonen
132, 161 und 162. Man kann auch die Zone 131 auf gemischte
Weise implantieren, wobei die Mitte ein erstes Dotierungsmittel
empfängt und der Rand ein zweites Dotierungsmittel,
das gleich dem zur Herstellung des Teils 161 der Isolierwand
implantieren ist. Dabei wird das erste Dotierungsmittel so
gewählt, daß es eine geringere Diffusionsgeschwindigkeit als
das zweite Dotierungsmittel hat. Dieses Verfahren weist zwar
einen zusätzlichen Arbeitgsgang auf, bleibt jedoch verträglich
mit der Fabrikation linearer integrierter Schaltungen.
Die maximal zulässige Rückwärts-Sperrspannung des Thyristors ist
jedoch stets kleiner als die Durchbruchsspannung des pnp-
Transistorsubstrats der für die linearen integrierten Schaltungen
gewählten Baureihe.
Claims (6)
1. Thyristor für integrierte Schaltungen, der ein Substrat
(11) eines ersten Leitungstyps (P) und weiter folgende Merkmale
aufweist:
- - eine erste becherförmige Zone (12) vom zweiten Leitungstyp (N⁺), die im Substrat enthalten ist;
- - eine zweite becherförmige Zone (13) vom ersten Leitungstyp (P), die in der ersten Zone enthalten ist;
- - eine dritte wannenförmige Zone (14) vom zweiten Leitungstyp (N), die in der zweiten Zone enthalten ist;
- - eine vierte Zone (15) vom ersten Leitungstyp (P⁺), die in der dritten Zone enthalten ist, wobei die dritte Zone (14) die am schwächsten dotierte der vier angegebenen Zonen ist; und
- - oberflächliche Metallisierungen, die fest mit an der Oberfläche freiliegenden Randbereichen der ersten (12), zweiten (13) und vierten (15) Zone verbunden sind und jeweils der ersten Hauptelektrode (K), der Steuerelektrode (G) und der zweiten Hauptelektrode (A) des Thyristors entsprechen,
dadurch gekennzeichnet, daß der dritte Zone (14) eine
epitaktische Zone ist.
2. Thyristor nach Anspruch 1, dadurch gekennzeichnet, daß
eine vierte Metallisierung mit der dritten Zone (14) fest
verbunden ist und eine Hilfssteuerelektrode (g) für den
Thyristor bildet.
3. Verfahren zur Herstellung eines Thyristors nach einem
der Ansprüche 1 und 2, ausgehend von einer Halbleiterscheibe
eines ersten Leitungstyps, gekennzeichnet durch folgende
Verfahrensstufen:
- a) in der Halbleiterscheibe wird die erste Zone (12) vom zweiten Leitungstyp (N⁺) gebildet;
- b) durch Implantation wird in ersten Zone die zweite Zone (13) vom ersten Leitungstyp (P) gebildet;
- c) durch epitaktische Behandlung wird eine Schicht (14) vom zweiten Leitungstyp (N) über der gesamten Oberfläche der Halbleiterscheibe und den vorerwähnten Zonen gebildet;
- d) es wird erhitzt, um die implantierte Zone (13) des ersten Leitungstyps (P) nach oben und gleichzeitig ein Dotierungsmittel des ersten Leitungstyps (P) von der oberen Oberfläche des aus Halbleiterscheibe und epitaktischer Schicht gebildeten Substrats und gemäß dem Umriß der Zone (14) diffundieren zu lassen, um so eine Wanne der dritten Zone (14) zu isolieren;
- e) in einen Teil der epitaktischen Wanne (14) läßt man eine vierte Zone (15) vom ersten Leitungstyp (P⁺) diffundieren und
- f) die Oberfläche der vierten Zone (15) und die an der Oberfläche freiliegenden Randbereiche der ersten (12) und zweiten Zone (13) werden metallisiert.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß
außerdem gleichzeitig mit der Stufe b) eine Implantation gemäß
einem äußeren Umriß der ersten Zone (12) mit einem Dotierungsmittel
vom ersten Leitungstyp (P) in der Halbleiterscheibe
vorgenommen wird und daß gleichzeitig mit der Stufe d) eine
aufsteigende und absteigende Diffusion gemäß diesem äußeren
Umriß bewirkt wird, um eine Isolierwand (162) zu bilden.
5. Verfahren nach den Ansprüchen 3 und 4, dadurch
gekennzeichnet, daß die Implantation in der ersten Zone (12)
bewirkt wird, indem man in der Mitte dieser Zone ein erstes
Dotierungsmittel und am Rand ein zweites Dotierungsmittel
implantiert, wobei das zweite Dotierungsmittel das gleiche ist
wie das nach Anspruch 4 implantierte und wobei das erste
Dotierungsmittel eine kleinere Diffusionsgeschwindigkeit als
das zweite Dotierungsmittel aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7918464A FR2462028A1 (fr) | 1979-07-17 | 1979-07-17 | Structure de thyristor pour circuit integre et son procede de fabrication |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3026927A1 DE3026927A1 (de) | 1981-02-12 |
DE3026927C2 true DE3026927C2 (de) | 1992-07-09 |
Family
ID=9227967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803026927 Granted DE3026927A1 (de) | 1979-07-17 | 1980-07-16 | Thyristor fuer integrierten schaltkreis und verfahren zur herstellung desselben |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE3026927A1 (de) |
FR (1) | FR2462028A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10351014A1 (de) * | 2003-10-31 | 2005-06-09 | Infineon Technologies Ag | Diodenstruktur und integrale Leistungsschaltanordnung mit Low-Leakage-Diode |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1265875B (de) * | 1963-01-05 | 1968-04-11 | Licentia Gmbh | Steuerbarer Halbleitergleichrichter |
US3967308A (en) * | 1971-10-01 | 1976-06-29 | Hitachi, Ltd. | Semiconductor controlled rectifier |
US3993512A (en) * | 1971-11-22 | 1976-11-23 | U.S. Philips Corporation | Method of manufacturing an integrated circuit utilizing outdiffusion and multiple layer epitaxy |
JPS5151286A (ja) * | 1974-10-31 | 1976-05-06 | Sony Corp | Handotaisochi |
CA1009377A (en) * | 1973-06-08 | 1977-04-26 | Henri B. Assalit | Solid state control switch |
US3901735A (en) * | 1973-09-10 | 1975-08-26 | Nat Semiconductor Corp | Integrated circuit device and method utilizing ion implanted and up diffusion for isolated region |
FR2358024A1 (fr) * | 1976-07-06 | 1978-02-03 | Western Electric Co | Structure de thyristor integre |
US4130827A (en) * | 1976-12-03 | 1978-12-19 | Bell Telephone Laboratories, Incorporated | Integrated circuit switching network using low substrate leakage current thyristor construction |
-
1979
- 1979-07-17 FR FR7918464A patent/FR2462028A1/fr active Granted
-
1980
- 1980-07-16 DE DE19803026927 patent/DE3026927A1/de active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10351014A1 (de) * | 2003-10-31 | 2005-06-09 | Infineon Technologies Ag | Diodenstruktur und integrale Leistungsschaltanordnung mit Low-Leakage-Diode |
DE10351014B4 (de) * | 2003-10-31 | 2008-06-05 | Infineon Technologies Ag | Diodenstruktur und integrale Leistungsschaltanordnung mit Low-Leakage-Diode |
Also Published As
Publication number | Publication date |
---|---|
FR2462028B1 (de) | 1983-04-29 |
FR2462028A1 (fr) | 1981-02-06 |
DE3026927A1 (de) | 1981-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3509899C2 (de) | MOS-Transistoranordnung mit veränderlicher Leitfähigkeit | |
DE2439875C2 (de) | Halbleiterbauelement mit negativer Widerstandscharakteristik | |
DE3545040C2 (de) | Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung | |
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE1260029B (de) | Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen | |
DE2757762C2 (de) | Monolithische Kombination zweier komplementärer Bipolartransistoren | |
DE3048816A1 (de) | Durchbruch-referenzdiode | |
DE2627203A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE1903870A1 (de) | Verfahren zum Herstellen monolithischer Halbleiteranordnungen | |
DE2063952A1 (de) | Bipolartransistor | |
DE60133707T2 (de) | Durchbruchsdiode und verfahren zur herstellung | |
DE3022122C2 (de) | ||
DE2364752A1 (de) | Halbleitervorrichtung | |
DE1813130C3 (de) | Verfahren zur Herstellung einer Zenerdiode | |
DE2247911C2 (de) | Monolithisch integrierte Schaltungsanordnung | |
DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE3026927C2 (de) | ||
DE1937853B2 (de) | Integrierte Schaltung | |
DE2403816C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE3005367C2 (de) | ||
DE3709124A1 (de) | Npn-aequivalente struktur mit erhoehter durchschlagspannung | |
DE2219696A1 (de) | Verfahren zur Isolationsbereichsbildung | |
DE2527076B2 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2263075A1 (de) | Monolithische integrierte halbleiteranordnung | |
DE2627922A1 (de) | Halbleiterbauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |