FR2462028A1 - Structure de thyristor pour circuit integre et son procede de fabrication - Google Patents
Structure de thyristor pour circuit integre et son procede de fabrication Download PDFInfo
- Publication number
- FR2462028A1 FR2462028A1 FR7918464A FR7918464A FR2462028A1 FR 2462028 A1 FR2462028 A1 FR 2462028A1 FR 7918464 A FR7918464 A FR 7918464A FR 7918464 A FR7918464 A FR 7918464A FR 2462028 A1 FR2462028 A1 FR 2462028A1
- Authority
- FR
- France
- Prior art keywords
- region
- type
- conductivity
- thyristor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000001465 metallisation Methods 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000002019 doping agent Substances 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract 2
- 230000001174 ascending effect Effects 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000037452 priming Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0817—Thyristors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
LA PRESENTE INVENTION CONCERNE UNE STRUCTURE DE THYRISTOR POUR CIRCUIT INTEGRE ET SON PROCEDE DE FABRICATION. CETTE STRUCTURE COMPREND DANS UN SUBSTRAT 11 DE TYPE N, UNE REGION EN CUVETTE 12 DE TYPE N, DANS LAQUELLE EST INSEREE UNE DEUXIEME REGION EN CUVETTE 13 DE TYPE P, ISOLANT UN CAISSON 14 DE TYPE N DANS LEQUEL EST FORMEE UNE ZONE DIFFUSEE 15. DES CONTACTS A, G, K SONT PRIS AVEC LES ZONES 15, 13 ET 12 RESPECTIVEMENT POUR FORMER L'ANODE, LA GACHETTE ET LA CATHODE D'UN THYRISTOR. APPLICATION AUX MATRICES DE POINTS DE CROISEMENTS.
Description
La présente invention concerne une structure de thyristor pour circuits intégrés et son procédé de fabrication.
La présente invention concerne plus particulièrement une structure de thyristor compatible avec une technologie de circuits intégrés à substrat d'un premier type de conduc tivité sur lequel on fait croître une couche épitaxiale du second type de conductivité, une semelle du second type de conductivité étant ménagée sous forme d'une couche enterrée entre le substrat et la couche épitaxiale, cette technologie comprenant également des murs d'isolement du premier type de conductivité rejoignant le substrat a la surface supérieure de la plaquette pour isoler chaque composant élémentaire ou des groupes de composants élémentaires.Ces murs d'isolement peuvent être obtenus en effectuant, avant la formation de la couche épitaxiale, des implantations de dopants du premier type de conductivité dans le substrat puis, après la formation de cette couche épitaxiale, une diffusion vers le haut de ces implants et une diffusion correspondante vers le bas à partir de la surface supérieure de la plaquette.
Ces thyristors pour circuit intégré peuvent notamment être utilisés pour former des matrices de points de croisement, telles que des matrices de commutation téléphonique.
Une technique connue de fabrication de thyristor pour circuits intégrés compatible avec la filière énoncée ci-dessus va être décrite ci-après en relation avec les figures schématiques en coupe et en vue de dessus 1A et 1B. Ce thyristor est obtenu à partir d'une structure comprenant un substrat 1 d'un premier type de conductivité sur lequel est déposée une couche épitaxiale 2 du type de conductivité opposée. Pour simplifier la description, on appellera ci-après type P le premier type de conductivité et type N le second type de conductivité. Le composant est isolé par un mur d'isolement 3 de type P obtenu de façon classique et une couche enterrée ou semelle 4 de type N+ est prévue au fond du caisson délimité par le mur d'isolement 3.A partir de la surface supérieure de la plaquette, deux régions séparées 5 et 6 de type P sont formées dans le caisson, une région 7 de type N étant insérée à l'intérieur de l'une de ces régions de type P (dans la figure à l'intérieur de la région 5). Des métallisations G, A et K sont respectivement solidaires des couches 5, 6 et 7. On obtient ainsi un thyristor dont la métallisation A forme l'anode, la métallisation Guzla gâchette, et la métallisation K la cathode.
On notera également qu'une autre électrode g peut être déposée sur la couche épitaxiale 2 (en prévoyant un surdopage local de cette couche pour assurer un contact ohmique au niveau d'une région 8). A titre d'ordre de grandeur, le dopage N de la couche épitaxiale 2 peut être de l'ordre de à 1015 à x 1016at/cm , les zones de type P 5 et 6 ont un niveau de dopage de l'ordre de 1018 à 1019 at/cm3, et la zone 7 de type N a un niveau de dopage superficiel de l'ordre de 1020 à 1021 at/cm3.
D'une façon théorique, la gâchette de ce thyristor pourrait être prise sur la métallisation G ou la métallisation g. En fait, il convient avec les niveaux de dopage indiqués de prendre comme gâchette la métallisation G, c'est-à-dire celle qui est en contact avec la plus dopée des deux couches intermédiaires 2 et 5 (les couches d'anode 6 et de cathode 7 étant appelées couches extrêmes). De façon générale les couches épitaxiées sont peu dopées, c'est donc sur l'autre couche que l'on prend la gâchette. La métallisation g sert uniquement et éventuellement à établir diverses polarisations. Ainsi, avec les types de conductivité représentés dans la figure, la thyristor est un thyristor à gâchette de cathode.Néanmoins, si l'on avait inversé tous les types de conductivité représentés dans la figure, la métallisation A serait la cathode, la métallisation K l'anode et la gâchette G serait toujours établie sur la même couche, c'est-à-dire celle des deux couches intermédiaires au plus fort niveau de dopage et l'on aurait un thyristor à gâchette d'anode.
Dans un but théorique, on considère souvent les 2 transistors équivalents au thyristor. En l'occurence, ces 2 transistors sont un transistor NPN comprenant les couches 7, 5 et 2 et un transistor PNP comprenant les couches 5, 2 et 6. La condition d'amorçage (produit des gains en courant) des deux transistors élémentaires est facilement obtenue avec un thyristor ayant la structure représentée en figures 1A et lB. Néanmoins, la chute de tension dans le thyristor à l'état passant ne dépend que des transistors. Elle est égale à la somme de la tension de saturation base/émetteur du transistor
PNP et de la tension de saturation collecteur/émetteur du transistor NPN. Pour diminuer cette valeur, que l'on souhaite rendre aussi faible que possible, on peut agir sur le niveau de la tension de saturation collecteur/émetteur du transistor
NPN.A fort niveau de courant passant dans le thyristor, il faut que le transistor PNP injecte un courant suffisant dans la base du transistor NPN. Or, le transistor PNP, qui est de type latéral, a un gain en courant qui diminue rapidement quand le courant augmente. Pour compenser ce défaut, on est amené à augmenter le périmètre d'émetteur en regard du collecteur pour ce transistor PNP et , dans la représentation du thyristor intégré, la surface du transistor PNP latéral devient beaucoup plus grande que celle du transistor NPN.
PNP et de la tension de saturation collecteur/émetteur du transistor NPN. Pour diminuer cette valeur, que l'on souhaite rendre aussi faible que possible, on peut agir sur le niveau de la tension de saturation collecteur/émetteur du transistor
NPN.A fort niveau de courant passant dans le thyristor, il faut que le transistor PNP injecte un courant suffisant dans la base du transistor NPN. Or, le transistor PNP, qui est de type latéral, a un gain en courant qui diminue rapidement quand le courant augmente. Pour compenser ce défaut, on est amené à augmenter le périmètre d'émetteur en regard du collecteur pour ce transistor PNP et , dans la représentation du thyristor intégré, la surface du transistor PNP latéral devient beaucoup plus grande que celle du transistor NPN.
Il en résulte un composant de dimensions importantes et néanmoins la limitation liée à la valeur relativement élevée de la chute de tension à l'état passant demeure.
Un objet de la présente invention est de prévoir une structure de thyristor intégré compatible avec la filière technologique énoncée précédemment, telle que la chute de tension entre anode et cathode à l'état passant soit inférieure à ce qu'elle était dans l'art antérieur.
Un autre objet de la présente invention est de prévoir une telle structure de thyristor occupant une faible surface sur une pastille de circuit intégré.
Un autre objet de la présente invention est de prévoir un procédé de fabrication d'un tel thyristor.
Ces objets ainsi que d'autres de la présente invention sont atteints en prévoyant une structure de thyristor pour circuit intégré comprenant un substrat d'un premier type de conductivité et comportant : une première région en forme de cuvette du second type de conductivité, contenue dans le substrat ; une seconde région en forme de cuvette du premier type de conductivité contenue dans la première ; une troisième région en forme de caisson du second type de conductivité contenue dans la seconde région ; et une quatrième région du premier type de conductivité contenue dans la troisième région des métallisations superficielles étant solidaires des affleurements en surface des première, deuxième et quatrième régions et correspondant à la première électrode principale, à la gâchette, et à la seconde électrode principale du thyristor la troisième région étant celle à plus faible niveau de dopage parmi les quatre régions énoncées.
Un procédé de fabrication pour obtenir la structure selon 11 invention consiste à : doper une partie superficielle du substrat selon la type de polarité opposé à celui du substrat avant de procéder à la croissance épitaxiale, pour former une semelle d'isolement correspondant au fond de la première région ; doper par implantation selon le type de conductivité du substrat une partie de cette semelle pour former le fond de la deuxième région ; déposer une couche épitaxiale du type de conductivité opposé à celui du substrat pour former la troisième région ; effectuer une diffusion montante de la couche implantée tout en diffusant simultanément à partir de la surface supérieure des impuretés de même type selon la périphérie de cette couche pour former une cuvette et isoler un caisson comprenant une partie de la couche épitaxiale ; et former par diffusion la quatrième région de type P à l'intérieur du caisson épitaxial cerné par la seconde région en forme de cuvette. Ensuite, des surdopages superficiels sont éventuellement prévus et des métallisations sont effectuées sur la couronne périphérique de la première région en forme de cuvette, sur la couronne périphérique superficielle de la deuxième région en forme de cuvette et sur la quatrième région. On obtient donc, selon la présente invention, une structure de type vertical préférable à la structure de l'art antérieur dans laquelle au moins l'un des deux transistors constituant du thyristor était de type latéral.
Les divers objets, caractéristiques et avantages de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles
Les figures lA et 1B illustrent une structure de thyristor de l'art antérieur et ont été décrites ci-dessus
Les figures 2A et 2B représentent, en coupe schématique et en vue de dessus, une structure de thyristor selon la présente invention ; et
La figure 3 est une courbe illustrant les profils de concentration des diverses couches d'un thyristor selon la présente invention.
Les figures lA et 1B illustrent une structure de thyristor de l'art antérieur et ont été décrites ci-dessus
Les figures 2A et 2B représentent, en coupe schématique et en vue de dessus, une structure de thyristor selon la présente invention ; et
La figure 3 est une courbe illustrant les profils de concentration des diverses couches d'un thyristor selon la présente invention.
On notera tout d'abord que ces diverses figures ne sont pas tracées à l'échelle ni dans le sens horizontal ni dans le sens vertical et que les dimensions relatives, ainsi que les épaisseurs des diverses couches ou régions ne peuvent être déduites directement des figures mais se situent dans des plages connues de l'homme de l'art.
En figure 2A, on peut voir un substrat semiconducteur 11 dans lequel est formée une première région 12 de type N, en cuvette, comprenant un fond 121 et une paroi 122.
De façon générale, on appellera ici zone ou région en cuvette une région comprenant un fond et des parois latérales remontant jusqu'à la surface supérieure du substrat
On notera que la dénomination couche en cuvette n'implique pas une symétrie circulaire, bien que ceci puisse être le cas, et dans la vue de dessus de la figure 2B on peut voir que les diverses couches ont des périmètres d'allure rectangulaire. Dans cette première région en cuvette 12 est formée une deuxième région en cuvette 13 de type de conductivite opposé. Cette cuvette 13 délimite un caisson 14 de type de conductivité opposé, c'est-à-dire dans l'exemple représenté de type N. Dans une partie de la région supérieure de ce caisson 14 est formée une couche 15 de type de conductivité P.La couche 14 est, comme on le verra ci-après, formée par épitaxie et constitue parmi l'ensemble des régions 12, 13, 14 et 15 celle ayant le plus faible niveau de dopage. La paroi 122 de la région 12 résulte d'ailleurs de la même épitaxie. La surface supérieure de la couche 15 est métallisée de même que les parties en affleurement des régions en cuvette 12 et 13. La métallisation sur la couche 15 correspond à l'anode A du thyristor obtenu et les métallisations sur les zones en couronne en affleurement des régions en cuvette 12 et 13 correspondent respectivement à la cathode K et à la gâchette G du thyristor. Les-parties supérieures de ces zones en couronne sont surdopées de façon classique.On pourra également surdoper une partie de la surface supérieure de la région 14 et métalliser la surface correspondante de la plaquette pour obtenir une gâchette auxiliaire g.
On notera que la dénomination couche en cuvette n'implique pas une symétrie circulaire, bien que ceci puisse être le cas, et dans la vue de dessus de la figure 2B on peut voir que les diverses couches ont des périmètres d'allure rectangulaire. Dans cette première région en cuvette 12 est formée une deuxième région en cuvette 13 de type de conductivite opposé. Cette cuvette 13 délimite un caisson 14 de type de conductivité opposé, c'est-à-dire dans l'exemple représenté de type N. Dans une partie de la région supérieure de ce caisson 14 est formée une couche 15 de type de conductivité P.La couche 14 est, comme on le verra ci-après, formée par épitaxie et constitue parmi l'ensemble des régions 12, 13, 14 et 15 celle ayant le plus faible niveau de dopage. La paroi 122 de la région 12 résulte d'ailleurs de la même épitaxie. La surface supérieure de la couche 15 est métallisée de même que les parties en affleurement des régions en cuvette 12 et 13. La métallisation sur la couche 15 correspond à l'anode A du thyristor obtenu et les métallisations sur les zones en couronne en affleurement des régions en cuvette 12 et 13 correspondent respectivement à la cathode K et à la gâchette G du thyristor. Les-parties supérieures de ces zones en couronne sont surdopées de façon classique.On pourra également surdoper une partie de la surface supérieure de la région 14 et métalliser la surface correspondante de la plaquette pour obtenir une gâchette auxiliaire g.
Si l'on considère les deux transistors élémentaires équivalents au thyristor selon l'invention, ces deux transistors ont une structure verticale. Le transistor NPN constitué par les couches 12, 13 et 14 a un faible gain en courant de l'ordre de 0,2 à 0,5 à cause de la grande largeur de la base. Toutefois l'amorçage est possible grâce au gain élevé en courant du transistor PNP vertical constitué par les couches 13, 14 et 15. De plus, pour améliorer l'injection, le surdopage superficiel de la zone 122 peut recouvrir superficiellement la zone 132.
Un intérêt de la structure de la présente invention réside dans sa grande compacité et dans sa faible tension à l'état passant.
Le transistor NPN a des tensions de déchets pour un courant collecteur nul, croissantes en fonction du courant de base mais la tension collecteur/émetteur à la saturation est pratiquement égale à cette tension de déchet. La tension à l'état passant du thyristor est donc plus faible pour une surface globale équivalente à celle d'une structure classique. La résistance dynamique à l'état passant est de l'ordre de 3 à 4 ohms.
Des expériences ont été effectuées par l'inventeur sur des structures selon l'invention telles que celle représentée aux figures 2A et 2B en comparaison de structures selon l'art antérieur que celle représentée en figures 1A et 1B. Le dispositif de l'art antérieur avait une surface de 200 x 220 microns carrés, et le dispositif selon la présente invention une surface de 178 x 220 microns carrés. On a pu constater avec le dispositif selon la présente invention une résistance dynamique de l'ordre de 3,5 à 4 ohms à l'état passant au lieu de 6 à 7 ohms. En d'autres termes, alors qu'on avait dans l'art antérieur pour un courant de 50 milliampères, une chute de tension de l'ordre de 1 volt, et pour un courant de l'ordre de 200 milliampères, une chute de tension de l'ordre de 2 volts, on obtenait selon la présente invention pour un courant de 50 milliampères une chute de tension de 1,1 volt, pour un courant de 200 milliampères une chute de tension de 1,7 volt et pour un courant de 400 milliampères une chute de tension de l'ordre de 2,4 volts. On s'aper çoit donc que pour des valeurs du courant dépassant sensiblement 50 milliampères, la présente invention permet une plus faible consommation du thyristor avec une surface plus faible.
Comme cela a été exposé rapidement dans ce qui précède, l'aspect structurel du thyristor selon la présente invention ne doit pas être dissocié de l'aspect concernant les niveaux de dopage des couches le constituant. Ces niveaux de dopage seront exposés ci-après en relation avec la figure 3, et ce deuxième aspect de la présente invention sera mieux compris en relation avec la description ci-après d'un procédé de fabrication particulier de la structure selon l'invention.
Cette structure est fabriquée à partir d'un substrat de silicium li à faible niveau de dopage, par exemple de type P.
Dans ce substrat, on forme par diffusion ou implantation une semelle 121 à niveau de dopage plus élevé et de type N, couramment appelée couche enterrée. Dans la plus grande partie de cette semelle, en ménageant simplement une zone périphérique libre, on implante un dopant de type P (dans la réaion 131). On forme ensuite uniforménent par croissance épitaxiale au-dessus du substrat ainsi traité une couche éoltaxiée 14 de type N et l'on procède ensuite à une étape de traitement thermique pendant laquelle le dopant implanté de type P diffuse vers le haut, tandis que l'on fait diffuser simultanément vers le bas, à partir de la surface supérieure, un dopant de même type pour former les bords 132 de la cuvette 13.On a ainsi obtenu l'ensemble de la cuvette 13, comprenant les parties 131 et 132, et le caisson 14 dans cette cuvette. On procède ensuite à une diffusion ou implantation de type P+, dans une région 15, comme cela est représenté à partir de la surface supérieure de la plaquette. Les diverses métallisations A, G et K sont après cela effectuées de façon classique en prévoyant éventuellement des surdopages superficiels des zones sous-jacentes aux métallisations pour favoriser l'ohmicité des contacts. L'ensemble de la structure selon la présente invention est délimité par un mur d'isolement 16 comprenant une partie diffusée vers le haut 161 et une partie diffusée vers le bas 162. La partie diffusée vers le haut résulte d'une implantation de type P effectuée en même temps que l'implantation réalisée dans la semelle de type N pour former la couche 13 du thyristor.La diffusion descendante 162 est effectuée simultanément à la diffusion descendante 132.
L'un des avantages de la présente invention résulte du fait que toutes les étapes du procédé exposé correspondent à des étapes normalement effectuées lors de la fabrication de circuits intégrés linéaires par la filière technologicue exposée precedemment.
La figure 3 représente le profil de concentration d'une structure selon la présente invention. Les ordonnées correspondent à des concentrations en at/cm3 et les abscisses à des longueurs. L'origine des abcisses est prise, en se rapportant à la figure 2A, sensiblementàl'intérieur de la couché enterrée 12 et en se dirigeant vers la surface de la plaquette (à titre d'ordre de grandeur on notera que l'épaisseur du composant selon la présente invention depuis la couche enterrée jusqu'à la surface de la plaquette est de l'ordre de 15 microns). La concentration au point d'abcisse 0 dans la couche enterrée est d'environ 1018 at/cm . Cette concentration décroit tandis que l'on se rapproche de la couche 13 de type P.La concentration maximale de la couche P 13 est de l'ordre de 5 x 1018 at/cm3. La couche épitaxiale 14 a une concentration sensiblement uniforme de l'ordre de 1015 at/cm et la diffusion 15 de type P+ a une concentration superficielle de l'ordre de 5 x 19 at/cm3. La demiépaisseur de la couche enterrée après les diverses étapes de diffusion est de l'ordre de 2 microns, l'épaisseur de la couche P 13 de l'ordre de 4 à 5 microns, celle de la couche épitaxiale 14 en dessous de la couche 15 de l'ordre de 5 à 6 microns, et celle de la couche 15 de l'ordre de 3 à 4 microns.
La tension maximale d'utilisation à l'état bloqué du thyristor VDWM est limitée par la tension de claquage BVCEO du transistor PNP comprenant les couches 15, 14, 11, tension qui est égale à la tension de percement de la partie de la zone 14 sous la zone 15. Avec les valeurs de concentration et d'épaisseur de couches données ci-dessus et qui correspondent à un processus de fabrication de circuits intégrés linéaires, la valeur trouvée de la tension maximale VDWM est de l'ordre de 15 à 20 volts. Cette valeur est suffisante pour des applications à des matrices de points de croisement.
Au cas où une tension supérieure serait demandée, une implantation spécifique dans la zone 131 et un choix d'un autre dopant, dont le coefficient de diffusion est plus faible que celui du matériau de la zone 161 sont possibles. L'épaisseur de la couche 14 est plus forte et la tension de percement correspondante plus élevée. Il faut toutefois que le bord 132 de dopant de type P, atteigne la zone 131, qui est plus fine. En ce cas, pour que l'ensemble forme une cuvette et qu'on ait une structure thyristor. Ceci a pour effet d'augmenter les diffusions latérales des zones 132, 161 et 162. On pourra également implanter la zone 131 de façon mixte, le centre recevant un premier dopant et la périphérie un deuxième dopant identique à celui implanté pour former la partie 161 du mur d'isolement ; le premier dopant étant choisi avec une plus faible vitesse de diffusion que le deuxième. Ce processus qui comporte une opération supplémentaire reste cependant compatible avec la fabrication des circuits intégrés linéaires.
La tension maximale d'utilisation du thyristor à l'état bloqué sera toutefois toujours inférieure à la tension de claquage du transistor PNP substrat de la filière choisie pour les circuits intégrés linéaires.
Claims (7)
1. Structure de thyristor pour circuit intégré comprenant un substrat d'un premier type de conductivité et comportant:
- une première région en cuvette du second type de con ductivité contenue dans le substrat,
- une seconde région en forme de cuvette du premier type de conductivité contenue dans la première région;
- une troisième région en forme de caisson du deuxième type de conductivité contenue dans la deuxième région; et
- une quatrième région du premier type de conductivité contenue dans la troisième région;
caractérisée en ce que des métallisations superficielles sont solidaires des affleurements des première, deuxième et quatrième régions et correspondant respectivement à la première électrode principale, à la gâchette, et à la seconde électrode principale du thyristor, et en ce que la troisième région est la plus faiblement dopée des quatre régions énoncées.
2. Thyristor selon la revendication 1 caractérisé en ce qu'une quatrième métallisation est solidaire de la troisième région et constitue une gâchette auxiliaire pour le thyristor.
3. Thyristor selon la revendication 1 caractérisé en ce que la troisième région est une région épitaxiale.
4. Thyristor selon l'une quelconque des revendications 1 à 3 caractérisé en ce qu'il comprend en outre un mur d'isolement de même type de conductivité que le substrat et entourant la première région.
5. Procédé de fabrication d'un thyristor selon l'une quelconque des revendications 1 à 4 à partir d'un substrat d'un premier type de conductivité caractérisé en ce qu'il comprend les étapes suivantes
a) former dans le substrat une première région du deuxième type de conductivité,
b) former par implantation dans la première région, une deuxième région du premier type de conductivité,
c) former par épitaxie une troisième région du deuxième type de conductivité sur tout#e la surface du substrat et des régions précédentes,
d) procéder à une étape d'échauffement pour faire diffuser vers le haut la région implantée du premier type de conductivité et faire diffuser simultanément à partir de la surface supérieure du substrat et selon le contour de cette région un dopant du premier type de conductivité pour isoler ainsi un caisson de région épitaxiée,
e) diffuser dans une partie du caisson épitaxié une quatrième région du premier type de conductivité, et
f) métalliser en surface la quatrième région et les bords en affleurement des troisième et quatrième régions.
6. Procédé selon la revendication 5 caractérisé en ce qu'il comprend en outre en même temns que l'étape b) une implantation selon un contour externe à celui de la première région d'un dopant du premier type de conductivité dans le substrat, et, en même temps que l'étape d) une diffusion montante et descendante selon ce contour externe pour former un mur d'isolement.
7. Procédé selon les revendications 5 et 6 caractérisé en ce que l'implantation de la première région est effectuée en implantant au centre de cette région un premier dopant et à la périphérie un deuxième dopant, ce deuxième dopant étant le même que celui implanté selon la revendication 6. et le premier dopant ayant une vitesse de diffusion plus faible que le second.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7918464A FR2462028A1 (fr) | 1979-07-17 | 1979-07-17 | Structure de thyristor pour circuit integre et son procede de fabrication |
| DE19803026927 DE3026927A1 (de) | 1979-07-17 | 1980-07-16 | Thyristor fuer integrierten schaltkreis und verfahren zur herstellung desselben |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7918464A FR2462028A1 (fr) | 1979-07-17 | 1979-07-17 | Structure de thyristor pour circuit integre et son procede de fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2462028A1 true FR2462028A1 (fr) | 1981-02-06 |
| FR2462028B1 FR2462028B1 (fr) | 1983-04-29 |
Family
ID=9227967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR7918464A Granted FR2462028A1 (fr) | 1979-07-17 | 1979-07-17 | Structure de thyristor pour circuit integre et son procede de fabrication |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE3026927A1 (fr) |
| FR (1) | FR2462028A1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10351014B4 (de) * | 2003-10-31 | 2008-06-05 | Infineon Technologies Ag | Diodenstruktur und integrale Leistungsschaltanordnung mit Low-Leakage-Diode |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2246065A1 (fr) * | 1973-09-10 | 1975-04-25 | Nat Semiconductor Corp | |
| FR2290039A1 (fr) * | 1974-10-31 | 1976-05-28 | Sony Corp | Composant semi-conducteur |
| US3993512A (en) * | 1971-11-22 | 1976-11-23 | U.S. Philips Corporation | Method of manufacturing an integrated circuit utilizing outdiffusion and multiple layer epitaxy |
| FR2358024A1 (fr) * | 1976-07-06 | 1978-02-03 | Western Electric Co | Structure de thyristor integre |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1265875B (de) * | 1963-01-05 | 1968-04-11 | Licentia Gmbh | Steuerbarer Halbleitergleichrichter |
| US3967308A (en) * | 1971-10-01 | 1976-06-29 | Hitachi, Ltd. | Semiconductor controlled rectifier |
| CA1009377A (en) * | 1973-06-08 | 1977-04-26 | Henri B. Assalit | Solid state control switch |
| US4130827A (en) * | 1976-12-03 | 1978-12-19 | Bell Telephone Laboratories, Incorporated | Integrated circuit switching network using low substrate leakage current thyristor construction |
-
1979
- 1979-07-17 FR FR7918464A patent/FR2462028A1/fr active Granted
-
1980
- 1980-07-16 DE DE19803026927 patent/DE3026927A1/de active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3993512A (en) * | 1971-11-22 | 1976-11-23 | U.S. Philips Corporation | Method of manufacturing an integrated circuit utilizing outdiffusion and multiple layer epitaxy |
| FR2246065A1 (fr) * | 1973-09-10 | 1975-04-25 | Nat Semiconductor Corp | |
| FR2290039A1 (fr) * | 1974-10-31 | 1976-05-28 | Sony Corp | Composant semi-conducteur |
| FR2358024A1 (fr) * | 1976-07-06 | 1978-02-03 | Western Electric Co | Structure de thyristor integre |
Non-Patent Citations (1)
| Title |
|---|
| EXBK/78 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3026927C2 (fr) | 1992-07-09 |
| DE3026927A1 (de) | 1981-02-12 |
| FR2462028B1 (fr) | 1983-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0057126B1 (fr) | Procédé de fabrication d'une structure de transistors | |
| FR3012256A1 (fr) | Composant de puissance vertical haute tension | |
| FR2756103A1 (fr) | Fabrication de circuits integres bipolaires/cmos et d'un condensateur | |
| EP0996146A1 (fr) | Procédé de formation d'un caisson isolé dans une plaquette de silicium | |
| EP0843350A1 (fr) | Transistor bipolaire à émetteur inhomogène dans un circuit intégré BICMOS | |
| FR2482368A1 (fr) | Operateur logique a injection par le substrat et son procede de fabrication | |
| FR2850791A1 (fr) | Composant unipolaire vertical | |
| EP0521802B1 (fr) | Diode à avalanche dans un circuit intégré bipolaire | |
| FR3067516A1 (fr) | Realisation de regions semiconductrices dans une puce electronique | |
| FR2803101A1 (fr) | Procede de fabrication de composants de puissance verticaux | |
| EP0009442A1 (fr) | Transistors bipolaires à tension élevée, circuits intégrés comportant de tels transistors, et procédé de fabrication de tels circuits | |
| FR2807567A1 (fr) | Procede de realisation d'un transistor bipolaire | |
| FR2462028A1 (fr) | Structure de thyristor pour circuit integre et son procede de fabrication | |
| EP0881672A1 (fr) | Mur d'isolement entre composants de puissance | |
| EP1517377A1 (fr) | Transistor bipolaire | |
| FR2786608A1 (fr) | Procede de fabrication de circuits integres bicmos sur un substrat cmos classique | |
| EP0037764B1 (fr) | Structure de dispositif à semiconducteur à anneau de garde, et à fonctionnement unipolaire | |
| EP0872893A1 (fr) | Transistor PNP latéral dans une technologie BICMOS | |
| EP0948038B1 (fr) | Procédé de fabrication d'une diode à avalanche à seuil réglable | |
| EP0987751A1 (fr) | Mur d'isolement entre composants de puissance | |
| EP1291922A1 (fr) | Structure de contact sur une région profonde formée dans un substrat semiconducteur | |
| EP1098364B1 (fr) | Procédé de fabrication de composants de puissance verticaux | |
| FR2565409A1 (fr) | Thyristor blocable a gachette d'anode | |
| FR2776828A1 (fr) | Region de base-emetteur d'un transistor bipolaire submicronique | |
| FR2557367A1 (fr) | Structure semiconductrice a tenue en tension elevee avec sillon peripherique implante et son procede de fabrication |