FR3012256A1 - Composant de puissance vertical haute tension - Google Patents

Composant de puissance vertical haute tension Download PDF

Info

Publication number
FR3012256A1
FR3012256A1 FR1360094A FR1360094A FR3012256A1 FR 3012256 A1 FR3012256 A1 FR 3012256A1 FR 1360094 A FR1360094 A FR 1360094A FR 1360094 A FR1360094 A FR 1360094A FR 3012256 A1 FR3012256 A1 FR 3012256A1
Authority
FR
France
Prior art keywords
substrate
type
triac
box
upper face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1360094A
Other languages
English (en)
Inventor
Samuel Menard
Gael Gautier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Tours SAS
Universite de Tours
Original Assignee
Universite Francois Rabelais de Tours
STMicroelectronics Tours SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universite Francois Rabelais de Tours, STMicroelectronics Tours SAS filed Critical Universite Francois Rabelais de Tours
Priority to FR1360094A priority Critical patent/FR3012256A1/fr
Priority to US14/510,663 priority patent/US9437722B2/en
Priority to CN201911099089.0A priority patent/CN110676310B/zh
Priority to CN201410553425.5A priority patent/CN104576724B/zh
Priority to CN201420602785.5U priority patent/CN204130543U/zh
Publication of FR3012256A1 publication Critical patent/FR3012256A1/fr
Priority to US14/990,194 priority patent/US9530875B2/en
Priority to US15/354,496 priority patent/US9780188B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66386—Bidirectional thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Micromachines (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

L'invention concerne un composant de puissance vertical comprenant un substrat en silicium d'un premier type de conductivité et du côté d'une face inférieure du substrat, un premier caisson du second type de conductivité bordé à la périphérie du composant par un premier anneau en silicium poreux isolant dont la face supérieure est en contact uniquement avec le substrat du premier type de conductivité, le premier anneau isolant pénétrant dans le substrat sur une profondeur supérieure à l'épaisseur du premier caisson.

Description

B12877 - 12-T000-0524FR01 1 COMPOSANT DE PUISSANCE VERTICAL HAUTE TENSION Domaine La présente description concerne un composant semiconducteur de puissance vertical susceptible de supporter une tension élevée (supérieure à 500 V) et plus particulièrement la 5 structure de la périphérie d'un tel composant. Exposé de l'art antérieur Les figures 1 à 4 sont des vues en coupe représentant des composants de puissance haute tension de type triac à structure verticale. Les triacs de ces diverses figures 10 diffèrent par leur périphérie. De façon générale, ces figures représentent un triac formé à partir d'un substrat de silicium 1 faiblement dopé de type N (N-). Les faces supérieure et inférieure du substrat 1 comprennent des couches ou caissons 3 et 4 dopés de type P. La 15 couche supérieure 3 contient une région 5 fortement dopée de type N (Nt) et la couche inférieure 4 contient une région 6 fortement dopée de type N (N+) dans une zone sensiblement complémentaire de celle occupée, en vue de dessus, par la région 5. Des électrodes principales Al et A2 sont disposées 20 respectivement sur la face supérieure et sur la face inférieure du substrat 1. Selon le cas, l'électrode A2 s'étend sur tout ou partie de la face inférieure du substrat 1. La structure B12877 - 12-T000-0524FR01 2 comprend également, du côté de sa face supérieure, une région de gâchette surmontée d'une électrode de gâchette (non représentées). La figure 1 représente un triac en technologie "mesa".
Des couches 3 et 4 de type P s'étendent respectivement sur toute la face supérieure et sur toute la face inférieure d'un substrat 1 en silicium faiblement dopé de type N (N-). Un sillon annulaire est formé à la périphérie de la face supérieure du triac et pénètre plus profondément dans le substrat 1 que la couche 3. De façon similaire, un sillon est formé à la périphérie de la face inférieure du triac et pénètre plus profondément dans le substrat 1 que la couche 4. Ces sillons sont remplis d'un verre de passivation 9, une glassivation. Les jonctions PN entre chacune des couches 3 et 4 de type P et le substrat 1 de type N- débouchent sur le verre 9. Des électrodes principales Al et A2 sont disposées respectivement sur la face supérieure et sur la face inférieure du triac. La figure 2 représente un triac en technologie "planar". Des caissons 3 et 4 de type P sont formés dans le substrat 1 en silicium faiblement dopé de type N (N-), respectivement du côté de la face supérieure et du côté de la face inférieure du substrat 1. Les périphéries supérieure et inférieure du triac correspondent donc au substrat 1. Des électrodes principales Al et A2 sont disposées respectivement sur le caisson 3 et sur le caisson 4. Une couche isolante 11 est disposée sur des parties des faces inférieure et supérieure du triac non recouvertes par les électrodes Al et A2. Des anneaux d'arrêt de canal 13 et 14 fortement dopés de type N (Nt) sont formés dans le substrat 1 respectivement à la périphérie de la face supérieure et à la périphérie de la face inférieure du triac. La figure 3 représente un triac en technologie "planar à caisson". Le composant de la figure 3 diffère de celui de la figure 2 en ce qu'il est entouré d'un mur diffusé 15 de type P. 35 La face inférieure du triac est entièrement revêtue d'une B12877 - 12-T000-0524FR01 3 électrode principale A2 et une couche 4 de type P s'étend sur toute la face inférieure du substrat 1 jusqu'au mur 15. Un caisson 3 de type P s'étend du côté de la face supérieure du triac et s'arrête avant le mur diffusé 15. Un anneau d'arrêt de canal 13 est disposé dans le substrat 1 entre le caisson 3 et le mur 15. Une électrode annulaire 17 revêt éventuellement l'anneau d'arrêt de canal 13. La figure 4 représente une variante de triac en technologie "planar à caisson" telle que décrite en relation avec la figure 2 de la demande de brevet français non publiée N°1254987 déposée le 30 mai 2012. Le triac de la figure 4 diffère du triac de la figure 3 en ce que, du côté de sa face inférieure, une partie inférieure du mur périphérique diffusé 15 qui entoure le composant a été transformée en silicium poreux isolant formant un anneau isolant 19. L'anneau isolant 19 en silicium poreux pénètre dans le substrat 1 sur une profondeur supérieure à l'épaisseur de la couche 4. Chacun des triacs des figures 1 à 4 présente divers avantages et inconvénients.
En pratique, dans la structure de type "mesa" de la figure 1, les étapes de gravure des sillons, de remplissage des sillons avec du verre de passivation 9 et de découpe du verre de passivation 9 sont difficiles à mettre en oeuvre. Dans la structure "planar" de la figure 2, un inconvénient est lié à l'étape d'assemblage du composant. En effet, si on veut souder l'électrode A2 sur une plaque, des remontées de soudure latérales peuvent venir relier électriquement l'électrode A2 au substrat 1, court-circuitant la jonction PN- correspondante. Il est donc nécessaire de monter le composant sur un plot, ce qui complexifie le montage. Dans les structures "planar à caisson" des figures 3 et 4, le mur 15 isole le substrat 1 de type N- d'éventuelles remontées de soudure sur les faces latérales du triac lors du montage de celui-ci. Cependant, les structures des figures 3 et 4 nécessitent la réalisation du mur latéral 15 par diffusion B12877 - 12-T000-0524FR01 4 d'éléments dopants depuis les faces inférieure et supérieure du substrat 1. Un inconvénient est que cette étape est longue, typiquement de l'ordre de 250 heures pour un substrat de 200 à 300 fun d'épaisseur et un dopage au bore. De plus il est nécessaire de prévoir un espace supplémentaire à la périphérie du triac afin de former le mur latéral 15, le mur latéral 15 s'étendant sur une largeur de l'ordre de l'épaisseur du substrat 1. La distance de garde, c'est-à-dire la distance 10 nécessaire entre le bord du composant et le bord de la partie utile du composant, dépend du type de périphérie mis en oeuvre. Par exemple, pour une tenue en tension de l'ordre de 800 volts : - la distance de garde el de la structure de la figure 1 est de l'ordre de 300 um, 15 - la distance de garde e2 de la structure de la figure 2 est de l'ordre de 200 gm, et - la distance de garde e3 des structures des figures 3 et 4 est de l'ordre de 400 um. Résumé 20 Il serait souhaitable de disposer d'un composant de puissance vertical dont la périphérie cumule les avantages des structures antérieures en évitant leurs inconvénients. Plus particulièrement, on souhaite réaliser une structure qui : - permette de se prémunir des courts-circuits dus aux remontées 25 de soudure latérales lors du montage du composant, - permette de présenter une distance de garde aussi faible que possible, et - soit simple à fabriquer. Ainsi, un mode de réalisation prévoit un composant de 30 puissance vertical comprenant un substrat en silicium d'un premier type de conductivité et du côté d'une face inférieure du substrat, un premier caisson du second type de conductivité bordé à la périphérie du composant par un premier anneau en silicium poreux isolant dont la face supérieure est en contact 35 uniquement avec le substrat du premier type de conductivité, le B12877 - 12-T000-0524FR01 premier anneau isolant pénétrant dans le substrat sur une profondeur supérieure à l'épaisseur du premier caisson. Selon un mode de réalisation, le composant comprend en outre, du côté de la face supérieure du substrat, un deuxième 5 caisson du deuxième type de conductivité bordé à la périphérie du composant par un deuxième anneau en silicium poreux isolant dont la face inférieure est en contact uniquement avec le substrat du premier type de conductivité, le deuxième anneau isolant pénétrant dans le substrat sur une profondeur supérieure 10 à l'épaisseur du deuxième caisson. Selon un mode de réalisation, le silicium poreux est oxydé. Selon un mode de réalisation, le premier type de conductivité est le type N. 15 Selon un mode de réalisation, le composant constitue un triac. Un autre mode de réalisation prévoit un procédé de fabrication d'un composant de puissance vertical comprenant les étapes suivantes : 20 former, dans un substrat dopé de type N, un premier caisson et un deuxième caisson dopés de type de P respectivement du côté de la face inférieure et du côté de la face supérieure du substrat, plonger la face inférieure du substrat dans un premier 25 bain électrolytique, et faire circuler un premier courant entre la face supérieure du substrat et le premier bain électrolytique pour former du silicium poreux du côté de la face inférieure du substrat. 30 Selon un mode de réalisation, le procédé comprend en outre les étapes suivantes : plonger la face supérieure du substrat dans un deuxième bain électrolytique, et faire circuler un deuxième courant entre la face 35 inférieure du substrat et le deuxième bain électrolytique pour B12877 - 12-T000-0524FR01 6 former du silicium poreux du côté de la face supérieure du substrat. Selon un mode de réalisation, le procédé comprend en outre une étape de recuit pour oxyder le silicium poreux.
Selon un mode de réalisation, le procédé comprend en outre la formation de première et deuxième régions dopées de type N respectivement dans le premier caisson et dans le deuxième caisson. Selon un mode de réalisation, le procédé comprend en 10 outre la formation d'une région de gâchette dopée de type N dans le deuxième caisson. Selon un mode de réalisation, le procédé comprend en outre la formation d'un anneau d'arrêt de canal du côté de la surface supérieure du substrat. 15 Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : 20 la figure 1, décrite précédemment, représente schéma- tiquement une vue en coupe d'un triac en technologie "mesa", la figure 2, décrite précédemment, représente schématiquement une vue en coupe d'un triac en technologie "planar", les figures 3 et 4, décrites précédemment, représen25 tent schématiquement des vues en coupe de deux triacs en technologie "planar à caisson", la figure 5 représente schématiquement une vue en coupe d'un mode de réalisation d'un triac, les figures 6A. à 6C sont des vues en coupe schémati30 ques illustrant un procédé de fabrication du triac de la figure 5, et la figure 7 est une vue en coupe schématique d'une variante de réalisation d'un triac. Par souci de clarté, de mêmes éléments ont été 35 désignés par de mêmes références aux différentes figures et, de B12877 - 12-T000-0524FR01 7 plus, comme cela est habituel dans la représentation des composants semiconducteurs, les diverses figures ne sont pas tracées à l'échelle. Description détaillée La figure 5 représente un mode de réalisation d'un composant de puissance vertical de type triac. Le triac comprend un substrat 1 de silicium faiblement dopé de type N (N-). Des caissons 3 et 4 dopés de type P sont disposés respectivement du côté de la face supérieure et du côté de la face inférieure du substrat 1. Le caisson 3 contient une région 5 fortement dopée de type N (N+). De la même façon, le caisson 4 contient une région 6 fortement dopée de type N (N+) dans une zone sensiblement complémentaire de celle occupée, en vue de dessus, par la région 5. Des électrodes principales Al et A2 sont disposées respectivement sur le caisson 3 et sur le caisson 4. Une couche isolante 11 est disposée sur les faces supérieure et inférieure de la structure, à la périphérie externe des caissons 3 et 4. Un anneau d'arrêt de canal 13 fortement dopé de type N (Nt) est formé dans le substrat 1, du côté de la face supérieure de celui-ci, à la périphérie du triac. Une région de gâchette surmontée d'une électrode de gâchette (non représentées) est formée du côté de la face supérieure du triac. Du côté de la face inférieure, le caisson 4 est bordé latéralement d'un anneau 19 en silicium poreux isolant formé à 25 la périphérie du triac. L'anneau 19 pénètre dans le substrat sur une profondeur supérieure à l'épaisseur du caisson 4. L'anneau 19 constitue une terminaison de jonction pour la jonction PN entre le substrat 1 de type N- et le caisson 4 de type P. 30 La présence de l'anneau isolant 19 à la périphérie de la face inférieure du triac permet avantageusement d'éviter que des remontées de soudure sur les faces latérales du triac ne viennent connecter électriquement le substrat 1 à l'électrode A2 lorsque l'électrode A2 du triac est montée sur une plaque, par 35 exemple par l'intermédiaire d'une pâte de brasure.
B12877 - 12-T000-0524FR01 8 Les figures 6A à 6C sont des vues en coupe schématiques de structures obtenues lors d'étapes successives d'un mode de réalisation d'un procédé de fabrication d'un composant de puissance vertical de type triac tel que décrit en relation avec la figure 5. La figure 6A représente une portion d'un substrat 1 en silicium faiblement dopé de type N (N-) après les étapes suivantes : former deux caissons 3 et 4 dopés de type P dans le substrat 1, respectivement du côté de la face supérieure et du côté de la face inférieure du triac ; former des régions 5 et 6 fortement dopées de type N (Nt) respectivement dans le caisson 3 et dans le caisson 4 ; et - former un anneau d'arrêt de canal 13 fortement dopé de type N (Nt) à la périphérie de la face supérieure du triac. A titre d'exemple l'épaisseur du substrat 1 est comprise entre 200 et 300 pin, par exemple 250 pin. La concentration en éléments dopants du substrat 1 peut être comprise entre 1014 et 1015 at./cm3, par exemple 5*1014 at./cm3.
Les caissons 3 et 4 peuvent être formés par des étapes classiques d'implantation et/ou de diffusion, par exemple par implantation de bore dans le substrat 1. La concentration en éléments dopants des caissons 3 et 4 peut être comprise entre 1018 et 1019 at./cm3, par exemple 5*1018 at./cm3. Les caissons 3 et 4 peuvent avoir des épaisseurs comprises entre 10 et 50 pin. A titre d'exemple, pour une tension de claquage du triac de l'ordre de 600 V, l'épaisseur des caissons 3 et 4 peut être d'environ 20 pin. Les régions 5 et 6 ainsi que l'anneau d'arrêt de canal 13 peuvent être formées par des étapes classiques d'implantation et/ou de diffusion. La concentration en éléments dopants des régions 5 et 6 et de l'anneau d'arrêt de canal 13 peut être supérieure à 1019 at./cm3, par exemple 1020 at./cm3. Les régions 5 et 6 et l'anneau d'arrêt de canal 13 peuvent avoir des B12877 - 12-T000-0524FR01 9 épaisseurs comprises entre 5 et 20 pin, par exemple environ 10 La figure 6B représente le triac après la formation d'un anneau isolant 19 en silicium poreux isolant. Le silicium 5 poreux de l'anneau isolant 19 peut être formé lors des étapes suivantes : plonger la face inférieure du substrat dans un bain électrolytique comprenant un mélange, par exemple d'acide fluorhydrique et/ou d'acide éthanoïque, dans lequel est 10 plongée une électrode négative ; disposer une électrode positive sur la face supérieure du substrat ou plonger la face supérieure du substrat dans un bain électrolytique comprenant un mélange, par exemple d'acide fluorhydrique et d'éthanol, dans lequel est plongée une 15 électrode positive ; et - appliquer une tension entre l'électrode positive et l'électrode négative pour faire circuler un courant de trous dans le substrat 1, le courant de trous circulant à partir de la jonction PN passante entre le substrat 1 de type N et le 20 caisson 3 de type P jusqu'à la face inférieure non recouverte du substrat. Cette dernière étape est poursuivie suffisamment longtemps pour que l'anneau de silicium poreux 19 se forme sur une épaisseur désirée. 25 Une étape supplémentaire d'oxydation du silicium poreux peut être réalisée par exemple à l'aide d'un recuit à 1000 C° pendant plusieurs heures sous atmosphère oxygène. Cette étape renforce le caractère isolant du silicium poreux. L'anneau isolant 19 se forme à la périphérie du 30 caisson 4 de type P. L'anneau isolant 19 pénètre plus profondément dans le substrat 1 que le caisson 4. En particulier, l'épaisseur de l'anneau isolant sera choisie pour être supérieure à l'épaisseur du caisson 4 et pour éviter les inconvénients liés à des remontées latérales de soudure lors du 35 montage du triac. A titre d'exemple, l'épaisseur de l'anneau B12877 - 12-T000-0524FR01 10 isolant est comprise entre 20 et 80 pin, par exemple 40 fun pour un caisson 4 d'une épaisseur de 20 um. On notera que l'anneau isolant 19 n'est pas formé dans un mur latéral diffusé 15 tel que décrit en relation avec la 5 figure 4. L'absence de mur latéral diffusé permet de s'affranchir de la longue étape de diffusion nécessaire à la formation du mur diffusé. De plus, l'absence de mur latéral permet de supprimer l'espace périphérique nécessaire à la formation du mur latéral, diminuant ainsi la surface du triac 10 par rapport aux triacs des figures 3 et 4. Dans le triac de la figure 5, la distance de garde e4 entre la partie active du triac et le bord périphérique du triac est égale à la distance de garde d'un triac de type "planar" tel que décrit en relation avec la figure 2. On rappellera, comme on 15 l'a indiqué précédemment en relation avec les figures 1 à 4, que la distance de garde d'une structure de type "planar" est inférieure aux distances de garde de structures de type "mesa" et "planar à caisson". La figure 6C représente le triac après les étapes 20 suivantes : - former une couche isolante 11, par exemple en verre, au moins sur la face supérieure du triac, à la périphérie externe des caissons 3 et 4. Du côté de la face supérieure du triac, la couche 11 est en contact du substrat 1 de type N- et s'étend 25 en partie sur l'anneau d'arrêt de canal et le caisson 3 ; - former une électrode Al sur le caisson 3 et former une électrode A2 sur le caisson 4 ; - découper le substrat 1 de silicium dans lequel est formé le triac pour obtenir un composant individuel ; et 30 - monter le triac sur un support 20. Lors de l'étape de découpe du substrat 1, l'absence de sillons remplis de verre de passivation tels que décrits en relation avec la figure 1 permet d'éviter les inconvénients liés à la découpe du verre.
B12877 - 12-T000-0524FR01 11 L'étape de montage du triac sur le support 20 peut être réalisée en utilisant une pâte de brasure 22. On notera que l'anneau isolant 19 en silicium poreux permet d'isoler le substrat 1 des remontées latérales 24 de la pâte de brasure 22.
On notera que, dans le procédé décrit précédemment, seulement quatre étapes de masquage sont nécessaires à la fabrication du triac, à savoir : un masque pour l'étape de formation des caissons 3 et 4, un masque pour l'étape de formation des régions 5 et 6, - un masque pour l'étape de formation des couches isolantes 11, et - un masque pour l'étape de formation des électrodes Al et A2. Ainsi le procédé de fabrication décrit en relation avec les figures 6A à 6C est simple à mettre en oeuvre.
La figure 7 illustre une variante de réalisation d'un composant de puissance vertical de type triac. Le triac de la figure 7 comprend de mêmes éléments que le triac de la figure 5 à la différence que le caisson 3 de type P est bordé latéralement d'un anneau périphérique 26 en silicium poreux isolant. L'anneau isolant 26 pénètre dans le substrat sur une profondeur supérieure à l'épaisseur du caisson 3, la face inférieure de l'anneau isolant 19 étant uniquement en contact avec le substrat 1 de type N. A titre d'exemple, l'épaisseur de l'anneau isolant 26 est comprise entre 20 et 80 pin, par exemple 40 pin pour un caisson 3 d'une épaisseur de 20 pin. L'anneau isolant 26 constitue une terminaison de jonction pour la jonction PN entre le caisson 3 de type P et le substrat 1 de type N. L'anneau isolant 26 peut être formé en inversant le sens du courant traversant le triac lors de l'étape décrite en relation avec la figure 6B, la face supérieure du triac étant en contact d'un bain électrolytique comprenant un mélange, par exemple d'acide fluorhydrique et d'éthanol. En figure 7, on a représenté une région de gâchette 28 fortement dopée de type N (Nt) formée dans le caisson 3, à 35 droite sur la figure. Cette région de gâchette 28 du triac n'a B12877 - 12-T000-0524FR01 12 pas été représentée dans les autres figures. Une électrode de gâchette G revêt la région 28 et une partie du caisson 3. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, la présente invention a été décrite dans le cas où le composant de puissance vertical est un triac. On comprendra qu'une structure analogue peut s'appliquer à tout autre type de composant de puissance vertical bidirectionnel connu, par exemple une diode de Shockley bidirectionnelle. La présente invention peut aussi s'appliquer à tout type de composant de puissance vertical unidirectionnel. De plus, l'invention ne se restreint pas à l'exemple du procédé de fabrication décrit en relation avec les figures 6A. à 6C pour former le composant. L'homme de l'art saura réaliser la structure proposée en utilisant tout autre procédé connu pour former les diverses couches, régions et/ou caissons. Bien que dans les modes de réalisation précédents on ait décrit un anneau de garde 13 et des régions 5 et 6 de mêmes épaisseurs et de mêmes niveaux de dopage, l'homme de l'art pourra adapter l'épaisseur et le niveau de dopage des différentes régions et/ou couches constituant le triac en fonction des caractéristiques souhaitées pour le triac. En particulier, bien que l'on ait décrit des modes de réalisation avec un substrat de type N, la présente invention s'applique aussi à un substrat de type P en inversant les types de conductivité de chaque couche, région et caisson. Par ailleurs, les diverses variantes et modifications généralement adoptées pour la réalisation de triacs pourront s'appliquer ici, par exemple la prévision de trous de court- circuit d'émetteur et ses configurations spécifiques de gâchette.

Claims (11)

  1. REVENDICATIONS1. Composant de puissance vertical comprenant un substrat (1) en silicium d'un premier type de conductivité et du côté d'une face inférieure du substrat, un premier caisson (4) du second type de conductivité bordé à la périphérie du composant par un premier anneau (19) en silicium poreux isolant dont la face supérieure est en contact uniquement avec le substrat du premier type de conductivité, le premier anneau isolant pénétrant dans le substrat sur une profondeur supérieure à l'épaisseur du premier caisson.
  2. 2. Composant selon la revendication 1, comprenant en outre, du côté de la face supérieure du substrat (1), un deuxième caisson (3) du deuxième type de conductivité bordé à la périphérie du composant par un deuxième anneau (26) en silicium poreux isolant dont la face inférieure est en contact uniquement avec le substrat du premier type de conductivité, le deuxième anneau isolant pénétrant dans le substrat sur une profondeur supérieure à l'épaisseur du deuxième caisson.
  3. 3. Composant selon la revendication 1 ou 2, dans lequel le silicium poreux est oxydé.
  4. 4. Composant selon l'une quelconque des revendications 1 à 3, dans lequel le premier type de conductivité est le type N.
  5. 5. Composant selon l'une quelconque des revendications 1 à 4, constituant un triac.
  6. 6. Procédé de fabrication d'un composant de puissance vertical comprenant les étapes suivantes : former, dans un substrat (1) dopé de type N, un premier caisson (4) et un deuxième caisson (3) dopés de type de P respectivement du côté de la face inférieure et du côté de la 30 face supérieure du substrat, plonger la face inférieure du substrat (1) dans un premier bain électrolytique, et faire circuler un premier courant entre la face supérieure du substrat et le premier bain électrolytique pourB12877 - 12-T000-0524FR01 14 former du silicium poreux du côté de la face inférieure du substrat.
  7. 7. Procédé de selon la revendication 6, comprenant en outre les étapes suivantes : plonger la face supérieure du substrat (1) dans un deuxième bain électrolytique, et faire circuler un deuxième courant entre la face inférieure du substrat et le deuxième bain électrolytique pour former du silicium poreux du côté de la face supérieure du 10 substrat.
  8. 8. Procédé de fabrication selon la revendication 6 ou 7, comprenant en outre une étape de recuit pour oxyder le silicium poreux.
  9. 9. Procédé de fabrication selon l'une quelconque des 15 revendications 6 à 8, comprenant en outre la formation de première (6) et deuxième (5) régions dopées de type N respectivement dans le premier caisson (4) et dans le deuxième caisson (3).
  10. 10. Procédé de fabrication selon l'une quelconque des 20 revendications 6 à 8, comprenant en outre la formation d'une région de gâchette (28) dopée de type N dans le deuxième caisson (3).
  11. 11. Procédé de fabrication selon l'une quelconque des revendications 6 à 9, comprenant en outre la formation d'un 25 anneau d'arrêt de canal (13) du côté de la surface supérieure du substrat.
FR1360094A 2013-10-17 2013-10-17 Composant de puissance vertical haute tension Pending FR3012256A1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR1360094A FR3012256A1 (fr) 2013-10-17 2013-10-17 Composant de puissance vertical haute tension
US14/510,663 US9437722B2 (en) 2013-10-17 2014-10-09 High-voltage vertical power component
CN201911099089.0A CN110676310B (zh) 2013-10-17 2014-10-16 高压垂直功率部件
CN201410553425.5A CN104576724B (zh) 2013-10-17 2014-10-16 高压垂直功率部件
CN201420602785.5U CN204130543U (zh) 2013-10-17 2014-10-16 垂直功率部件
US14/990,194 US9530875B2 (en) 2013-10-17 2016-01-07 High-voltage vertical power component
US15/354,496 US9780188B2 (en) 2013-10-17 2016-11-17 Vertical semiconductor power component capable of withstanding high voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1360094A FR3012256A1 (fr) 2013-10-17 2013-10-17 Composant de puissance vertical haute tension

Publications (1)

Publication Number Publication Date
FR3012256A1 true FR3012256A1 (fr) 2015-04-24

Family

ID=49998431

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1360094A Pending FR3012256A1 (fr) 2013-10-17 2013-10-17 Composant de puissance vertical haute tension

Country Status (3)

Country Link
US (3) US9437722B2 (fr)
CN (3) CN104576724B (fr)
FR (1) FR3012256A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3076661A1 (fr) * 2018-01-05 2019-07-12 Stmicroelectronics (Tours) Sas Triode semiconductrice

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3012256A1 (fr) * 2013-10-17 2015-04-24 St Microelectronics Tours Sas Composant de puissance vertical haute tension
ITUB20152264A1 (it) * 2015-07-17 2017-01-17 St Microelectronics Srl Dispositivo ad emissione di luce in silicio poroso e relativo metodo di fabbricazione
CN105590892A (zh) * 2015-12-17 2016-05-18 上海集成电路研发中心有限公司 一种全隔离有源区结构的制备方法
CN105720108A (zh) * 2016-03-25 2016-06-29 昆山海芯电子科技有限公司 低电容低电压半导体过压保护器件
FR3049768B1 (fr) 2016-03-31 2018-07-27 Stmicroelectronics (Tours) Sas Composant de puissance protege contre les surchauffes
US20200119173A1 (en) * 2017-04-24 2020-04-16 Littelfuse Semiconductor (Wuxi) Co., Ltd. Advanced field stop thyristor structure and manufacture methods
CN109841690A (zh) * 2017-11-27 2019-06-04 百福林企业股份有限公司 低电容二端闸流体构造及其制造方法
CN115579287B (zh) * 2022-12-08 2023-02-28 江苏长晶科技股份有限公司 一种双向tvs器件的制造方法及结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2969823A1 (fr) * 2010-12-23 2012-06-29 St Microelectronics Tours Sas Diode de shockley bidirectionnelle de type mesa
FR2987698A1 (fr) * 2012-03-02 2013-09-06 St Microelectronics Tours Sas Composant de puissance vertical
FR2991504A1 (fr) * 2012-05-30 2013-12-06 St Microelectronics Tours Sas Composant de puissance vertical haute tension

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767561A (en) * 1997-05-09 1998-06-16 Lucent Technologies Inc. Integrated circuit device with isolated circuit elements
IT1306183B1 (it) * 1999-08-02 2001-05-30 Shine Spa Procedimento per la formazione di strati isolanti di spessorepredeterminato in wafer di semiconduttori per la produzione di
FR2803101B1 (fr) * 1999-12-24 2002-04-12 St Microelectronics Sa Procede de fabrication de composants de puissance verticaux
JP2004103613A (ja) * 2002-09-04 2004-04-02 Toshiba Corp 半導体装置とその製造方法
JP4020195B2 (ja) * 2002-12-19 2007-12-12 三菱電機株式会社 誘電体分離型半導体装置の製造方法
FR2895600A1 (fr) 2005-12-26 2007-06-29 St Microelectronics Sa Commutateur bidirectionnel a commande hf
TW200905793A (en) 2007-07-19 2009-02-01 Promos Technologies Inc Isolation method of active area for semiconductor device
FR2921754B1 (fr) * 2007-09-28 2009-11-27 Stmicroelectronics Crolles Sas Procede de fabrication d'un subtrat semiconducteur localise sur une couche isolante
CN101459052A (zh) * 2007-12-11 2009-06-17 茂德科技股份有限公司 绝缘层上覆硅的制作方法及绝缘层上覆硅的结构
FR2956923A1 (fr) * 2010-03-01 2011-09-02 St Microelectronics Tours Sas Composant de puissance vertical haute tension
CN103594461B (zh) * 2010-09-01 2016-10-05 无限科技全球公司 二极管、二极管或其他二端集成电路的液体或胶体悬浮液的可印组成物及其制备方法
FR3012256A1 (fr) * 2013-10-17 2015-04-24 St Microelectronics Tours Sas Composant de puissance vertical haute tension

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2969823A1 (fr) * 2010-12-23 2012-06-29 St Microelectronics Tours Sas Diode de shockley bidirectionnelle de type mesa
FR2987698A1 (fr) * 2012-03-02 2013-09-06 St Microelectronics Tours Sas Composant de puissance vertical
FR2991504A1 (fr) * 2012-05-30 2013-12-06 St Microelectronics Tours Sas Composant de puissance vertical haute tension

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SAMUEL MENARD ET AL: "Non-oxidized porous silicon-based power AC switch peripheries", NANOSCALE RESEARCH LETTERS, 1 December 2012 (2012-12-01), New York, pages 1 - 10, XP055124671, Retrieved from the Internet <URL:http://www.ncbi.nlm.nih.gov/pubmed/23057856> DOI: 10.1186/1556-276X-7-566 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3076661A1 (fr) * 2018-01-05 2019-07-12 Stmicroelectronics (Tours) Sas Triode semiconductrice

Also Published As

Publication number Publication date
US9437722B2 (en) 2016-09-06
US20150108537A1 (en) 2015-04-23
US20160118485A1 (en) 2016-04-28
CN110676310A (zh) 2020-01-10
US9780188B2 (en) 2017-10-03
CN204130543U (zh) 2015-01-28
CN110676310B (zh) 2023-05-16
US20170069733A1 (en) 2017-03-09
CN104576724A (zh) 2015-04-29
CN104576724B (zh) 2019-12-17
US9530875B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
FR3012256A1 (fr) Composant de puissance vertical haute tension
FR2494499A1 (fr) Structure plane pour dispositifs semi-conducteurs a haute tension
FR2991504A1 (fr) Composant de puissance vertical haute tension
FR2869457A1 (fr) Dispositif a semiconducteur du type a separation dielectrique
EP1315202A1 (fr) Procédé de réalisation d&#39;une diode schottky sur substrat de carbure de silicium
FR2956923A1 (fr) Composant de puissance vertical haute tension
FR3027156A1 (fr) Photodiode pincee a faible courant d&#39;obscurite
FR2987698A1 (fr) Composant de puissance vertical
EP2325893B1 (fr) Diode de protection bidirectionnelle basse tension
EP0996146A1 (fr) Procédé de formation d&#39;un caisson isolé dans une plaquette de silicium
FR3091024A1 (fr) Photodiode à avalanche à photon unique
EP0521802B1 (fr) Diode à avalanche dans un circuit intégré bipolaire
EP0090686B1 (fr) Transistor PNP fort courant faisant partie d&#39;un circuit intégré monolithique
FR2850791A1 (fr) Composant unipolaire vertical
FR3011124A1 (fr) Composant scr a caracteristiques stables en temperature
EP0827204A2 (fr) Pont redresseur protégé monolithique
FR3076661A1 (fr) Triode semiconductrice
EP0126499B1 (fr) Procédé de réalisation d&#39;un transistor bipolaire haute tension
FR2764112A1 (fr) Mur d&#39;isolement entre composants de puissance
EP0191255A1 (fr) Structure intégrée de triac à commande par diac
EP3764403B1 (fr) Fabrication d&#39;un dispositif photosensible à semiconducteur
JPH09321332A (ja) 半導体受光素子の製造方法
EP0987751A1 (fr) Mur d&#39;isolement entre composants de puissance
EP0037764B1 (fr) Structure de dispositif à semiconducteur à anneau de garde, et à fonctionnement unipolaire
FR2565409A1 (fr) Thyristor blocable a gachette d&#39;anode