FR2482368A1 - Operateur logique a injection par le substrat et son procede de fabrication - Google Patents
Operateur logique a injection par le substrat et son procede de fabrication Download PDFInfo
- Publication number
- FR2482368A1 FR2482368A1 FR8010566A FR8010566A FR2482368A1 FR 2482368 A1 FR2482368 A1 FR 2482368A1 FR 8010566 A FR8010566 A FR 8010566A FR 8010566 A FR8010566 A FR 8010566A FR 2482368 A1 FR2482368 A1 FR 2482368A1
- Authority
- FR
- France
- Prior art keywords
- type
- layer
- substrate
- locations
- sfl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000002347 injection Methods 0.000 title claims abstract description 12
- 239000007924 injection Substances 0.000 title claims abstract description 12
- 238000002513 implantation Methods 0.000 claims abstract description 16
- 238000000407 epitaxy Methods 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract 2
- 239000002184 metal Substances 0.000 claims abstract 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 17
- 229910052796 boron Inorganic materials 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 238000001465 metallisation Methods 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 229910052787 antimony Inorganic materials 0.000 claims description 8
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 6
- 238000005304 joining Methods 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 125000004429 atom Chemical group 0.000 claims 2
- 239000007943 implant Substances 0.000 claims 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- 241001589086 Bellapiscis medius Species 0.000 claims 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 1
- 238000009826 distribution Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 125000004437 phosphorous atom Chemical group 0.000 claims 1
- 238000003892 spreading Methods 0.000 claims 1
- 238000000137 annealing Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101100520660 Drosophila melanogaster Poc1 gene Proteins 0.000 description 1
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 101100520662 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PBA1 gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001462 antimony Chemical class 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
- H01L27/0244—I2L structures integrated in combination with analog structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
LA PRESENTE INVENTION CONCERNE UN OPERATEUR LOGIQUE A INJECTION PAR LE SUBSTRAT ET SON PROCEDE DE FABRICATION. CET OPERATEUR EST ELABORE A PARTIR D'UN SUBSTRAT DE TYPE P FAIBLEMENT DOPE 20 SUR LEQUEL EST FORMEE PAR IMPLANTATION UNE COUCHE DE TYPE P FORTEMENT DOPEE 21 SUIVIE D'UNE COUCHE FORTEMENT DOPEE DE TYPE N 23. EN DESSOUS D'UN CONTACT METALLIQUE DE COLLECTEUR C OU C DU TRANSISTOR NPN, LA STRUCTURE COMPREND SUCCESSIVEMENT UNE COUCHE DE TYPE N 24 RESULTANT D'UNE EPITAXIE, UNE COUCHE DE TYPE P 25 A NIVEAU DE DOPAGE MOYEN ET UNE COUCHE 26 DE TYPE N A FORT NIVEAU DE DOPAGE. APPLICATION A LA FABRICATION DE CIRCUITS INTEGRES COMPRENANT DES STRUCTURES DE TYPE SFL ET DES STRUCTURES DE TYPE BIPOLAIRE LINEAIRE CLASSIQUE.
Description
La présente invention concerne une structure d' opérateur logique à
injection par le substrat de type
SFL et son procédé de fabrication et plus particulière-
ment une telle structure et un tel procédé de fabrication qui soient compatibles avec la formation sur une même
plaquette de circuits intégrés de composants de type bipo-
laire classiques.
La figure 1 représente de façon très schémati-
que une structure d'opérateur logique de type I2L (abré-
viation provenant des termes anglo-saxons Integrated In-
jection Logic ou logique intégrée à injection). Comme cela
est bien connu, cette structure est de façon générale for-
mée sur un substrat 1 de type P surmonté d'une couche en-
terrée 2 de type N et d'une couche épitaxiée 3 également de type N mais à niveau de dopage plus faible. Dans la
couche épitaxiée 3, sont formées au moins deux zones dis-
-tinctes 4 et 5 de type P. A l'intérieur de la zone 5 de
type P sont formées plusieurs zones 6 de type N. Une mé-
tallisation d'injecteur I est solidaire de la zone 4,une métallisation de base B et solidaire de la zone 5 et des métallisations de collecteur C0 C2... sont solidaires des zones 6. Une métallisation d',metteur E est solidaire de la couche 3 de type N ou, comme cela est représenté, de zones à fort niveau de dopage de type N rejoignant la couche enterrée 2. Comme cela est connu, cette structure est équivalente à l'association d'un premier transistor X logique NPN 10 et d'un second transistor injecteur lle
La figure 1 indique quelles couches constituent l'émet-
teur, la base et le collecteur de chacun-de ces transis-
tors 10 et 11.
Parmi les nombreux avantages de la-technologie I2L, on s'intéressera plus particulièrement ici au fait que cette technologie est compatible avec la technologie classique de constitution de transistors bipolaires. On peut ainsi élaborer sur un même substrat 1 de type P, revêtu.de couches enterrées localisées ou non 2 à haut - 2- niveau de dopage et d'une couche épitaxiée 3 à niveau de dopage plus faible, dans des emplacements distincts d'une même plaquette de circuit intégré,des transistors
bipolaires classiques et des circuits logiques de techno-
logie IL. La figure 2 représente une variante de circuit logique de type 12L selon laquelle l'injection se fait par le substrat. Cette technologie couramment désignée dans la technique par le sigle SFL (d'après les termes anglo-saxons Substrate Fed Logic ou logique alimentée par le substrat). Dans la figure 2, on a utilisé autant que faire se pouvait les mêmes références qu'en figure 1
pour désigner des couches identiques ou correspondantes.
La différence principale entre les figures 1 et 2 est que le transistor injecteur il est vertical au lieu d'être
latéral. Son émetteur au lieu d'être constitué d'une cou-
che 4 formée à partir de la surface dans la couche épita-
xiée 3 de type N est maintenant constitué par le substrat 1 de type P. Cette technologie SrL présente par rapport à la'technologie I2L classique, l'avantage d'une plus
grande miniaturisation puisque l'on supprime sur la sur-
face du substrat la zone 4 ainsi que la zone de type N
séparant cette zone 4 de la zone 5.
Néanmoins, cette technologie SFL n'a pas donné lieu à de nombreuses applications pratiques étant donné
ses grandes difficultés technologiques de réalisation.
On notera en effet que, si l'on considère la zone de type N séparant le substrat 1 de type P de la couche 5 de type P, cette zone doit à la fois présenter un niveau de dopage relativement élevé au voisinage du substrat et un niveau de dopage relativement faible au voisinage de l'inter-face avec la couche 5. D'autre part, la couche 1 de type P à l'interface avec la couche de type N (2,3) doit présenter un niveau de dopage élevé. Ceci a conduit dans la pratique antérieure à utiliser des substrats de - 3- 18 c3) type P fortement dopé (plus de 5 x 1018 at/cm3). Cette utilisation de substrats de type P à niveau de dopage
élevé présente d'une part l'inconvénient de rendre dif-
ficile les opérations de dopage de la face avant du sub-
strat en raison des phénomènes parasites d'autodopage liés à des exodiffusions à partir de la face arrière et d'autre part de rendre. la technologie SFL peu compatible avec la
technologie de fabrication de transistors bipolaires clas-
siques qui utilise des substrats relativement faiblement 3
dopés (de l'ordre de 1015 at/cm3).
Parmi les diverses tentatives de l'art antérieur pour réaliser des structures du type de celle illustrée
en figure 2, on peut citer celles qui consistaient à for-
mer la couche 2 à partir d'une couche enterrée-dans un substrat de type P+ , puis à former des couches 3 de type N et 5 de type P par.épitaxies successives. Une autre tentative a consisté à former les couches de type N 2 et 3 par épitaxies successives, puis à former la couche de - type P5 par diffusion localisée. Ces procédés se sont
révélés fort complexes sans fournir pour autant de résul-
tats satisfaisants ni assurer une compatibilité avec les technologies bipolaires classiques et ce, essentiellement
du fait qu'il n'est pas possible de réaliser industriel-
lement dans l'état actuel de la technique courante des
couches épitaxiées localisées et limitées aux emplace-
ments d'une pastille de circuit intégré comportant des
circuits logiques de technologie SFL.
Ainsi, un objet de la présente invention est
de prévoir un nouveau procédé de fabrication d'opéra-
teurlogique à injection par le substrat (SFL).
Un autre objet de la présente invention est de prévoir un tel procédé de fabrication compatible avec
la fabrication simultanée de composants bipolaires iso-
lés par jonction disposés sur la même pastille de cir-
cuit intégré.
Un autre objet de la présente invention est de prévoir une nouvelle structure d'opérateur logique
de type SFL obtenu par les procédés visés ci-dessus.
Pour atteindre ces objets ainsi que d'autres, la présente invention prévoit une nouvelle structure d'opérateur logique à injection par le 'substrat (SFL) élaborée à partir d'un substrat de type P faiblement dope, comprenant successivement, à partir du substrat, et sous les zones correspondant à chaque collecteur du transistor NPN de 'l'opérateur: une première couche de
type P à forte concentration résultant d'une implanta-
tion de bore dans le substrat; une deuxième couche
de type N à forte'concentration résultant d'une implan-
tation de phosphore dans la première implantation; une troisième couche de type N à faible concentration résultant d'une épitaxie; une quatrième couche de type - P à concentration moyenne résultant d'une diffusion de bore dans la couche.pitaxiée; et une cinquième couche
de'ty.pe N.forte'concentratïon résultant d'une diffu- -
sion.
Le procédé de fabrication de la structure
ci-dessus résulte de 'l'exposé de ses caractéristiques.
Un avantage de ce procédé est qu'il permet de réaliser simultanément pour une même plaquette des transistors
de type bipolaire. Pour ce faire, on prévoit les cou-
ches implantées successives de bore et de phosphore seulement aux emplacements o l'on compte implanter
une structure logique de type SFL. Et, dans les empla-
cements o l'on compte disposer des structures de type bipolaires classiques, on forme une couche enterrée de type N par implantation ou diffusion d'antimoine, une surimplantation localisée de phosphore étant réalisée à l'intérieur de cette implantation d'antimoine aux emplacements o l'on souhaite voir remonter davantage la couché enterrée pour qu'elle rejoigne des diffusions
24-82368
faites à partir de la surface du dispositif permet-
tant d'assurer une liaison à relativement bonne
conductivité avec la couche enterrée.
On notera que l.'un des aspects de la présente invention réside dans le choix de la combinaison des dopants destinés à former des couches successives, ces dopants étant choisis en fonction des densités selon
lesquelles on peut les implanter ou les diffuser.
et de leur vitesse 'de diffusion relative. En effet,
en raison du grand nombre d'étapes thermiques nécessi-
tées par le procédé selon la présente invention, il-
importe que l'on n'ait pas implanté de façon profonde un dopant diffusant plus rapidement qu'un autre dopant implanté moins-profondément car au cours d'une diffusion longue, le dopant le plus profond viendrait diffuser au-delà du dopant le moins profond créant une zone-d'un type'de conductivité indésiré (couche fantôme). On pourra réaliser des variantes de la présente 'invention en modifiant les éléments dopants choisis, mais il conviendra alors de s'assurer que les
mêmes relations existent entre les vitesses dé dif-
fusion de ces autres dopants.
Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront
exposés plus en détail dans la description suivante de
modes de réalisation particuliers, faite en relation avec les figures jointes parmi lesquelles:
la figure l'représente un exemple de struc-
ture classique de type I 2L et a déjà été-décrite précédemment;
la figure 2 représente un exemple de- struc--
ture classique de type SFL et a déjà été décrite précédemment;
la figure 3'représente un-exemple de struc-
ture SFL selon la présente- invention; les figures 4 à 12 représentent les étapes successives de fabrication conjointes d'une structure
SFL et d'une structure bipolaire classique; et--
la figure 13 représente des.profils de concentration d'impuretés dopantes dans une structure
selon la présente invention.
Comme cela est d'usage dans le domaine des semiconducteurs, les figures ne sont pas l'échelle et certaines des dimensions ont été dilatées par rapport
aux autres pour faciliter la lisibilité et la compré-
hension.
La figure 3 représente de façon très sché-
matique-un opérateur logique à injection par le subs-
trat (SFL) selon la présente invention. Cet opérateur est élaboré sur un substrat 20 de type P à faible niveau de dopage, par exemple compris entre 1015 et 1016 at/cm3, c'est-à-dire compatible avec l'emploi de technologie bipolaire. Sur ce substrat, se trouve une couche 21 de type P 'aà niveau de dopage plus élevé que,'celui du substrat résultant de l'exo- diffusion
d'une couche initialement implantée dans le substrat.
La liaison entre cette couche 21 et la surface du
dispositif dont est solidaire une électrode d'injec-
teur I est assurée par un mur diffusé 22. Au-dessus de la couche 21 se trouve une couche 23 à niveau de dopage élevé de type N (niveau de dopage supérieur à O108 at/cm3). Une couche épitaxiée 24 à faible niveau de dopage de type N, par exemple de l'ordre de 106 at/ cm, recouvre ensuite l'ensemble du dispositif. Dans cette couche épitaxiée 24 sont formées successivement par diffusion une couche de type P 25 à faible niveau de dopage (inférieur à 1017 at/cm3), une couche 26 de type N à niveau de dopage très élevé, par exemple
3
supérieur à 1020 at/cm3. Une électrode E'd'émetteur du transistor NPN est disposée au-dessus d'une zone ou est effectuée une diffusion profonde fortement dopée de type N 2.7 rejoignant la couche enterrée 23. Des métallisations de base 'sont formées au-dessus de
régions 28. diffusion profonde de type P. Ces diffu-
sions profondes sont indiquées comme pénétrant partiel- lement dans la couche enterrée 23. En fait, leur rôle 'essentiel est.d'assurer la conduction entre l'électrode de base et la couche 25. Leur excès de profondeur résulte du fait qu'elles sont élaborées, comme on le verra ciaprès, en même temps que les murs
22, ce qui permet d'économiser des étapes de fabrica-
tion sans muire à la qualité du dispositif.- Enfin,
des électrodes de collecteurs C1 C2 sont formées au-
dessus des zones superficielles 26. La référence 29 désigne une.couche isolante, par exemple une couche
d'oxyde représentée fort schématiquement.
Les figures 4 à 12 représentent de façon schématique des étapes successives de-fabrication conjointe sur un substrat de type P d'un transistor selon la technologie bipolaire classique dans- la partie gauche des figures sous l'accolade A et d'un opérateur de type SFL dans la partie droite de la figure sous l'accolade B. Les diverses couches et régions seront désignées par de mêmes références dans ces diverses figures alors même qu'elles n'ont pas strictement la même configuration dans ces figures, notamment du fait que leurs dimensions s'accroissent
par diffusion au cours des diverses étapes thermiques.
En outre, on utilisera autant que faire se peut pour.
les figures 4 à 12 les mêmes références que celles
précédemment utilisées en figure. 3.
La figure 4 représente un substrat 20 de
-15 3
type P d'un niveau de dopage de l'ordre de 10 at/cm3.
Ce substrat est recouvert d'une couche de masquage d'oxyde de silicium 30 dans une fenêtre de laquelle est formée par diffusion d'antimoine (Sb) :une région 31 de type N destinée à servir de semelle enterrée
pour une structure de type bipolaire linéaire.
Dans l'étape représentée en figure 5, une couche de masquage 32 est disposée au-dessus de la couche 31 de type N et une implantation de bore est réalisée dans le substrat pour fournir une couche 21 de type P à niveau de dopage élevé. Entre ces deux étapes est intercalé un recuit de la couche enterrée 31 d'antimoine par exemple à 1260 C pendant 3 heures en atmosphère d'azote. L'implantation de bore 21 peut par exemple être faite sous l'effet d'une tension
2
de 180 kV et. des doses de l'ordre de 1015 at/cm2.
Dans l'étape de la figure 6, une nouvelle
couche de masquage 33 est formée sur le substrat.
Ce masque est ouvert au-dessus d'un emplacement limité de la couche 31 et d'un large emplacement de la couche 21 pour y former des couches implantées 34 et 23. Cette implantation peut également avoir lieu sous l'effet d'une tension accélératrice de 180 kV avec une densité
de 2 x 1l0 4à10 a15 at/cm.
Comme le représente la figure 7, apres un recuit des implantations, on procède à la croissance d'une couche épitaxiée 24 à faible niveau de dopage de type N. Cette-couche épitaxiée peut par exemple avoir une épaisseur de l'ordre de 3 à 5 microns et une résistivité de l'ordre de 1, 5 à 4 ohms/cm. Sur la couche épitaxiée est formé après diverses étapes de recuit, un masque 35 ouvert en des emplacements, tels que représentés sur la figure, au droit desquels on souhaite former des murs de type N rejoignant les couches enterrées profondes 23 et 34 de type N. A ce propos, on notera que l'implantation de phosphore
34 qui présente une vitesse de diffusion plus importan-
te que l'implantation d'antimoine 31 fournit une partie en saillie vers le haut après les étapes thermiques de diffusion. Dans les fenêtres du masque 35 sont formées par pré-dépôt de phosphore (par exemple à partir de POCi3) des régions 36 et 27 de type N+, la région 36 se trouvant en regard de la région 34. Dans l'étape de la figure 8, un masque 40 est formé sur le substrat, ce masque comprenant des
fenêtres dans lesquelles est pré-déposé du bore.
Les zones destinées à former des murs d'isolement rejoignant les fondations enterrées profondes 21 de type P+ sont désignées par la référence 41; les zones destinées à servir de base pour les transistors bipolaires sont désignées par la référence 42; et les zones destinées à servir de contact de base pour les transistors NPN des opérateurs SFL sont désignées par
la référence 28. Au cours des diverses étapes d'échauf-
fement thermique, on notera que les zones 27 et 36 illustrées en figure 7 s'approfondissent et tendent à
rejoindre les zones en regard 34 et 23.
Dans l'étape représentée en figure 9, on procède à la formation des zones de base de type P par implantation de bore àrelativement faible densité par exemple avec une'énergie de 180 keV et une densité de 2 x 1013 at/cm2. Ces zones de base sont désignées par la référence 43 pour les transistors bipolaires linéaires et par la référence 25 pour les transistors
NPN des opérateurs SFL.
Dans l'étape illustrée en figure 10, on utilise un masque 44 pour former les zones de type N d'émetteur des transistors bipolaires et les zones
de collecteurs des transistors NPN d'opérateursSFL.
Ceci peut être réalisé par pré-dépôt de phosphore à partir de POC1 suivi d'une étape de recuit ou encore par diffusion d'arsenic. On obtient ainsi une zone d'émetteur 45 pour les transistors bipolaires normaux et des zones de collecteurs 26 pour les opérateurs
de type SFL.
La figure 11 représente une étape de for-
mation d'un masque 46 dans lequel sont ouvertes des fenêtres aux emplacements o l'on souhaite déposer des
métallisations sur le semiconducteur. Ces métallisa-
tions sont illustrées en figure 12. On peut voir les métallisations de collecteur, d'émetteur et de base c, e, b des transistors bipolaires normaux et les métallisations I E, BC1, C2 de l'opérateur de type SFLJ Dans lafigure 12, comme dans la précédente figure 3, les zonescorrespondant à des dopages de
type P sont représentées hachurées.
La figure 13 représente une courbe indiquant en ordonnées une concentration C en at/cm (échelle logarithmique) et en abscisse l'épaisseur e en microns de silicium en partant de la surface. Cette figure représente àtitre d'exemple non limitatif des profils de dopageau droit des collecteurs C1 et C2 de la structure SFL, qui peuvent êtreobtenus par le procédé de'fabrication selon la présente invention. On a indiqué en abscisse les couches correspondantes 26, 25, 24, 23, 21 et 20. On notera à ce propos que la notion de couche est relativement arbitraire. En effet, il est difficile dedire par exemple que les zones 24 et 23 forment des couches distinctes étant donné qu'il
s'agit d'une zone N à profil de concentration variable.
Néanmoins, cette appellation a été maintenue ici
étant donné son caractère usuel et simplificateur.
Dans la figure 13, les diverses courbes en trait plein-
représentent les profils de concentration nette correspondant aux diverses zones. Les zones de type P résultantes ont été indiquées par des hachures. La
courbe en pointillés indique la concentration en phos-
phore pour les diverses profondeurs et la courbe formée de croix successives indique-la concentration en bore en fonction de la profondeur. Bien entendu; quand le dopage en phosphore est plus important que le dopage en bore, on obtient une couche de type N et dans le cas inverse une couche de type P. On notera que,dans l'exemple représenté,.la couche épitaxiée a une épaisseur de l'ordre de 4 microns.: La présente invention n'est:pas limitée aux modes de réalisation qui-ont été explicitement décrits. Elle en englobe les diverses variantes et
génêralisationsincluses dans le domaine des reven-
dications ci-après.
-12
Claims (11)
1. Opérateur logique à injection par le substrat (SFL) formé d'un transistor PNP et d'un transistor NPN,élaboré a partir d'un substrat de type P faiblement dopé, caractérisé en ce qu'il com- prend successivement à partir du substrat sous les zones correspondant '& chaque-collecteur dutransistor NPN: - une première couche de type P à forte concentration résultaht-d'-une implantation de bore dans le-substrat; une deuxième couche de type N à forte
concentration résultant d'une implantation de phos-
phore dans la première implantation; - une troisième couche de type N à faible concentration résultant d'une,épitaxie;
une quatrième couche de type P à concen-
tration moyenne résultant d'une diffusion de bore dans la couche. épitaxiée; - une cinquième couche de type N à forte
concentration résultant d'une diffusion.
2. Opérateur logique selon la revendication 1, caractérisé en ce qu'il comprend en-dessous des métallisations de base du transistor NPN et en partant de ces métallisations, une couche profonde de type P établissant la liaison avec la quatrième couche de type -P et s'arrêtant dans la deuxième couche de type N.
3. Opérateur logique selon la revendication
1, caractérisé en ce qu'il comprend en-dessous des.
métallisations d'accès à l'émetteur du transistor NPN une couche de type N profonde à forte concentration
rejoignant la deuxième couche de type N. -
4. Opérateur logique selon la revendication 1,
caractérisé en ce qu'il comprend en-dessous des métal-
lisations d'accès à l'injecteur une zone de type P à
4-82368
diffusion profonde et à forte concentration rejoignant la première couche de type P.
5. Structure de circuit intégré combinant des opérateurs logiques à injection par le substrat (SFL) et des transistors de technologie bipolaire classique, caractérisée en ce qu'elle comprend un substrat de type P recouvert d'une couche epitaxiée, le substrat ayant reçu avant.l'épitaxie: - dans les emplacements correspondant aux composants bipolaires linéaires une couche enterrée d'antimoine ou d'arsenic, et - dans les emplacements correspondants aux opérateurs SFL une couche enterrée de bore et une
couche enterrée locale de phosphore.
6. Procédé de fabrication d'un opérateur logique à injection par le substrat (SFL) selon la revendication 1 à partir d'un substrat de type P faiblement dopé caractérise en ce qu'il comprend les étapes suivantes: a) introduire une couche de bore à haute concentration dans le substrat; b) introduire dans ce substrat une couche de phosphore aux emplacements autres que ceux pour lesquels on veut établir un contact sur la face
supérieure avec une métallisation d'injecteur, -
c) former -une couche &pitaxiée de type N faiblement dopée,
d) introduiredes atomes de phosphore à concen-
tration élevée aux emplacements correspondant aux contacts métalliques qui permettent d'accéder à l'émetteur du transistor NPN,
e) introduire aux emplacements correspon-
dant aux contacts de base du transistor NPN, des atomes de bore a concentration élevée, f) implanter aux emplacements correspondant à la base du transistor NPN de l'opérateur SFL des atomes de bore à plus faible-concentration, g) introduire aux-emplacements correspondant aux collecteurs des atomes d'un produit dopant tel que du phosphore ou de l'arsenic; h)' procéder de façon intermédiaire et finale à des traitements thermiques propres à faire diffuser les -atomes implantés, i) procéder aux métallisations d'injecteurs,
d'émetteurs, de bases et de collecteurs.
7. Procédé de fabrication conjointe sur une
même plaquette de circuit intégré d'opérateur SFL-
selon le procédé de la revendication 6 et de transis-
tors bipolaires linéaires classiques, caractérisé en ce que, dans les emplacements correspondant, aux transistors bipolaires linéaires classiques: - une implantation d'antimoine est effectuée dans le substrat, - l'étape 'a est évitée par.masquage,
- l'étape b est masquée sauf en des emplace-
ments d'étendue limitée pour lesquels on veut établir une liaison entre la surface supérieure de la plaquette
terminée et la couche enterrée d'antimoine.
8. Procédé selon les revendications 6 et 7,
caractérisé en ce quelors de l'étape d), on implante
simultanément du phosphore aux emplacements corres-
pondant aux contacts de collecteurs des transistors
bipolaires linéaires.
9. Procédé selon les revendications 6 et 7
caractérisé en ce que lors de l'étape e), on implante simultanément du bore aux emplacements correspondant
aux contacts de base des transistors bipolaires linéaires.
10. Procédé selon les revendications 6 et 7,
caractérisé en ce que lors de l'étape f), on implante simultanément du bore aux emplacements correspondant
aux bases des transistors bipolaires linéaires.
11. Procédé selon les revendications 6 et 7,
caractérisé en ce que, lors de l'étape g), on implante simultanément un dopant de type N aux emplacements
correspondant aux émetteurs des transistors bipo-
laires linéaires.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8010566A FR2482368A1 (fr) | 1980-05-12 | 1980-05-12 | Operateur logique a injection par le substrat et son procede de fabrication |
| JP7130781A JPS575355A (en) | 1980-05-12 | 1981-05-11 | Substrate feeding logic operand and method of manufacturing same |
| US06/677,885 US4550491A (en) | 1980-05-12 | 1984-12-03 | Method of making substrate injection logic operator structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8010566A FR2482368A1 (fr) | 1980-05-12 | 1980-05-12 | Operateur logique a injection par le substrat et son procede de fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2482368A1 true FR2482368A1 (fr) | 1981-11-13 |
| FR2482368B1 FR2482368B1 (fr) | 1984-09-14 |
Family
ID=9241853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8010566A Granted FR2482368A1 (fr) | 1980-05-12 | 1980-05-12 | Operateur logique a injection par le substrat et son procede de fabrication |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4550491A (fr) |
| JP (1) | JPS575355A (fr) |
| FR (1) | FR2482368A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0132240A1 (fr) * | 1983-07-15 | 1985-01-23 | Telefonaktiebolaget L M Ericsson | Transistor multiple |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194558A (ja) * | 1984-03-16 | 1985-10-03 | Hitachi Ltd | 半導体装置の製造方法 |
| US4745085A (en) * | 1985-04-08 | 1988-05-17 | Siemens Corporate Research & Support, Inc. | Method of making I2 L heterostructure bipolar transistors |
| US5023193A (en) * | 1986-07-16 | 1991-06-11 | National Semiconductor Corp. | Method for simultaneously fabricating bipolar and complementary field effect transistors using a minimal number of masks |
| DE3813836C2 (de) * | 1988-04-23 | 1997-11-27 | Daimler Benz Ag | Verfahren zur Herstellung monolithisch integrierter, multifunktionaler Schaltungen |
| JPH03203095A (ja) * | 1989-12-28 | 1991-09-04 | Texas Instr Japan Ltd | 半導体記憶装置 |
| JPH07235602A (ja) * | 1994-02-21 | 1995-09-05 | Mitsubishi Electric Corp | Ｉｉｌ回路を有する半導体装置およびその製造方法 |
| US5607867A (en) * | 1994-07-15 | 1997-03-04 | Texas Instruments Incorporated | Method of forming a controlled low collector breakdown voltage transistor for ESD protection circuits |
| JP2003037113A (ja) * | 2001-07-23 | 2003-02-07 | Mitsubishi Electric Corp | 半導体装置 |
| WO2006058262A2 (fr) * | 2004-11-23 | 2006-06-01 | Foster Ron B | Dispositif semi-conducteur a logique d'injection integree et procede |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2284164A1 (fr) * | 1974-09-03 | 1976-04-02 | Western Electric Co | Memoire a circuit integre |
| US4067038A (en) * | 1976-12-22 | 1978-01-03 | Harris Corporation | Substrate fed logic and method of fabrication |
| US4087900A (en) * | 1976-10-18 | 1978-05-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor integrated circuit structure including injection logic configuration compatible with complementary bipolar transistors utilizing simultaneous formation of device regions |
| US4106049A (en) * | 1976-02-23 | 1978-08-08 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5223715B2 (fr) * | 1972-03-27 | 1977-06-25 | ||
| US4199775A (en) * | 1974-09-03 | 1980-04-22 | Bell Telephone Laboratories, Incorporated | Integrated circuit and method for fabrication thereof |
| US4110126A (en) * | 1977-08-31 | 1978-08-29 | International Business Machines Corporation | NPN/PNP Fabrication process with improved alignment |
| US4228448A (en) * | 1977-10-07 | 1980-10-14 | Burr Brown Research Corp. | Bipolar integrated semiconductor structure including I2 L and linear type devices and fabrication methods therefor |
| US4240846A (en) * | 1978-06-27 | 1980-12-23 | Harris Corporation | Method of fabricating up diffused substrate FED logic utilizing a two-step epitaxial deposition |
| US4258379A (en) * | 1978-09-25 | 1981-03-24 | Hitachi, Ltd. | IIL With in and outdiffused emitter pocket |
| US4272307A (en) * | 1979-03-12 | 1981-06-09 | Sprague Electric Company | Integrated circuit with I2 L and power transistors and method for making |
-
1980
- 1980-05-12 FR FR8010566A patent/FR2482368A1/fr active Granted
-
1981
- 1981-05-11 JP JP7130781A patent/JPS575355A/ja active Pending
-
1984
- 1984-12-03 US US06/677,885 patent/US4550491A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2284164A1 (fr) * | 1974-09-03 | 1976-04-02 | Western Electric Co | Memoire a circuit integre |
| US4106049A (en) * | 1976-02-23 | 1978-08-08 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor device |
| US4087900A (en) * | 1976-10-18 | 1978-05-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor integrated circuit structure including injection logic configuration compatible with complementary bipolar transistors utilizing simultaneous formation of device regions |
| US4067038A (en) * | 1976-12-22 | 1978-01-03 | Harris Corporation | Substrate fed logic and method of fabrication |
Non-Patent Citations (3)
| Title |
|---|
| EXBK/73 * |
| EXBK/77 * |
| EXBK/78 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0132240A1 (fr) * | 1983-07-15 | 1985-01-23 | Telefonaktiebolaget L M Ericsson | Transistor multiple |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2482368B1 (fr) | 1984-09-14 |
| JPS575355A (en) | 1982-01-12 |
| US4550491A (en) | 1985-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0071494B1 (fr) | Procédé de fabrication de transistors bipolaires intégrés de très petites dimensions | |
| US4379726A (en) | Method of manufacturing semiconductor device utilizing outdiffusion and epitaxial deposition | |
| JP3199452B2 (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| FR2756103A1 (fr) | Fabrication de circuits integres bipolaires/cmos et d'un condensateur | |
| FR2845522A1 (fr) | Circuit integre a couche enterree fortement conductrice | |
| EP0851488B1 (fr) | Procédé de formation d'un transistor bipolaire à isolement diélectrique | |
| FR2482368A1 (fr) | Operateur logique a injection par le substrat et son procede de fabrication | |
| EP0843350B1 (fr) | Transistor bipolaire à émetteur inhomogène dans un circuit intégré BICMOS | |
| EP0009442A1 (fr) | Transistors bipolaires à tension élevée, circuits intégrés comportant de tels transistors, et procédé de fabrication de tels circuits | |
| EP1146561A1 (fr) | Procédé de réalisation d'un transistor bipolaire | |
| EP0849792A1 (fr) | Procédé BiCMOS avec capacité | |
| US4132573A (en) | Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion | |
| EP1006573B1 (fr) | Procédé de fabrication de circuits intégrés BICMOS sur un substrat CMOS classique | |
| US5880002A (en) | Method for making isolated vertical PNP transistor in a digital BiCMOS process | |
| US6140205A (en) | Method of forming retrograde well in bonded waffers | |
| EP0037764B1 (fr) | Structure de dispositif à semiconducteur à anneau de garde, et à fonctionnement unipolaire | |
| EP0948038B1 (fr) | Procédé de fabrication d'une diode à avalanche à seuil réglable | |
| EP0872893A1 (fr) | Transistor PNP latéral dans une technologie BICMOS | |
| JP5072146B2 (ja) | 可変容量ダイオード及びその製造方法 | |
| EP1291922A1 (fr) | Structure de contact sur une région profonde formée dans un substrat semiconducteur | |
| FR2807568A1 (fr) | Procede de formation de couches enterrees | |
| FR2462028A1 (fr) | Structure de thyristor pour circuit integre et son procede de fabrication | |
| FR2776828A1 (fr) | Region de base-emetteur d'un transistor bipolaire submicronique | |
| KR0121178B1 (ko) | 트랜지스터 제조방법 | |
| KR100317606B1 (ko) | 쇼트키 베리어 다이오드 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |