DE2757762C2 - Monolithische Kombination zweier komplementärer Bipolartransistoren - Google Patents
Monolithische Kombination zweier komplementärer BipolartransistorenInfo
- Publication number
- DE2757762C2 DE2757762C2 DE2757762A DE2757762A DE2757762C2 DE 2757762 C2 DE2757762 C2 DE 2757762C2 DE 2757762 A DE2757762 A DE 2757762A DE 2757762 A DE2757762 A DE 2757762A DE 2757762 C2 DE2757762 C2 DE 2757762C2
- Authority
- DE
- Germany
- Prior art keywords
- collector
- zone
- transistor
- schottky contact
- monolithic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000295 complement effect Effects 0.000 title claims 4
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7308—Schottky transistors
Description
mehr oder minder eingebettet ist Der denselben Leitungstyp
wie die Zone 2 aufweisende schwach dotierte Bereich 3 bildet die Basiszone des Lateraltransistors T1
und die Emitterzone des Vertikaltransistors T2. An der
Oberfläche des Bereiches 3 ist die ρ +-dotierte Emitterzone 4 und die ρ +-dotierte Kollektorzone 5 des Lateraltransistors
Tj im Beispielsfalle der F i g. 3 eingelassen, während im Beispielsfall der F i g. 4 der schwach dotierte
Bereich 3 (die eigentliche Basis des Lateraltransistors Ti) ausschließlich zwischen dem Emitter 4 und dem KoI-lektorSvuii
Ti liegt
Die Basiszone des Vertikaltransistors T2 und die Kollektorzone
des Lateraltransistors Tj bilden einen zusammenhängenden Bereich vom gleichen Leitungstyp, wobei
jedoch die Dotierung der Basiszone 5a von T2 niedriger
als die Dotierung der Kollektorzone 5 von Ti eingestellt ist. Im Beispielsfalle der F i g. 3 ist jeder Schottky-Kontakt-Kollektorelektrode
SD je eine einkristalline Kollektorzone 6, im Beispielsfalle der Fig.4 der Gesamtheit
der Schottky-Kontakt-KolleKtorelektroden SD der Transistor kombination nur eine einzige einkristalline
Kollektorzone 6 zugeordnet Die Anordnungen gemäß den beiden F i g. 3 und 4 sind durch eine insbesondere
aus SiO2 bestehende isolierende Schutzschicht 8 und den sperrfreien Anschlüssen 9 für den Emitter und
den Kollektor des Lateraltransistors Tx vervollständigt.
Die Vorspannung für den Emitter des Vertikaltransistors T2 bzw. die Basis des Lateraltransistors Ti wird
über den Bereich 2 geliefert.
Die Oberfläche der Kollektorzonen des Vertikaltransistors T2 muß schwach dotiert sein (etwa 1016Cm-3),
damit die Kollektorelektrode als Schottky-Kontakt SD ausgestaltet werden kann. Dies bedingt, daß das aktive
Gebiet der Basis des Vertikaltransistors ρ --dotiert sein muß und deshalb nur durch die Ionenimplantationstechnik
hergestellt werden kann. Wegen der erforderlichen Eindringtiefen sind hierfür Beschleunigungsenergien in
der Größenordnung von 600 keV notwendig. (Die Maßnahme, die Emitterzone 4 und die Kollektorzone 5 des
Lateraltransistors Ti zeitlich nacheinander zu erzeugen, ist aus justiertechnischen Gründen nicht empfehlsam).
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine monolithische Kombination der in Rede
stehenden Art anzugeben, bei der die Kollektorzone des Vertikaltransistors hochdotiert sein kann.
Diese Aufgabe wird bei einer monolithischen Kombination nach dem Oberbegriff des Anspruchs 1 erfindungsgemäß
durch die Merkmale des kennzeichnenden Teils des Patentanspruchs 1 gelöst.
Weiterbildungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden anhand von in den Fig. 5 bis 7 dargestellten Ausführungsbeispielen näher
erläutert.
Ist die Kollektorzone 6 des Vertikaltransistors T2
hochdotiert, also vom η +-Typ, so kann die erforderliche Dotierung der Kollektorzone 6, die ein zweimaliges
Umdotieren der die Transistorkombination aufnehmenden und die Dotierung des Bereiches 3 aufweisenden
epitaktischen Schicht verlangt, auf konventionelle Weise, also z. B. durch Diffusion, erfolgen.
Dies ist bei der in F i g. 5 dargestellten Ausgestaltung der Fall. Ihre Realisierung erfolgt zweckmäßig unter
Verwendung von Silicium als Halbleitermaterial.
Die sowohl die Aufgabe der Emitterzone des Vertikaltransistors Tj als auch die Aufgabe der Basiszone des
Lateraltransistors l\ übernehmende donatordotierte Zone des Siliciumeinkristalls 1 besteht aus einem
/!+-dotierten (d.h. etwa 1018 bzw. 1019Cm-1 Donatorkonzentration
aufweisenden) Teil 2 und einem schwachdotierten Teil 3 (mit etwa 1016Cm-3).
Bei der Herstellung geht man in üblicher Weise so vor:
Ausgehend von einem p-dotierten scheibenförmigen Siliciumeinkristall 1 wird am Ort der zu erzeugenden
Transistorkornbination zunächst eine hochdotierte η +-Zone 2 erzeugt die dann ihrerseits mit einer
schwach n-dotierten einkristallinen Siliciumschicht durch Abscheidung aus der Gasphase abgedeckt wird,
deren Dotierung der für den Bereich 3 gewünschten Dotierung entspricht
In dieser epitaktischen Zone werden nun durch lokales
Umdotieren die p-dotierte Emitterzone 4, die p-dotierte
Kollektorzone 5 des Lateraltransistors Γι und die
p-dotierte Basiszone des Vertikaltransistors T2 hergestellt.
Die Herstellung einer der Erfindung entsprechenden Anordnung verlangt im Gegensatz zu der Herstellung
der bekannten Anordnungen gemäß F i g. 3 und 4 keine schwachdotierte Basiszone für den Vertikaltransistor,
da die im Bereich der Basiszone des Vertikaltransistors T2 zu erzeugende Kollektorzone 6 von T2 im Gegensatz
zu den bekannten Anordnungen gemäß F i g. 3 und 4 hochdotiert, also η +-dotiert sein kann. Aus diesem
Grund kann die sowohl die Kollektorzone des Lateraltransistors T2 darstellende akzeptordotierte Zone
in einem einzigen Prozeß, z. B. durch Diffusion, hergestellt werden, während bei der Herstellung der bekannten
Anordnungen ein besonderer Basisbereich 5a für den Vertikaltransistor T2 geschaffen werden muß.
Durch nochmalige Umdotierung eines Teils der Zone 5 entsteht eine π +-dotierte Kollektorzone 6 für den Vertikaltransistor
T2.
Die auf der Oberfläche der epitaktischen Siliciumschicht vorgesehene, insbesondere aus SiO? bestehende
isolierende Schutzschicht 8 ist durch die bei der Herstellung der Kollektorzone 6 des Vertikaltransistors T2 verwendete
Dotierungsmaske gegeben.
Wesentlich ist nun die Schicht 7 aus dotiertem polykristallinen Silicium, deren Leitungstyp dem der einkristallinen Kollektorzone 6 des Vertikaltransistors T2 entspricht. Die Dotierungskonzentration der Polysiliciumschicht 7 wird so gering eingestellt, daß auf ihr die Aufbringung von Schottkykontakten SD möglich ist. Sie wird also maximal auf ca. 10-10Cm-3 eingestellt.
Wesentlich ist nun die Schicht 7 aus dotiertem polykristallinen Silicium, deren Leitungstyp dem der einkristallinen Kollektorzone 6 des Vertikaltransistors T2 entspricht. Die Dotierungskonzentration der Polysiliciumschicht 7 wird so gering eingestellt, daß auf ihr die Aufbringung von Schottkykontakten SD möglich ist. Sie wird also maximal auf ca. 10-10Cm-3 eingestellt.
Die Herstellung der polykristallinen Siliciumschicht 7 geschieht in üblicher Weise, z. B. durch Gasentladungsaufstäubung
oder durch Aufdampfen mittels Elektronenstrahlkanone oder durch Abscheiden aus einem geeigneten
Reaktionsgas, z. B. durch Erhitzen in einer mit Argon oder Wasserstoff verdünnten Atmosphäre aus
SiH4. Die Schottkykontakte SD, also die Kollektorelektroden
des Vertikaltransistors T2 werdsn in derselben
■i5 Weise aufgebracht, als wenn die Polysiliciumschicht 7
einkristallin wäre.
Nach Erzeugung der Elektroden SD und der Elektroden 9 kann die in F i g. 5 im Schnitt dargestellte Anordnung
mit einer weiteren Isolierschicht abgedeckt werden, die ihrerseits zum Träger für die für die äußere
Kontaktierung benötigten Leiterbahnen gemacht werden kann.
Als Metall für die Schottky-Kollektorelektroden SD
kann im Beispielsfalle Aluminium oder eine PtSi-TiW-b5
Ai-Schichtenfolge verwendet werden, die auf für die Elektroden 9 anwendbar ist. Soll auf die polykristalline
Siliciumschicht 7 zusätzlich ein Schottky-Kontakt-freier Anschluß erzeugt werden, so muß an der für den betref-
fenden Anschluß vorgesehenen Stelle der polykristallinen
Siliciumschieht 7 die Donatorkonzentration lokal erhöht werden, so daß die Entstehung eines Schottkykontakts
an der betreffenden Stelle der Schicht 7 nicht mehr möglich ist. Ist die Kollektorzone 6 in Abweichung
zu den Ausführungsbeispielen p-leitend, so können Schottky-Kontakte SD auf der zugehörigen polykristallinen
Siliciumschieht unter Verwendung von Hafnium oder Zirkon als Kontaktmetall erzeugt werden.
Wesentliche Ergänzungen sind:
Wesentliche Ergänzungen sind:
1. Wie aus F i g. 5 ersichtlich, können zu einer Kollektorzone 6 eine polykristalline Siliciumschieht 7 mit
mehreren Schottky-Kollektorelektroden SD gehören. Der and.ere Fall, daß jede einkristalline Kollektotzone
6 mit je einer polykristallinen Schicht 7 und diese mit je einer Schottky-Kollektorelektrode SD
versehen ist, ist in F i g. 7 gezeigt.
2. Die polykristalline Siliciumschieht 7 kann zwecks Verminderung ihres Lateralwiderstandes abseits
von den Schottkykontakten SD eine erhöhte Dotierung aufweisen. Beispielsweise kann ein unterer
Schichtteil höher als der die Schottky-Kontakte bildende obere Schichtteil dotiert sein. Ggf. kann
stattdessen auch eine die Qualität der Schottky-Kontakte SD nicht beeinträchtigende Nachbehandlung
in dotierender Atmosphäre oder durch Ionenimplantation nach der Erzeugung der Schottky-Kontaktelektroden
SDangewendet werden.
30
Ein Vergleich der F i g. 4 und 5 zeigt besonders deutlich,
daß die Abmessungen der Basis des Vertikaltransistors T2 und damit die Abmessungen des Layouts des
PL-Gatters merklich vermindert werden können. Um dies noch deutlicher zu zeigen ist in F i g. 6 das Layout
einer Anordnung gemäß F i g. 4 (F i g. 6a) mit dem Layout einer Anordnung gemäß Fig.5 (Fig.6b bzw. 6c)
verglichen. Während eine Anordnung gemäß F i g. 4 für die beiden Transistoren Γι und T2 den durch die rechtekkige
Umrandung in F i g. 6a dargestellten Flächenbedarf an einkristallinem Halbleitermaterial hat ist der analoge
Bedarf einer Anordnung gemäß Fig. 5 durch die linke rechteckige Umrandung der Fig.6b und 6c gegeben
und im Vergleich zu einer Anordnung gemäß Fig.4
mindestens auf den dritten Teil reduzierbar. Damit vermindern sich auch die Sperrschicht- und die Diffusionskapazität, wodurch die, z. B. als NAND-Gatter wirksame
Anordnung merklich geringere Schaltzeiten erhält. Zu bemerken ist noch, daß das sich unterhalb der Polysiliciumschicht
7 befindende und nicht mehr für die beiden Transistoren Γι und Γ2 benötigte einkristalline Siliciumgebiet
für andere Zwecke, z. B. für die Aufnahme anderer Funktionen der monolithischen Kombination, zur
Verfugung steht
55
Hierzu 2 Blatt Zeichnungen
60
65
Claims (6)
1. Monolithische Kombination zweier komplementärer Bipolartransistoren,
— von denen der eine als Lateraltransistor (Ti),
der andere als Vertikaltransistor (T2) nebeneinander
an der Oberfläche eines Halbleitereinkristalls (1) derart ausgebildet sind, daß die Basiszone
(5) des Vertikaltransistors (T2) mit der Kollektorzone
(5) des Lateraltransistor (Ti) zusammenfällt,
— bei der außerdem mindestens eine zum Vertikaltransistor (T2) gehörende und gegen die Basiszone
(5) dieses Transistors durch einen pn-Übetgang abgegrenzte Kollektorzone (6) aus
einkristallinem Halbleitermaterial und als Kollektorelektrode ein Schottky-Kontakt (SD) vorgesehen
ist,
dadurch gekennzeichnet, ·
— daß auf der einkristallinen Kollektorzone (6) des Vertikaltransistors (T2) eine Schicht (7) aus
polykristallinem Halbleitermaterial vom Leitungstyp der einkristallinen Kollektorzone (6)
angeordnet ist und
— daß die als Schottky- Kontakt (SD) ausgebildete Kollektorelektrode an der Oberfläche der polykristallinen
Halbleiterschicht (7) erzeugt ist.
2. Monolithische Kombination nach Anspruch 1, dadurch gekennzeichnet, daß der Vertikaltransistor
(T2) vom npn-Typ und das Halbleitermaterial Silicium
ist.
3. Monolithische Kombination nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dotierungskonzentration
der polykristallinen Halbleiterschicht
(7) wenigstens am Ort der als Schottky-Kontakt (SD) ausgebildeten Kollektorelektrode kleiner als in
der einkristallinen Kollektorzone (6) eingestellt ist.
4. Monolithische Kombination nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die
polykristalline Halbleiterschicht (7) durch mehrere Elektroden kontaktiert ist, von denen mindestens eine
als Schottky-Kontakt (SD)ausgebildet ist.
5. Monolithische Kombination nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die
polykristalline Halbleiterschicht (7) aus einem abseits der als Schottky-Kontakt (SD) ausgebildeten
Kollektorelektroden verlaufenden unteren Schichtteil mit höherer Dotierungskonzentration und einem
die Schottky-Kontakte (SD) bildenden oberen Schichtteil mit niedriger Dotierungskonzentration
besteht.
6. Monolithische Kombination nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß sich die
polykristalline Halbleiterschicht (7) mit den als Schottky-Kontakt (SD) ausgebildeten Kollektorelektroden
zum größten Teil seitlich von der einkristallinen Kollektorzone (6) auf einer die einkristalline
Halbleiteroberfläche bedeckenden Isolierschicht
(8) befindet.
65 Die Erfindung betrifft eine monolithische Kombination zweier komplementärer Bipolartransistoren nach
dem Oberbegriff des Patentanspruchs 1.
Bekannte Ausgestaltungen derartig monolithischer Kombinationen sind in den F i g. 1 bis 4 dargestellt. Insbesondere
ist dabei eine Kombination nach F i g. 4 aus »1975 IEEE International Solid-State Circuits Conference,
Digest of Technical Papers«, 1975, Seiten 172 und 173 und eine Kombination nach 7ig.3 aus »IEEE Journal
of Solid-State Circuits« Band SC-IO, Nr. 5, Okt 1975,
Seiten 343 bis 348 bekannt
Bei den dort beschriebenen monolithischen Transistorkombinationen sind die Schottky-Kollektorelektroden
unmittelbar auf dem monokristallinen Material der Kollektorzone aufgebracht.
Das Ersatzschaltbild einer der eingangs gegebenen Definition mit einer einzigen Ausnahme entsprechenden
monolithischen Kombination zweier komplementärer Bipolartransistoren ist in F i g. 1 gegeben. Die Ausnahme
besteht darin, daß die Kollektorelektroden in der bei integrierten PL-Gattern üblichen Weise als ohmsche
Kontakte und nicht als Schottky-Kontakte ausgebildet sind. Gemäß dem in F i g. ι dargestellten Ersatzschaltbild
ist der Kollektor eines pnp-Transistors T\ an die Basis eines mehrere Kollektorausgänge A aufweisenden
npn-Transistors T2 gelegt, während der Emitter des Transistors T2 und die Basis des Transistors Ti identisches
Potential haben. Dies ist die Folge der Identität der Basiszone des Lateraltransistors Γι mit der Emitterzone
des Vertikaltransistors T2 und der Identität der
Kollektorzone des Lateraltransistors Γ, mit der Basiszone des Vertikaltransistors T2. Der Anschluß E kann als
Eingang des Gatters dienen, während die Kollektorausgänge A des Vertikaltransistors T2 die Ausgänge des
logischen Gatters bilden können.
Die Anwendung einer Schottky-Kontaktelektrode SD als Anschluß der Kollektorzone des Vertikaltransistors
T2 bedingt die aus Fig.2 ersichtliche Änderung
des Ersatzschaltbilds, indem für jeden als Kollektorelektrode vorgesehenen Schottky-Kontakt je eine Schottky-Diode
SD im Ersatzschaltbild erscheint.
Die Realisierung des in F i g. 2 dargestellten Schaltbildes durch eine bekannte monolithische Kombination
kann in der aus F i g. 3 oder in der aus F i g. 4 ersichtlichen Weise geschehen, wobei man gewöhnlich nicht nur
eine sondern mehrere (im Beispielsfalle 3) Schottky-Kontakt-Kollektorelektroden
SD vorsieht. Dabei besteht die Möglichkeit, für jede Schottky-Kontaktelektrode
SD je eine monokristalline Kollektorzone, oder die Möglichkeit, für alle Schottky-Kontaktelektroden
SD eine gemeinsame einkristalline Kollektorzone des Vertikaltransistors T2 vorzusehen. Der erste Fall ist in
F i g. 3, der zweite in F i g. 4 dargestellt.
Bei der Herstellung von monolithischen Transistorkombinationen der eingangs definierten Art erzeugt
man diese gewöhnlich in einer einkristallinen Halbleiterschicht schwacher Dotierung, insbesondere mit n-Dotierung,
die auf einem wenigstens an seiner Oberfläche eine den Leitungstyp der epitaktischen einkristallinen
Halbleiterschicht schwacher Dotierung entsprechenden Leitungstyp aufweisenden Halbleiterkristall
desselben Halbleitermaterials epitaktisch abgeschieden ist, wobei jedoch die Dotierungskonzentration an der
Oberfläche des Substrats wesentlich höher als die in der epitaktischen Schicht eingestellt wird. Dieser Sachlage
wird in den F i g. 3 und 4 sowie in den folgenden Figuren durch die η +-dotierte Zone 2 Rechnung getragen, in die
die Kombination der beiden Transistoren T, und T2
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2757762A DE2757762C2 (de) | 1977-12-23 | 1977-12-23 | Monolithische Kombination zweier komplementärer Bipolartransistoren |
| FR7835227A FR2412944A1 (fr) | 1977-12-23 | 1978-12-14 | Ensemble combine monolithique de deux transistors bipolaires complementaires |
| US05/971,007 US4220961A (en) | 1977-12-23 | 1978-12-19 | Monolithic combination of two complementary bipolar transistors |
| GB7849339A GB2011167B (en) | 1977-12-23 | 1978-12-20 | Integrated circuits |
| JP16091278A JPS5496980A (en) | 1977-12-23 | 1978-12-21 | Complementary bipolar transistor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2757762A DE2757762C2 (de) | 1977-12-23 | 1977-12-23 | Monolithische Kombination zweier komplementärer Bipolartransistoren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2757762A1 DE2757762A1 (de) | 1979-06-28 |
| DE2757762C2 true DE2757762C2 (de) | 1985-03-07 |
Family
ID=6027148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2757762A Expired DE2757762C2 (de) | 1977-12-23 | 1977-12-23 | Monolithische Kombination zweier komplementärer Bipolartransistoren |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4220961A (de) |
| JP (1) | JPS5496980A (de) |
| DE (1) | DE2757762C2 (de) |
| FR (1) | FR2412944A1 (de) |
| GB (1) | GB2011167B (de) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4291322A (en) * | 1979-07-30 | 1981-09-22 | Bell Telephone Laboratories, Incorporated | Structure for shallow junction MOS circuits |
| DE2951915A1 (de) * | 1979-12-21 | 1981-07-02 | Siemens AG, 1000 Berlin und 8000 München | Integrierbare halbleiterspeicherzelle |
| DE3000491A1 (de) * | 1980-01-08 | 1981-07-09 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierbare logikzelle |
| JPS5728352A (en) * | 1980-07-28 | 1982-02-16 | Toshiba Corp | Semiconductor integrated circuit and manufacture thereof |
| US4908679A (en) * | 1981-01-23 | 1990-03-13 | National Semiconductor Corporation | Low resistance Schottky diode on polysilicon/metal-silicide |
| DE3265928D1 (en) * | 1981-01-23 | 1985-10-10 | Fairchild Camera Instr Co | Low resistance schottky diode on polysilicon/metal-silicide |
| US4628339A (en) * | 1981-02-11 | 1986-12-09 | Fairchild Camera & Instr. Corp. | Polycrystalline silicon Schottky diode array |
| US4425379A (en) * | 1981-02-11 | 1984-01-10 | Fairchild Camera & Instrument Corporation | Polycrystalline silicon Schottky diode array |
| US5148256A (en) * | 1981-02-23 | 1992-09-15 | Unisys Corporation | Digital computer having an interconnect mechanism stacked above a semiconductor substrate |
| US4418468A (en) * | 1981-05-08 | 1983-12-06 | Fairchild Camera & Instrument Corporation | Process for fabricating a logic structure utilizing polycrystalline silicon Schottky diodes |
| US4539742A (en) * | 1981-06-22 | 1985-09-10 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| US4543595A (en) * | 1982-05-20 | 1985-09-24 | Fairchild Camera And Instrument Corporation | Bipolar memory cell |
| US4624863A (en) * | 1982-05-20 | 1986-11-25 | Fairchild Semiconductor Corporation | Method of fabricating Schottky diodes and electrical interconnections in semiconductor structures |
| DE3219598A1 (de) * | 1982-05-25 | 1983-12-01 | Siemens AG, 1000 Berlin und 8000 München | Schottky-leistungsdiode |
| US4843448A (en) * | 1988-04-18 | 1989-06-27 | The United States Of America As Represented By The Secretary Of The Navy | Thin-film integrated injection logic |
| US5109256A (en) * | 1990-08-17 | 1992-04-28 | National Semiconductor Corporation | Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication |
| US5225359A (en) * | 1990-08-17 | 1993-07-06 | National Semiconductor Corporation | Method of fabricating Schottky barrier diodes and Schottky barrier diode-clamped transistors |
| EP0881688A1 (de) * | 1997-05-30 | 1998-12-02 | STMicroelectronics S.r.l. | Elektronisches Bauelement vom Typ lateral-bipolar-pnp |
| US8168466B2 (en) * | 2007-06-01 | 2012-05-01 | Semiconductor Components Industries, Llc | Schottky diode and method therefor |
| RU2629657C2 (ru) * | 2016-02-24 | 2017-08-30 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Способ изготовления полупроводникового прибора |
| US11205717B2 (en) * | 2016-09-30 | 2021-12-21 | Intel Corporation | Epitaxially fabricated heterojunction bipolar transistors |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135289A (ja) * | 1974-09-20 | 1976-03-25 | Hitachi Ltd | Handotaisochi |
-
1977
- 1977-12-23 DE DE2757762A patent/DE2757762C2/de not_active Expired
-
1978
- 1978-12-14 FR FR7835227A patent/FR2412944A1/fr active Granted
- 1978-12-19 US US05/971,007 patent/US4220961A/en not_active Expired - Lifetime
- 1978-12-20 GB GB7849339A patent/GB2011167B/en not_active Expired
- 1978-12-21 JP JP16091278A patent/JPS5496980A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US4220961A (en) | 1980-09-02 |
| FR2412944B1 (de) | 1982-11-19 |
| DE2757762A1 (de) | 1979-06-28 |
| GB2011167B (en) | 1982-03-24 |
| FR2412944A1 (fr) | 1979-07-20 |
| JPS5496980A (en) | 1979-07-31 |
| GB2011167A (en) | 1979-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2757762C2 (de) | Monolithische Kombination zweier komplementärer Bipolartransistoren | |
| DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
| DE1260029B (de) | Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen | |
| EP0007923A1 (de) | Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors | |
| DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE2621791A1 (de) | Integrierter transistor mit saettigungsverhindernder schottky- diode | |
| DE2556668A1 (de) | Halbleiter-speichervorrichtung | |
| DE1764578B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor | |
| DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
| EP0000909A1 (de) | Lateraler Transistor | |
| DE2403816C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| EP0008043B1 (de) | Integrierter bipolarer Halbleiterschaltkreis | |
| DE2426529C3 (de) | Planardiffusionsverfahren zum Herstellen eines Transistors in einer monolithisch integrierten I2 L - Schaltung | |
| DE3005367C2 (de) | ||
| DE1764829B1 (de) | Planartransistor mit einem scheibenfoermigen halbleiter koerper | |
| DE102021100730A1 (de) | Halbleitervorrichtung | |
| DE3743204C2 (de) | Leistungstransistor mit verbesserter Sicherheit gegen zweiten Durchbruch | |
| DE2527076A1 (de) | Integriertes schaltungsbauteil | |
| DE2627922A1 (de) | Halbleiterbauteil | |
| DE2742361A1 (de) | Bipolarer lateraler transistor | |
| DE2541887A1 (de) | Integrierte halbleiterschaltung | |
| DE2101278A1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2854995C2 (de) | Integrierte Darlington-Schaltungsanordnung | |
| DE7605242U1 (de) | Integrierte monolithische anordnung mit leistungstransistor- und signaltransistorbereichen | |
| DE3026927C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |