DE7605242U1 - Integrierte monolithische anordnung mit leistungstransistor- und signaltransistorbereichen - Google Patents
Integrierte monolithische anordnung mit leistungstransistor- und signaltransistorbereichenInfo
- Publication number
- DE7605242U1 DE7605242U1 DE19767605242 DE7605242U DE7605242U1 DE 7605242 U1 DE7605242 U1 DE 7605242U1 DE 19767605242 DE19767605242 DE 19767605242 DE 7605242 U DE7605242 U DE 7605242U DE 7605242 U1 DE7605242 U1 DE 7605242U1
- Authority
- DE
- Germany
- Prior art keywords
- conductivity type
- transistor
- area
- epitaxial layer
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009792 diffusion process Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 101150087426 Gnal gene Proteins 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
Integrierte monolithische Anordnung mit Leistungstransistor-
und S'.gnaltransistorbereichen
Die Neuerung bezieht sich auf eine integrierte Anordnung mit sowohl Leistungs- als auch Signalkoinponenten in einer monolithischen
Struktur.
Bekanntlich unterliegen die Fertigung von Signalkomponenten und die Fertigung von LeistungsKornponenten in einer integrierten Anordnung
unterschiedlichen Überlegungen. 00 ist es nicht möglich,
ein einziges Halbleitersubstrat mit gleicnförmigen Charakteristiken
zu verwenden und ohne irgendwelche weiteren Maßnahmen opti-
7605242 02.09.76
mierte Leistungs- und Signalkomponenten darin zu bilden. Es gibt bereits Vorschläge zur Fertigung von Leistungs- und Signalkomponenten
auf dem gleichen Halbleiuerplättchen. Diese beinhalteten
jedoch zusätzliche Bearbeitungsschritte und waren gewöhnlich kostspielig oder schwierig zu steuern und stellten signifikante
Abweichungen von üblichen Industrieproduktionstechniken dar. Ein Beispiel für eine derartige bekannte Anordnung ist in "Technology
for Monolithic High-Power Integrated Circuits Using Polycrystalline Si for Collector and Isolation Walls" von I. Kobayashi in
IEEE Transactions on Electron Devices, Band ED2O, Nr. H, April
1973, Seiten 399 bis ^O^, beschrieben.
Die der Neuerung zugrunde liegende Aufgabe besteht darin, eine integrierte monolithische Anordnung mit sowohl Leistungs- als
auch Signalkomponenten auf dem gleichen Halbleiterplättchen zu schaffen, die sich darüber· Iiinaus unter Verwendung vereinfachter
Verfahrensschritte herstellen läßt, wie sie in der bestehenden Technologie üblich sind. Insbesondere soll eine derartige integrierte
Anordnung in dem gleichen Haltleifeerplättchen Leistungsmittleren
Gewinn und Vorrichtungen mit niedriger Durchbruchspannung bei höherem Gewinn aufweisen.
Neuerungs gemäß ist eine epitaxiale Schicht mit relativ hohem spezifischen
Widerstand auf einem Halbleitersubstrat gebildet. Trennbereiche führen durch die epitaxiale Schicht hindurch und
trennen sie in wenigstens einen Leistungstransistorbereiih und wenigstens einen Signaltransistorbereich. Ein diffundierter Taschenbereich
mit dem gleichen Leitfähigkeitstyp wie die epitaxiale Schicht, aber mit einem wesentlich kleineren spezifischen
Widerstand, ist in dem Signaltransistorbereich der epitaxialen Schicht ausgebildet. Anschließend ist ein Leistungstransistor in dem Leistungstransistorbereich und ein Signaltransistor
in dem diffundierten Taschenbereich gebildet.
Die Neuerung wird nun mit weiteren Merkmalen und Vorteilen anhand der folgenden Beschreibung und der Zeichnung eines bevorzugten
Ausführungsbeispieles näher erläutert.
7605242 02.09.76
Figuren 1 bis 7 sind diagrammatische Querschnittsansichten und
stellen aufeinanderfolgende Stufen bei der Bildung einer integrierten Anordnung gernäß dem
bevorzugten Ausführungsbeispiel der Neuerung dar.
In Figur 1 ist ein Halbleitersubstrat 11 dargestellt, das einen ersten Leitfähigkeitstyp aufweist, d. h. in diesem Beispiel ist
es p-leitend. Es können Diffusionen aus einem η-leitenden Material
hergestellt werden, um die n-le.\tenden Bereiche 12 und 13 zu bilden, die zur Ausbildung der versenkten Schichten für die
fertige Struktur verwendet werden, wie es an sich bekannt ist. Anschließend wird, wie es insbesondere in Figur 2 dargestellt
ist, eine epitaxiale Schicht 14 aus η-leitendem Material auf der
Oberseite des Halbleitersubstrates 11 aufgewachsen. Während dieses epitaxialen Wachsens diffundieren die η-leitenden Bereiche
12 und 13 teilweise in die epitaxiale Schicht, wie es in Figur gezeigt ist.
Anschließend werden, wie es besonders in Figur 5 gezeigt ist,
Trennbereiche 16, 17 und 18 durch Diffusionen des p-Typs durch die epitaxiale Schicht V\ hindurch ausgebildet. Diese Trennmittel
bilden wenigstens einen Leistungsbereich, der allgemein mit der Bezugszahl 19 bezeichnet ist, und wenigstens einen Signaltransistorbereich,
der mit der Bezugszahl 20 versehen ist. Diese Leistungs- und Signaltransistorbereiche 19 und 20 sind in
Figur 3 im Schnitt dargestellt, aber in ebener Ausdehnung können sie selbstverständlich nach Wunsch Kreisförmig, quadratisch,
rechtwinklig usw. 3ein.
Für diese Erläuterung und in der Zeichnung sind die üblichen fotolithografischen Maskierungs- und Ätztechniken und Arbeitsachritte
weggelassen. Diese Techniken und Arbeitsschritte sind üblich und dem Fachmann bekannt.
Die epitaxiale Schicht Ik ist so ausgebildet, daß sie einen
relativ hohen spezifischen Widerstand hat, d. h. mehr als 5 Ohm-cm und gemäß einem speziellen Ausführungsbeispiel einen
7605242 02.09.76
-H-
3pezifischen Widerstand von 20 Ohm-cm. Dieses einen relativ hohen spezifischen Widerstand aufweisende epitaxiale Material wird in
dem Leiatungsbereich 19 gelassen wie es ist. In dem Signaltransistorbereich
20 dagegen ist eine zusätzliche Diffusion des η-Typs vorgenommen, um einen diffundierten Taschenbereich 21 zu
bilden, wie es in Figur 1J gezeigt ist. Diese selektive Vers. .'Lrkungsdotierung
wird mit einer Verunreinigungskonzentration ausgeführt derart, daß der resultierende diffundierte Taschenbereich
21 einen relativ kleinen spezifischen Widerstand hat, d. h. weniger als 1 Ohm-cm und gemäß einem speziellen Beispiel 0,6 Ohm-cm.
Wie in Figur ^ gezeigt ist, erstreckt sich der diffundierte Taschenbereich 21 nur teilweise nach unten durch die epitaxiale
Schicht 14. In Abhängigkeit von den speziellen Applikationen, wenn also hohe Ströme für den Signaltransistor erforderlich sind
und eine niedrige Sättigungsspannung gewünscht v/ird, könnte eine Umkehr der gesamten Dicke der epitaxialen Schicht im Signaltransistorbereich
20 zu dem niedrigeren spezifischen Widerstand wünschenswerter sein. In der Praxis müssen diese tiefen Diffusionen
abgewogen werden gegen die erforderlichen niedrigen Ober-
Bei der Ausbildung des diffundierten Taschenbereiches 21 können
die Oberflächenkonzentration und die Diffusions zeit in bekannter
Weise gesteuert v/erden, um den Grad zu verändern, bis zu dem der spezifische Widerstand in dem diffundierten Taschenbereich abgesenkt
wird, beispielsweise kann eine epitaxiale Schicht mit
20 Ohm-cm umgewandelt werden zu einem mittleren spezifischen Widerstand von 0,6 Ohm-cm durch eine geeignete Diffusion. Praktische
Einschränkungen werden jedoch durch den Wunsch gesetzt,
die übrigen Verfahrensschritte identisch zu halten und trotzdem sowohl Leistungs- als auch Signalvorrichtungen mit den gewünschten
optimierten Charakteristiken zu erhalten.
Die Oberflächenkonzentration des diffundierten Taschenbereiches
21 muß klein genug sein, am eiie Umwandlung in einen p-leitenden
basisbereich durch eine normale basisdiffusion zu gestatten.
Figur 5 zeigt den nächsten Schritt in dem Prozeß, der die Bildung
7605242 02.09.76
-1J-
der baeiobereiche sowulil irn Leistungstransistorbereich als auch
im äignaltransistorbereich ist, d. η. im diffundierten Taschenberöich
21. Somit ist der liasiabereich 22 für den Leistungstransiator
und der Üasisbereich 23 für» den Signaltransistor gebildet.
Wie in Figur 5 gezeigt ist, tritt eine flachere Basistiefe in dem diffundierten Tascnenbereich 21 aufgrund der höheren
Verunroinigungskonzentration auf. In Abhängigkeit von den jeweiligen
gewünschten Charakteristiken, wenn die flachere Basistiefe, die aufgrund der gleichzeitigen Ausbildung der Signaltransistorbasis
mit der Leistungstransistorbasis auftritt, nicht zufriedenstellend
ist, können alternativ zwei getrennte Basisdiffusionen
durchgeführt werden. Dies hat selbstverständlich den Nachteil,
daß ein besonderer Arbeitsscnritt erforderlich wird. Bei den spezifischen Widerständen gemäß dem speziellen Beispiel (20 0hmcm
für die epitaxiale Schicht mit dem diffundierten Taschenbereich,
der einen spezifischen Widerstand von 0,6 Ohm-cm aufweist)
entsteht eine Basisbreite von 1I bis 5 /um (f4ikron) für die Leistungstransistorbasis
22 und eine dasisbreite von 2 bis 3 /Um
(Mikron) für den Signaltransistorbasisbereich 23.
Anschließend sind , wie es in Figur 6 gezeigt ist, Emitterbereiche
21J und 2-j} durch ein^ geeignete Verunreinigungsdiffusion des
η-Typs ausgebildet. Wie in Figur 7 gezeigt ist, si). " tiefe
Kollektorkontakte oder "Senker" 26 und 27 gebildet, die sich nach unten erstrecken und mit den versenkten Schichten 12 und 13 einen
Kontakt herstellen.
Die daraus entstehende Struktur, wie sie schematisch in Figur 7 dargestellt ist, ist eine monolithische integrierte Anordnung mit
einem Leistungstransistor, der in einem einen relativ hohen spezifischen Widerstand aufweisenden enitaxialen Material gebildet
ist und Emitter-, Basis- und Kollektoranschlüsse Ep, Bp und Cp aufweist, und mit einem Signaltransistor, der in einem einen relativ
kleinen spezifischen Widerstand aufweisenden diffundierten
Taschenbereich gebildet ist und Emitter-, Basis- und Kollektoranschlüsse aufweist, die mit Es, bs und Cs bezeichnet sind.
7605242 02.09.76
Gemäß der vorliegenden Neuerung ist eine relativ dicke epitaxiale Schicht I1J verwendet, und eine relativ tiefe Basisdiffusion
22 ist vorgesehen, um einen elektrischen Felddurchbruch aufgrund von Krümmung zu vermeiden und eine Leistungsvorrichtung
mit einer hohen Durchbruchsspannung zu erreichen, die in der Größenordnung von beispielsweise 500 Volt liegt. Durch selektive
Verstärkung des spezifischen Widerstandes durch zusätzliche Dotierung, die den diffundierten Taschenbereich 21 in dem Signaltransistorbereich
bildet, kann jedoch ein einen hohen Gewinn aufweisender Signaltransistor gleichzeitig mit dem Leistungstransistor gefertigt werden, und gemäß dem speziellen Beispiel
hat er eine Durchbruchspannung in der Größenordnung von 60 Volt.
7605242 oz.09.76
Claims (1)
- - 7 Schutzanspräche1. Integrierte Anordnung mit einem einen ersten Leitfähigkeitstyp aufweisenden Halbleitersubstrat, dadurch gekennzeichnet , daß auf dem Halbleitersubstrat (11) eine epitaxiale Schicht (I1O gebildet ist, die einen zweiten entgegengesetzten Leitfähigkeitstyp und einen relativ hohen spezifischen Widerstand aufweist, zahlreiche Trennmittel (16-18) mit Diffusionen des ersten Leitfähigkeitstyps durch die epitaxiale Schicht (I1O hindurchführen und diesg in wenigstens einen Leistungstransistorbereich (19)und einen Signaltransistorbereich (20) trennen,und daß ein diffundierter Taschenbereich (21) des zweiten Leitfähigkeitstyps in dem Signaltransistorbereich (20) ausgebildet ist zur Bildung eines Bereiches mit einem relativ kleinen spezifischen Widerstand, wobei in dem Leistungstransistorbereich (19) ein Leistungstransistor mit einem Basisbereich (22) des ersten Leitfähigkaitstyps und Emitter- und Kollektorbereiche des zweiten Leitfähigkeitstyps ausgebildet sind und in dem diffundierten Taschenbereich (21) ein Signaltransistor mit einem Basisbereich (23) des ersten Leitfähigkeitstyps und Emitter- und Kollektorbereiche des zweiten Leitfähigkeitstyps ausgebildet sind.2. Integrierte Anordnung nach Anspruch 1, dadurch gekennzeichnet , daß der relativ hohe spezifische Widerstand der epitaxialen Schicht (14) größer als5 Ohm-cm und der relativ kleine spezifische Widerstand des diffundierten Taschenbereiches (21) kleiner als 1 Ohm-cm ist.3. Integrierte Anordnung nach Anspruch 1, dadurch gekennzeichnet , daß versenkte Schichten (12, 13) des zweiten Leitfähigkeitstyps an der Grenze zwischen dem Substrat (11) und jder epitaxialen Schicht (I1I) unterhalb sowohl der Leistungs- als auch Signaltransistorbereiche (19,20) ausgebildet sind.7605242 02.09,76
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US55295475A | 1975-02-25 | 1975-02-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE7605242U1 true DE7605242U1 (de) | 1976-09-02 |
Family
ID=24207513
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19767605242 Expired DE7605242U1 (de) | 1975-02-25 | 1976-02-21 | Integrierte monolithische anordnung mit leistungstransistor- und signaltransistorbereichen |
| DE19762607089 Pending DE2607089A1 (de) | 1975-02-25 | 1976-02-21 | Integrierte schaltung mit leistungstransistor- und singaltransistorbereichen |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19762607089 Pending DE2607089A1 (de) | 1975-02-25 | 1976-02-21 | Integrierte schaltung mit leistungstransistor- und singaltransistorbereichen |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS51109781A (de) |
| CA (1) | CA1056070A (de) |
| DE (2) | DE7605242U1 (de) |
| GB (1) | GB1534338A (de) |
| NL (1) | NL7601900A (de) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4047220A (en) * | 1975-12-24 | 1977-09-06 | General Electric Company | Bipolar transistor structure having low saturation resistance |
| US4207326A (en) * | 1979-05-21 | 1980-06-10 | Cilag-Chemie A.G. | Antimicrobial quaternary pyrazole derivatives |
| KR100256169B1 (ko) * | 1996-01-16 | 2000-05-15 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체 장치 및 그 제조방법 |
| US6566217B1 (en) | 1996-01-16 | 2003-05-20 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing process for semiconductor device |
-
1976
- 1976-02-10 CA CA245,432A patent/CA1056070A/en not_active Expired
- 1976-02-11 GB GB529676A patent/GB1534338A/en not_active Expired
- 1976-02-21 DE DE19767605242 patent/DE7605242U1/de not_active Expired
- 1976-02-21 DE DE19762607089 patent/DE2607089A1/de active Pending
- 1976-02-24 NL NL7601900A patent/NL7601900A/xx not_active Application Discontinuation
- 1976-02-24 JP JP51018539A patent/JPS51109781A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CA1056070A (en) | 1979-06-05 |
| GB1534338A (en) | 1978-12-06 |
| JPS51109781A (de) | 1976-09-28 |
| DE2607089A1 (de) | 1976-09-16 |
| NL7601900A (nl) | 1976-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2757762C2 (de) | Monolithische Kombination zweier komplementärer Bipolartransistoren | |
| DE3545040A1 (de) | Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung | |
| DE1207014C2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung | |
| DE2610828A1 (de) | Thyristor mit passivierter oberflaeche | |
| DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
| DE2510593C3 (de) | Integrierte Halbleiter-Schaltungsanordnung | |
| DE2556668B2 (de) | Halbleiter-Speichervorrichtung | |
| DE2500775A1 (de) | Hochspannungsfestes halbleiterbauelement | |
| DE1903870A1 (de) | Verfahren zum Herstellen monolithischer Halbleiteranordnungen | |
| DE2541275C3 (de) | Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung | |
| DE2364752A1 (de) | Halbleitervorrichtung | |
| DE2617482A1 (de) | Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen | |
| DE2247911C2 (de) | Monolithisch integrierte Schaltungsanordnung | |
| DE3010986A1 (de) | Integrierte halbleiterschaltung | |
| DE7605242U1 (de) | Integrierte monolithische anordnung mit leistungstransistor- und signaltransistorbereichen | |
| DE2403816C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2426529C3 (de) | Planardiffusionsverfahren zum Herstellen eines Transistors in einer monolithisch integrierten I2 L - Schaltung | |
| DE2527076A1 (de) | Integriertes schaltungsbauteil | |
| DE2507038B2 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
| DE2101278A1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
| DE2133980C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
| DE2053776A1 (de) | Integrierte Halbleiteranordnung | |
| DE2855768C3 (de) | Monolithisch integrierte Schaltung | |
| DE1287218C2 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung |