DE2133980C3 - Verfahren zur Herstellung einer integrierten Halbleiterschaltung - Google Patents

Verfahren zur Herstellung einer integrierten Halbleiterschaltung

Info

Publication number
DE2133980C3
DE2133980C3 DE19712133980 DE2133980A DE2133980C3 DE 2133980 C3 DE2133980 C3 DE 2133980C3 DE 19712133980 DE19712133980 DE 19712133980 DE 2133980 A DE2133980 A DE 2133980A DE 2133980 C3 DE2133980 C3 DE 2133980C3
Authority
DE
Germany
Prior art keywords
carrier
silicon
epitaxial layer
layer
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19712133980
Other languages
English (en)
Other versions
DE2133980A1 (de
DE2133980B2 (de
Inventor
E Kooi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL666614016A external-priority patent/NL153374B/xx
Priority claimed from NL7002384A external-priority patent/NL159817B/xx
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2133980A1 publication Critical patent/DE2133980A1/de
Publication of DE2133980B2 publication Critical patent/DE2133980B2/de
Application granted granted Critical
Publication of DE2133980C3 publication Critical patent/DE2133980C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Description

ist, und
Fig.2 einen Querschnitt durch diese Halbleiteranordnung in einer Herstellungsstufe.
Der Siliciumträger 68 wird z. B. durch einen W-leitenden Siliciumkristall gebildet, dessen spezifischer Widerstand im allgemeinen nicht kritisch ist und in diesem Falle z. B. 2—5 Ωαη beträgt
Der Siliciumträger wird auf in der Halbleitertechnik übliche Weise mit der hochdotierten Aleitenden Zone 62 versehen, z. B. durch Diffusion von Bor, wobei die Oberflächenkonzentration etwa 1019 Boratome/cm3 beträgi
Die vergrabene Zone 62 kann sich über die ganze Oberfläche 66 des Traget s erstrecken. Im vorliegenden Ausführungsbeispiel ist die vergrabene Zone 62 aber mit Unterbrechungen an der Stelle des anzubringenden Siliciumoxidmusters 65 versehen, wie in F i g. 1 und 2 deutlich gezeigt ist. Von einer Insel der Halbleiteranordnung Ober das Halbleitermaterial zu einer anderen Insel gehend, werden nun mindestens vier PN-Obergänge passiert, wobei zwei nacheinander folgende PN-Übergänge jeweils ein gegensinnig geschaltetes D."odenpaar bilden. Durch diese Struktur kann z. B. die kapazitive Kopplung zwischen den Inseln klein gehalten werden.
Nach dem Anbringen der vergrabenen Zone 62 werden die /V-Ieitende epitaktische Schicht 61 und das isolierende schichtförmige Siliciumoxidmuster 65 angebracht Die vergrabene Zone 62 vom entgegengesetzten Leitungstyp grenzt an das anzubringende schichtförmi-_ ge Siliciumoxidmuster 65 und ist derart hoch dosiert, daß die Bildung von die Inseln 69 miteinander verbindenden Kanälen, die an das Muster 65 grenzen, verhindert wird. Danach können isolierte Schaltungselemente der gewünschten Art auf in der Halbleitertechnik übliche Weise in den durch die vergrabenen Zonen 62 vom Träger isolierten Inseln gebracht werden, wobei die Insel oder die vergrabenen f-leitenden Zonen 82 — die ebenfalls vom N-leitenden Träger 68 isoliert sind —, selbst in an sich bekannter Weise, als aktive Zonen der Schaltungselemente verwendet werden können.
Die Leitungstypen aller erwähnten Teile der beschriebenen Halbleiteranordnung können jeweils auch vom entgegengesetzten Leitungstyp sein.
Auch können außer Transistoren andere Schaltungselemente wie z. B. Dioden, Widerstände oder Kapazitäten, in der epitaktischen Schicht hergestellt werden.
Ferner kann der Ausgangshalbiuterkörper als Erdungsplatte oder Speiseleitung für die I jalbleiteranordnung dienen, wobei z. B. ein Schaltungselement in der epitaktischen Schicht mit dem Träger verbunden ist. Diese Verbindung kann z. B. eine Verbindungszone vom ersten Leitungstyp enthalten.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem Halbleiterkörper in Form einer epitaktischen Siliciumschicht (61) vom ersten Leitungstyp, die auf einem Träger (68) angebracht ist und die durch örtliche Oxidation mit einem schichtförmigen Oxidmuster (65) aus Siliciumoxid versehen wird, das sich über die ganze Dicke der Siliciumschicht (61) erstreckt, wodurch in dieser ein inselförmiger Teil (69) gebildet wird der in der epitaktischen SUiciumschicht (61) vom Siliciumoxidmuster (65) umringt ist und in dem, wenigstens teilweise, ein Schaltungselement angebracht wird, dadurch gekennzeichnet,daß ein Siliciumtrager (68) vom ersten Leitungstyp verwendet wird, an dessen Oberfläche eine vergrabene Zone (62) vom zweiten Leitungstyp angebracht und auf den die epitaktiscru Siliciumschicht (61) aufgewachsen wird, daß das Sihciumosidmtistcr (65} so erzeugt wird, daß es sich bis zu der vergrabenen Zone (62) erstreckt, wodurch der inselförmige Teil (69) gebildet wird, der vom Träger (68) durch die vergrabene Zone (62) getrennt ist, und daß die vergrabene Zone (62) mit einer so hohen Dotierung erzeugt wird, daß die Bildung von leitenden Kanälen an der Grenzfläche zwischen dem Siliciumoxidmuster (65) und der vergrabenen Zone (62) vorgebeugt wird.
    Die Erfindung bezieht sic'n auf ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung entsprechend dem Oberbegriff des Patentanspruchs.
    Ein solches Verfahren ist z. B. bekannt aus der BE-PS 7 04 674. Es ist dort in Verbindung mit Fig. 13 beschrieben, wobei ein Träger aus isolierendem Material, wie z. B. AI2O3, verwendet wird. Oft jedoch wird ein Träger aus Halbleitermaterial, z. B. Silicium, bevorzugt, wie z. B. in integrierten Schaltungen mit isolierten Inseln üblich ist.
    Aus der US-PS 33 86 865 ist eine Halbleiteranordnung und ein Verfahren zu ihrer Herstellung bekannt, wobei eine /V-leitende epitaktische Schicht auf einem Träger von f-leitendem Silicium verwendet wird und wobei in der epitaktischen Schicht eine isolierte Insel erzeugt wird, die in der Schicht durch ein Oxidmuster aus Siliciumoxid begrenzt wird. Unter dem Oxidmuster im Träger ist eine hochleitende P+-Zone gebildet, um die Isolierung zwischen benachbarten Inseln zu verbessern. Während der Herstellung dieser Anordnung wird nach der Bildung der P+ -Zone im Träger und vor der Erzeugung der epitaktischen Schicht, auf dem Träger über der P+-Zone eine Oxidschicht angebracht. Während des Anwachsens der epitaktischen Schicht entstehen an dieser, an Stelle der genannten Oxidschicht Nuten, die durch Niederschlagen aus der Dampfphase mit Siliciumoxid aufgefüllt werden, um das Oxidmuster zu bilden. Es hat sich herausgestellt, daß bei einem Verfahren der eingangs erwähnten Art, bei dem das Oxidmuster mittels örtlicher Oxidation der epitaktischen Schicht angebracht wird, in den Fällen, in denen ein Träger aus Silicium des entgegengesetzten Leitungstyps verwendet wird, trotz der hohen Güte des Oxidmusters, die Isolierung zwischen benachbarten Inseln, oft nicht befriedigend ist und daß in dem Träger an das Oxidmuster grenzende leitende Kanäle gebildet werden können, die die durch das Muster voneinander getrennten Teile der epitaktischen Schicht miteinander verbinden. Die Bildung dieser leitenden Kanäle läßt sich möglicherweise dadurch erklären, daß während des Anbringens des Oxidmusters die den Leitungstyp der epitaktischen Schicht bestimmende Verunreinigung vor dem Oxid aus der epitaktischen Schicht in den Träger eindiffundiert und dort unterhalb des Musters ein in Gebiet vom gleichen Leitungstyp wie die epitaktische Schicht bildet
    In der älteren, nicht vorveröffentlichten deutschen
    Patentanmeldung P 21 05 178 ist bereits vorgeschlagen
    worden, die Bildung derartiger Kanäle durch Anwen-Jung eines Trägers, der höher als die epitaktische Schicht dotiert ist, zu vermeiden.
    Aus der NL-OS 69 03 469 ist es bekannt, eine auf
    einen /V-leitenden Träger aus Silicium angebrachte /V-leitende Schicht mittels Oxidation mit einem Oxidmuster zu versehen, das sich über die ganze Dicke der epitaktischen Schicht erstreckt Diese bekannte Anordnung enthält jedoch keine voneinander isolierte Inseln, in denen, wie bei den üblichen integrierten Schaltungen mit isolierten Inseln, isolierte Schaltungsele-
    mente angebracht werden können.
    Der Erfindung liegt die Aufgabe zugrunde, das Verfahren nach dem Oberbegriff des Patentanspruchs so auszugestalten, daß als Träger Silicium verwendet werden kann und viele Ausgestaltungen der herzustel- !enden Struktur ermöglicht werden, aber gleichzeitig die Bildung von Kanälen, die voneinander getrennte Teile verbinden könnten, vermieden wird.
    Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs angegebe-J5 nen Merkmale gelöst
    Durch Verwendung eines Siliciumträgers statt eines isolierenden Trägers, kann die vergrabene Zone zwischen dem Träger und der«pitaktischen Schicht auf in der Halbleitertechnik -öblicht Weise hergestellt werden. Die Dotierung und der spezifisch'e Widerstand des Trägers können den Anforderungen angepaßt werden, die die herzustellende Halbleiteranordnung erfüllen muß.
    Es ist nur erforderlich, daß die Dotierung der ganzen an das Siliciumoxidmuster grenzenden Oberflächenzone des Trägers genügend hoch ist, um zu vermeiden, daß unterhalb des Oxids Kanäle gebildet werden, die die Inseln miteinander verbinden. Dadurch, daß die vergrabene Zone nicht nur an das Siliciumoxidmuster jo grenzt, sich aber auch neben dem Muster unter dem inselförmigen Teil in der epitaktischen Schicht zwischen dT epitaktischen Schicht und dem Träger erstreckt, kann ein Siliciumträger des ersten Leitungstyps, der vom inselförmigen Teil des ersten Leitungstyps getrennt ist, durch die vergrabene Zone, verwendet werden. In dem inselförmigen Teil der epitaktischen Schicht kann, in an sich bekannter Weise, ein isoliertes Schaltungselement, wie z. B. ein Transistor, hergestellt werden, wobei der inselförmige Teil und/oder die bo ebenfalls vom Träger des ersten Leitungstyps isolierte — vergrabene Zone des zweiten Leitungstyps als aktive Zone des Schaltungselements verwendet werden kann. Eine Ausführungsform der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigt
    Fig. 1 einen Teil eines Querschnittes durch eine Halbleiteranordnung mit isolierten Teilen oder Inseln, die durch ein Verfahren nach der Erfindung hergestellt
DE19712133980 1966-10-05 1971-07-08 Verfahren zur Herstellung einer integrierten Halbleiterschaltung Expired DE2133980C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL666614016A NL153374B (nl) 1966-10-05 1966-10-05 Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
NL7002384A NL159817B (nl) 1966-10-05 1970-02-19 Werkwijze ter vervaardiging van een halfgeleiderinrichting.
NL7010208A NL7010208A (de) 1966-10-05 1970-07-10

Publications (3)

Publication Number Publication Date
DE2133980A1 DE2133980A1 (de) 1972-01-13
DE2133980B2 DE2133980B2 (de) 1979-07-05
DE2133980C3 true DE2133980C3 (de) 1983-12-22

Family

ID=27351385

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712133980 Expired DE2133980C3 (de) 1966-10-05 1971-07-08 Verfahren zur Herstellung einer integrierten Halbleiterschaltung

Country Status (2)

Country Link
DE (1) DE2133980C3 (de)
NL (1) NL7010208A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886000A (en) * 1973-11-05 1975-05-27 Ibm Method for controlling dielectric isolation of a semiconductor device
FR2252638B1 (de) * 1973-11-23 1978-08-04 Commissariat Energie Atomique
FR2341201A1 (fr) * 1976-02-16 1977-09-09 Radiotechnique Compelec Procede d'isolement entre regions d'un dispositif semiconducteur et dispositif ainsi obtenu

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3442011A (en) * 1965-06-30 1969-05-06 Texas Instruments Inc Method for isolating individual devices in an integrated circuit monolithic bar
NL153374B (nl) * 1966-10-05 1977-05-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
US3488564A (en) * 1968-04-01 1970-01-06 Fairchild Camera Instr Co Planar epitaxial resistors
US3649386A (en) * 1968-04-23 1972-03-14 Bell Telephone Labor Inc Method of fabricating semiconductor devices

Also Published As

Publication number Publication date
DE2133980A1 (de) 1972-01-13
NL7010208A (de) 1972-01-12
DE2133980B2 (de) 1979-07-05

Similar Documents

Publication Publication Date Title
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1639364A1 (de) Integrierte Halbleiterschaltung
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE1639173C3 (de) Temperaturkompensierte Z-Diodenanordnung
DE1943302A1 (de) Integrierte Schaltungsanordnung
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE2133980C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE2426529C3 (de) Planardiffusionsverfahren zum Herstellen eines Transistors in einer monolithisch integrierten I2 L - Schaltung
DE2046053A1 (de) Integrierte Schaltung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2105475C3 (de) Integrierte Halbleiterschaltung
DE2348262A1 (de) Integrierte halbleiterschaltung
DE7605242U1 (de) Integrierte monolithische anordnung mit leistungstransistor- und signaltransistorbereichen
DE1764552C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Zenerdiode
DE1931201C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE1614286C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2324554C2 (de)
DE2011630C3 (de) Integrierte Halbleiterschaltung
DE2133982C2 (de) Integriertes Halbleiterbauelement mit einer von einer vergrabenen Schicht gebildeten leitenden Verbindung
DE1287218C2 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2155050C3 (de) Integrierte Schaltung für logische Zwecke und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: KOOI, ELSE, EMMASINGEL, EINDHOVEN, NL

C3 Grant after two publication steps (3rd publication)