DE1614286C3 - Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents

Halbleiteranordnung und Verfahren zu ihrer Herstellung

Info

Publication number
DE1614286C3
DE1614286C3 DE19671614286 DE1614286A DE1614286C3 DE 1614286 C3 DE1614286 C3 DE 1614286C3 DE 19671614286 DE19671614286 DE 19671614286 DE 1614286 A DE1614286 A DE 1614286A DE 1614286 C3 DE1614286 C3 DE 1614286C3
Authority
DE
Germany
Prior art keywords
zone
conductivity type
pattern
substrate
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19671614286
Other languages
English (en)
Other versions
DE1614286B2 (de
DE1614286A1 (de
Inventor
Albert; Mulder Cornells; Slob Arie; Eindhoven Schmitz (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL666614858A external-priority patent/NL145396B/xx
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1614286A1 publication Critical patent/DE1614286A1/de
Publication of DE1614286B2 publication Critical patent/DE1614286B2/de
Application granted granted Critical
Publication of DE1614286C3 publication Critical patent/DE1614286C3/de
Expired legal-status Critical Current

Links

Description

35
Die Erfindung betrifft eine Halbleiteranordnung mit einem npn(pnp)- und einem pnp(npn)-Transistor mit einem halbleitenden Substrat des ersten Leitungstyps und einer auf diesem angebrachten epitaxialen Schicht, die mehrere Inselbereiche des zweiten entgegengesetzten Leitungstyps enthält, die von an das Substrat anschließende Isolierzonen des ersten Leitungstyps begrenzt sind, wobei wenigstens ein Inselbereich einen npn(pnp)-Transistor enthält, dessen Emitterzone eine diffundierte Oberflächenzone, dessen Basiszone eine die Emitterzone im Inselbereich umgebende diffundierte Zone ist und dessen Kollektorzone den die Basiszone umgebenden Teil vom zweiten Leitungstyp des Inselbereiches enthält, sowie ein Verfahren zur Herstellung einer solchen Halbleiteranordnung.
Es ist oft erwünscht, in einer solchen Halbleiteranordnung neben einem npn(pnp)-Transistor einen pnp(npn)-Transistor anzubringen.
Es ist bereits bekannt (siehe US-PS 32 60 902), bei einer Halbleiteranordnung der eingangs genannten Art in einem Inselbereich eine Oberflächenzone eines Leitungstyps anzubringen. Diese Oberflächenzone bildet dann die Emitterzone eines pnp(npn)-Transistor, bei dem der umgebende Teil des Inselbereiches die Basiszone und die den Inselbereich begrenzenden Zonen eines Leitungstyps, zu denen auch das Substrat gehört, die Kollektorzone bilden. Wird diese Emitterzone z. B. von gleicher Stärke wie die Basiszone eines npn(pnp)-Transistors gewählt, so können die Emitter- und Basiszonen gleichzeitig angebracht werden. Der pnp(npn)-Transistor kann dann ohne einen zusätzlichen Bearbeitungsschritt hergestellt werden. Die Basiszone des auf diese Weise hergestellten pnp(npn)-Transistors ist jedoch gewöhnlich zur Erzielung der gewünschten Eigenschaften zu dick. Man kann zwar die Emitterzone des pnp(npn)-Transistors tiefer in die Insel eindiffundieren, wodurch die Basiszone dünner wird, in diesem Falle ist aber ein zusätzlicher Bearbeitungsschritt erforderlich, und zudem ist eine tiefe Diffusion zeitraubend, schwierig und schlecht reproduzierbar.
Es ist weiter bekannt, pnp-Transistoren als sogenannte laterale Transistoren auszubilden, bei denen die Emitter- und die Kollektorzone in Form von Oberflächenzonen nebeneinander liegen. Auch die Eigenschaften dieser Transistoren befriedigen jedoch in der Regel nicht.
Der Erfindung liegt nun die Aufgabe zugrunde, eine Halbleiteranordnung der eingangs genannten Art mit einem npn(pnp)- und einem pnp(npn)-Transistor in einem Halbleiterkörper zu schaffen, die beide die gewünschte Basisdicke haben, ohne daß es dazu zusätzlichen Aufwandes bedarf.
Der Erfindung liegt dabei die Erkenntnis zugrunde, daß es möglich ist, in integrierten Schaltungen außer begrabenen Schichten, deren Leitungstyp dem des Substrats entgegengesetzt ist und die zu npn-Transistoren gehören, auch begrabene Schichten vom selben Leitungstyp wie das Substrat zu verwenden und dadurch pnp-Transistoren mit guten Eigenschaften zu erzeugen.
Eine solche begrabene Schicht, die wenigstens über einen Teil ihrer Dicke in einer Insel liegt, erlaubt eine dünne Basiszone und damit günstige Eigenschaften des pnp-Transistors.
Ausgehend von dieser Erkenntnis wird die genannte Aufgabe bei einer Halbleiteranordnung der eingangs genannten Art dadurch gelöst, daß wenigstens ein zweiter Inselbereich einen pnp(npn)-Transistor enthält, zu dessen Kollektorzone eine begrabene Schicht vom ersten Leitungstyp gehört, dessen Emitterzone eine über der begrabenen Schicht angebrachte diffundierte Oberflächenzone des ersten Leitungstyps ist und zu dessen Basiszone der zwischen der Emitterzone und der begrabenen Schicht verbliebene Teil vom zweiten Leitungstyp dieses Inselbereiches gehört.
In zahlreichen Schaltungen ist es erwünscht, daß die pnp-Transistoren von den weiteren Transistoren auf dem Substrat isoliert sind. Dazu ist gemäß einer weiteren Ausgestaltung der Erfindung die begrabene Schicht des ersten Leitungstyps vom darunterliegenden Bereich des Substrats durch eine zweite begrabene Schicht vom entgegengesetzten Leitungstyp getrennt, und es ist eine über der begrabenen Schicht des ersten Leitungstyps liegende Kontaktzone des ersten Leitungstyps vorhanden, die bis an die erste begrabene Schicht vom gleichen Leitungstyp reicht.
Dabei kann die Kontaktzone die Emitterzone vom ersten Leitungstyp völlig umgeben. Weiter kann die zweite begrabene Schicht des entgegengesetzten Leitungstyps im wesentlichen über ihre ganze Stärke im Substrat liegen.
Die Erfindung betrifft weiter ein Verfahren zum Herstellen einer Halbleiteranordnung der oben beschriebenen Art, bei dem von einem Halbleiterkörper des ersten Leitungstyps als Substrat ausgegangen wird, in dem durch Diffusion einer Verunreinigung ein an eine Substratfläche angrenzendes Muster von Oberflächenzonen des ersten Leitungstyps mit einer wesentlich höheren Konzentration an Verunreinigungen als die des Substrats angebracht wird, und danach auf der Substratfläche durch Niederschlag von Halbleitermaterial eine epitaxiale Schicht des entgegengesetzten Lei-
tungstyps erzeugt wird, worauf eine den ersten Leitungstyp verursachende Verunreinigung in über dem Muster liegende Oberflächenteile der epitaxialen Schicht eindiffundiert wird, wobei gleichzeitig eine Diffusion aus dem Muster in die epitaxiale Schicht auftritt, so daß Inselbereiche des entgegengesetzten Leitungstyps entstehen, die sich über etwa die ganze Stärke der epitaxialen Schicht erstrecken, und bei dem in wenigstens einem Inselbereich durch Diffusion von Verunreinigungen eine Zone des ersten Leitungstyps und in dieser Zone eine Zone entgegengesetzten Leitungstyps angebracht wird, zur Bildung eines npn(pnp)-Transistors. Ein Verfahren dieser Art ist aus der US-PS 32 60 902 bekannt.
Erfindungsgemäß wird bei einem solchen Verfahren ein Muster angebracht, das ein Musterteil enthält, über dem nach dem Aufbringen der epitaxialen Schicht ein Inselbereich gebildet wird, während der Diffusion der den ersten Leitungstyp verursachenden Verunreinigung zur Bildung der Inselbereiche der über diesem Musterteil liegende Oberflächenteil der epitaxialen Schicht gegen die Diffusion maskiert wird, wodurch ein Inselbereich mit einer begrabenen Schicht vom ersten Leitungstyp erhalten wird, und in diesem Inselbereich über der begrabenen Schicht eine Oberflächenzone des ersten Leitungstyps durch Diffusion einer Verunreinigung angebracht wird.
Bei einem solchen Verfahren kann gemäß einer weiteren Ausgestaltung der Erfindung die Diffusionsbehandlung zur Bildung der Inselbereiche unterbrochen werden und dann gleichzeitig mit der Diffusion der Emitterzone des pnp(npn)-Transistors fortgesetzt werden. Dabei kann auch die Basiszone des npn(pnp)-Transistors gleichzeitig mit der Emitterzone des pnp(npn)-Transistors gebildet werden.
Einer weiteren Ausgestaltung des Verfahrens nach der Erfindung besteht darin, daß ein Muster angebracht wird, bei dem der Musterteil vom übrigen Teil des Musters getrennt ist, und vor dem Aufbringen der epitaxialen Schicht in einer Oberflächenzone des Substrats, die den Musterteil allseitig überdeckt, durch Diffusion eine den entgegengesetzten Leitungstyp verursachende Verunreinigung aufgebracht wird, die einen kleineren Diffusionskoeffizient hat als die das Muster bildende Verunreinigung, wobei nach dem Aufbringen der epitaxialen Schicht und nach der Diffusionsbehandlung zur Bildung der Inselbereiche eine zweite begrabene Schicht, die aber vom entgegengesetzten Leitungstyp ist, erhalten wird, welche die überdeckende Oberflächenzone enthält und die in der epitaxialen Schicht liegende begrabene Schicht des ersten Leitungstyps von dem darunterliegenden zum Substrat gehörenden Teil desselben Leitungstyps trennt, und daß über der begrabenen Schicht des ersten Leitungstyps neben der Emitterzone eine zweite Oberflächenzone dieses Leitungstyps (die Kontaktzone) angebracht wird, die bis zur begrabenen Schicht vom ersten Leitungstyp reicht.
Mit einem solchen Verfahren entsteht eine Halbleiteranordnung, bei der an die Kollektorzone ein anderes Potential als an das Substrat angelegt werden kann und eine stärkere und elektrisch besser leitende Kollektorzone des pnp(npn)-Transistors erhalten wird.
Die Erfindung wird im folgenden an Hand der Zeichnungen an drei Ausführungsbeispielen näher erläutert. Es zeigt
F i g. 1 einen Schnitt durch ein erstes Ausführungsbeispiel einer Halbleiteranordnung gemäß der Erfindung entsprechend der Linie I-1 in F i g. 2,
F i g. 2 eine Draufsicht auf die Halbleiteranordnung nach F i g. 1,
F i g. 3 eine Draufsicht auf die Halbleiteranordnung gemäß den F i g. 1 und 2 während eines Stadiums ihrer Herstellung,
F i g. 4 einen Schnitt durch die Draufsicht nach F i g. 3 entlang der Linie IV-IV,
F i g. 5 einen Schnitt durch ein zweites Ausführungsbeispiel einer Halbleiteranordnung nach der Erfindung entlang der Linie V-V in F i g. 6,
F i g. 6 eine Draufsicht auf die Halbleiteranordnung entsprechend F i g. 5,
F i g. 7 einen Querschnitt durch ein drittes Ausführungsbeispiel einer Halbleiteranordnung nach der Erfindung, dessen Draufsicht derjenigen nach F i g. 6 entspricht, wobei der Querschnitt gemäß der Linie VII-VII (zusammenfallend mit der Linie V-V) der F i g. 6 gezeigt ist,
F i g. 8 einen Querschnitt durch ein Stadium des dritten Ausführungsbeispiels während seiner Herstellung gemäß einem Verfahren nach der Erfindung dessen Draufsicht derjenigen nach Fig.3'entspricht, wobei der Querschnitt gemäß der Linie VIII-VIII (zusammenfallend mit der Linie IV-IV) der F i g. 3 gezeigt ist.
Entsprechende Teile sind in den Figuren mit gleichen Bezugszeichen bezeichnet.
F i g. 1 und 2 zeigen ein Ausführungsbeispiel einer Halbleiteranordnung nach der Erfindung mit einem Halbleiterkörper 1, der aus einem Substrat 2 mit p-Leitung und einer auf diesem angebrachten epitaxialen Schicht 3 besteht, die mehrere Inselbereiche 4 und 5 mit η-Leitung enthält, die von an das Substrat 2 anschließenden Zonen 6 mit p-Leitung begrenzt sind. Der Inselbereich 5 enthält einen npn-Transistor, dessen Emitterzone die diffundierte η-leitende Oberflächenzone 7, dessen Basiszone eine die Emitterzone in dem Inselbereich 5 umgebende diffundierte p-leitende Zone 8 und dessen Kollektorzone der die Basiszone 8 umgebende η-leitende Teil des Inselbereiches 5 ist. ·
Nach der Erfindung enthält der Inselbereich 4 eine begrabene Schicht 9 vom gleichen Leitungstyp wie das Substrat 2, d. h., eine Schicht, die tief in dem Inselbereich 4 liegt und dabei teilweise im Substrat 2 liegen kann und die nicht an die Oberfläche des Inselbereiches 4 tritt. Diese begrabene Schicht 9 gehört zur Kollektorzone eines pnp-Transistors, dessen über der begrabenen Schicht 9 angebrachte diffundierte p-leitende Oberflächenzone 10 die Emitterzone und dessen zwischen der Zone 10 und der Schicht 9, d. h. nicht zu der Zone 10 und der Schicht 9 gehörender η-leitender Teil des Inselbereiches 4 die Basiszone darstellt.
Im vorliegenden Ausführungsbeispiel ist zur Herabsetzung des Kollektor-Reihenwiderstandes des npn-Transistors in einer an den Übergang 11 zwischen dem Inselbereich 5, in der der npn-Transistor angebracht ist, und dem Substrat 2 angrenzenden Zone eine begrabene η-leitende Schicht 12 angebracht. Die begrabene Schicht 12 macht die Kollektorzone des npn-Transistors stärker und kann außerdem eine höhere Konzentration an n-Leitung erzeugenden Verunreinigungen enthalten als der Inselbereich 5.
Die η-leitenden Zonen 13 und 14 mit einer höheren Konzentration an η-Verunreinigungen als die Inselbereiche 4 und 5 sind angebracht, um gute elektrische Anschlüsse zu erhalten. Die elektrischen Anschlüsse 15 bis 20 sind in F i g. 1 nur sehr schematisch dargestellt, um die Figuren nicht unnötig kompliziert zumachen. Aus denselben Gründen ist in den Figuren die gewöhnlich
vorhandene Isolierschicht, die z. B. aus Siliciumoxyd oder Siliciumnitrid besteht und auf die epitaxiale Schicht 3 aufgebracht ist, weggelassen. Eine solche Isolierschicht besitzt öffnungen, durch welche die elektrischen Anschlüsse 15 bis 20 mit dem Halbleiterkörper 1, die sich in Form von Metallstreifen über die Isolierschicht erstrecken können, hergestellt sind.
Die Halbleitervorrichtung nach F i g. 1 und 2 mit einem npn-Transistor und einem pnp-Transistor und einem gemeinsamen Halbleiterkörper 1 kann gemäß einem Verfahren nach der Erfindung wie folgt hergestellt werden.
Es wird von einem p-leitenden Substrat 2 mit einer Stärke von etwa 250 μίτι und einem spezifischen Widerstand von etwa 5 Ohm · cm ausgegangen. Die weiteren Abmessungen sind nicht wesentlich und müssen lediglich groß genug sein, um zwei Inselbereiche der unten angegebenen Abmessungen unterbringen zu können.
Durch die Diffusion von Bor wird ein an die Oberfläehe 21 grenzendes Muster 22 (siehe auch F i g. 3 und 4) im Substrat 2 angebracht. Das Muster 22 besteht aus p-leitenden Oberflächenzonen mit einer wesentlich größeren, d. h. einer wenigstens lOmal größeren, in der Praxis oft einer 10- bis lOOOmal größeren Konzentration an p-Leitung erzeugenden Verunreinigungen als das Substrat 2.
Die Bordiffusion kann auf übliche Weise erfolgen, wobei z. B. eine mit öffnungen versehene Siliciumoxydschicht als Diffusionsmaske verwendet wird. Die Oberflächenkonzentration an Bor im Muster 22 beträgt etwa 5 · 1019 Boratome/ccm und die Stärke des Musters 22 beträgt etwa 0,5 bis 1 μπι. Die in F i g. 3 angegebenen Abmessungen a und b betragen etwa 25 μιη bzw. 200 μίτι.
Zwecks Herabsetzung des Kollektor-Reihenwiderstandes des npn-Transistors (siehe F i g. 1 und 2) muß in einer an den Übergang 11 zwischen dem Inselbereich 5, in der der npn-Transistor angebracht wird, und dem Substrat 2 grenzenden Zone eine n-leitende begrabene Schicht 12 angebracht werden. Dazu wird (siehe F i g. 3 und 4) neben dem Muster 22 die n-leitende Oberflächenzone 23 im Substrat 2 angebracht. Die Oberflächenzone 23 hat z. B. Abmessungen von 150 χ 150 χ 5 μίτι und kann dadurch gebildet sein, daß auf übliche Weise Arsen in das Substrat 2 eindiffundiert wird. Die Oberflächenkonzentration des Arsens beträgt etwa 2 · 1020 Arsenatome/ccm. Während der Arsendiffusion diffundiert das Bor tiefer in das Substrat, wodurch das Muster 22 stärker wird, sogar stärker als die Zone 23.
Anschließend wird auf die Oberfläche 21 des Substrats 2 eine epitaxiale n-leitende Schicht 3 (siehe auch F i g. 1 und 2) mit einer Stärke von etwa 10 μπι und einem spezifischen Widerstand von etwa 0,3 Ohm · cm aufgebracht. Dies kann auf übliche Weise erfolgen, z. B. durch Niederschlag von Silicium aus einer gasförmigen Verbindung.
In über dem Muster 22 liegende Oberflächenteile der epitaxialen Schicht 3 wird Bor eindiffundiert. Dabei tritt gleichzeitig eine Diffusion von Bor aus dem Muster 22 in die epitaxiale Schicht 3 auf. Hierdurch braucht das Bor nur über die halbe Stärke, etwa 5 μπι, in die epitaxiale Schicht 3 eindiffundiert zu werden, um die n-leitenden Inselbereiche 4 und 5 zu erhalten, die von den durch die Bordiffusion gebildeten p-leitenden Zonen 6 begrenzt sind. Die Inselbereiche 4 und 5 erstrecken sich praktisch über die ganze Stärke der epitaxialen Schicht 3. Die Bordiffusion kann auf übliche Weise durchgeführt werden.
Während der Bordiffusion tritt gleichzeitig eine Diffusion von Arsen aus der Zone 23 auf. Das Arsen dringt etwa 1,5 μπι in die epitaxiale Schicht 3 ein, wobei die n-leitende begrabene Schicht 12 entsteht.
In dem Inselbereich 5 wird durch Diffusion von Bor die p-leitende Zone 8 mit Abmessungen von etwa 40 χ 40 χ 2 μπι3 und einer Oberflächenkonzentration von etwa 1018 bis 1019 Boratomen/ccm gebildet. In dieser Zone 8 wird die n-leitende Zone 7 durch Diffusion von Phosphor angebracht. Die Zone 7 hat Abmessungen von etwa 15 χ 13 χ 1 μπι3 und eine Oberflächenkonzentration von mehr als 1020 Phosphoratomen/ccm. Die Bor- und Phosphordiffusionen können auf eine übliche Weise durchgeführt werden. Die Zone 7 ist die Emitterzone, die Zone 8 ist die Basiszone, und der angrenzende Teil der Insel 5 mit der begrabenen Schicht 12 ist die Kollektorzone des npn-Transistors.
Nach der Erfindung wird gleichzeitig ein pnp-Transistor mit einer begrabenen p-leitenden Schicht 9 angebracht.
Dazu bildet man ein Muster 22,25 im Substrat 2 (siehe F i g. 3 und 4) mit einem Musterteil 25, mit Abmessungen von etwa 100 χ 100 χ 0,5 bis 1 μπι3, über dem nach dem Aufbringen der epitaxialen Schicht 3 der Inselbereich 4 gebildet wird, wobei der über dem Musterteil 25 des Musters 22, 25 liegende Oberflächenteil der epitaxialen Schicht 3 während der Bordiffusion zur Erzeugung der Zonen 6 bzw. der Inselbereiche 4 und 5 maskiert wird, wodurch der Inselbereich 4 mit einer p-leitenden begrabenen Schicht 9 erhalten wird, die durch eine Bordiffusion aus dem Musterteil 25 entstanden ist. Anschließend wird in dem Inselbereich 4 über der begrabenen Schicht 9 eine p-leitende Oberflächenzone 10 angebracht. Dies kann gleichzeitig mit dem Anbringen der Zone 8 erfolgen, wobei die Zonen 10 und 8 gleiche Abmessungen haben. Die p-leitende Zone 10 ist die Emitterzone des pnp-Transistors, der umgebende n-leitende Teil des Inselbereiches 4 ist die Basiszone, während die p-leitende begrabene Schicht 9 zur Kollektorzone gehört.
Obwohl, wie oben beschrieben wurde, die p-leitende Emitterzone 10 und die p-leitende Basiszone 8 nach der Diffusionsbehandlung zur Erzeugung der Inselbereiche 4 und 5, also der Zonen 6, angebracht werden können, ist es vorteilhaft, die Diffusionsbehandlung zur Erzielung der Inselbereiche 4 und 5 zu unterbrechen und anschließend diese Behandlung fortzusetzen, wobei gleichzeitig durch Diffusion einer p-Leitung erzeugenden Verunreinigung die Emitterzone 10 und die Basiszone 8 gebildet werden.
Eine Diffusionsbehandlung zur Erzielung von Inselbereichen in einer epitaxialen Schicht wird mit Hilfe einer auf der epitaxialen Schicht angebrachten Diffusionsmaske durchgeführt. Die Diffusionsmaske besteht oft aus einer mit öffnungen versehenen Siliciumoxydschicht (oder Siliciumnitridschicht), wobei eine Verunreinigung durch die öffnungen in der epitaxialen Schicht eindiffundiert wird.
Beim beschriebenen Verfahren nach der Erfindung kann auf der epitaxialen Schicht 3 auf übliche Weise eine mit öffnungen versehene Maske angebracht werden, wobei zur Erzielung der Zonen 6 Bor durch die öffnungen in der epitaxialen Schicht 3 eindiffundiert wird. Das Bor wird dazu, z. B. zunächst in Form von Boroxyd, in den öffnungen angebracht. Man kann nun bevor die Zonen 6, die gleichzeitig durch Diffusion aus
509529/306
dem Muster 22 entstehen, völlig gebildet sind, die Diffusionsbehandlung unterbrechen und öffnungen zum Bilden der Zonen 8 und 10 in der Diffusionsmaske anbringen. Nachdem in diesen öffnungen gleichfalls Boroxyd angebracht worden ist, wird die Diffusionsbehandlung fortgesetzt, wobei die Zonen 6 ihre endgültige Form erhalten und gleichzeitig die Zonen 8 und 10 entstehen.
Ein Vorteil dabei ist, daß die Stärke der begrabenen Schicht 9 nicht von der Diffusionsbehandlung zur Erzielung der Zonen 8 und 10 abhängig ist, was dagegen der Fall ist, wenn die Zonen 8 und 10 erst nach der Diffusionsbehandlung zur Erzielung der Inselbereiche 4 und 5 und der Zonen 6 gebildet werden. Eine unerwünscht große Stärke der begrabenen Schicht 9 kann also vermieden werden und die Stärke der Basiszone zwischen der Emitterzone 10 und der begrabenen Schicht 9 ist mit größerer Genauigkeit einstellbar.
Der Musterteil 25 wird auf gleiche Weise wie das Muster 22 angebracht. Die begrabene Schicht 9 dringt etwa um 5 μΐη (die halbe Stärke der epitaxialen Schicht 3) in die epitaxiale Schicht 3 ein.
Die Diffusion aus dem Muster 22,25 in das Substrat 2 ist in den Figuren nicht dargestellt, da sie weder für das Verfahren, noch für die herzustellende Anordnung von Bedeutung ist.
Die Zonen 6 bestehen aus sich überdeckenden Zonen. Das Überdecken ist in den Zonen 6 durch gestrichelte Linien angedeutet.
Die n-Ieitenden Zonen 13 und 14 können gleichzeitig und auf gleiche Weise wie die Emitterzone 7 gebildet werden und haben Abmessungen von etwa 10 χ 40 χ 1 μΐπ3.
Die elektrischen Anschlüsse 15 bis 20 können auf übliche Weise hergestellt werden. Die Unterseite des Substrates 2 kann auch mit einem elektrischen Anschluß versehen werden, der als Kollektoranschluß des pnp-Transistors dienen kann, wobei dann der Anschluß 15 entbehrlich ist.
Die elektrischen Anschlüsse 15, 16, 17 und 18, 19, 20 bilden den Kollektor-, Basis- und Emitter-Anschluß des pnp-Transistors bzw. des npn-Transistors.
Die begrabene ρ-leitende Schicht 9 kann eine größere Oberfläche haben und stellenweise oder ringsum an die Zonen 6 anschließen. Letztere Möglichkeit ist durch die strichpunktierten Linien in Fig. 1 angedeutet.
Da die zur Kollektorzone gehörige begrabene Schicht 9 durch Diffusion aus dem Substrat 2 und die Emitterzone 10 durch Diffusion von der Oberfläche der epitaxialen Schicht 3 her erhalten wird, ist unter Vermeidung von sehr tiefem Diffundieren eine dünne Basiszone für den pnp-Transistor möglich, und zur Herstellung des pnp-Transistors sind gegenüber dem npn-Transistor auch keine zusätzlichen Bearbeitungen notwendig.
F i g. 5 und 6 zeigen eine Halbleiteranordnung nach der Erfindung von gleicher Art wie die nach den vorhergehenden Figuren, bei der aber die p-leitende begrabene Schicht 9 von dem darunterliegenden und zum Substrat 2 gehörigen p-leitenden Teil 30 durch eine zweite begrabene η-leitende Schicht 31 getrennt ist, und eine über der p-leitenden begrabenen Schicht 9 liegende p-leitende Oberflächenzone, die Kontaktzone 32 vorhanden ist, welche bis zur Schicht 9 reicht. Die Kontaktzone 32 und die Schicht 9 überlappen einander ein wenig, was durch gestrichelte Linien angedeutet ist.
Die zweite begrabene η-leitende Schicht 31 macht es möglich, über die Kontaktzone 32 an die als Kollektorzone des pnp-Transistors dienende begrabene Schicht 9 ein anderes Potential anzulegen als an das Substrat 2. Die Kontaktzone 32 ist mit einem elektrischen Anschluß 33 versehen.
Die Kontaktzone 32 umgibt die p-leitende Emitterzone 10 völlig, wodurch die zweite begrabene Schicht 31 keinen Teil der η-leitenden Basiszone 34 bildet.
Hierdurch kann, unabhängig von dem an der Basiszone angelegten Potential, an der zweiten begrabenen η-leitenden Schicht 31 über den elektrischen Anschluß
ίο 35 ein Potential angelegt werden, bei dem die Möglichkeit einer störenden Transistorwirkung zwischen der p-leitenden Schicht 9 und dem Substrat 2 verhütet oder beschränkt wird.
Die Anordnung nach F i g. 5 und 6 kann mit einigen kleinen Abänderungen auf gleiche Weise wie das vorhergehende Ausführungsbeispiel hergestellt werden.
Bedingung ist, daß ein Muster 22,25 angebracht wird (siehe auch F i g. 3 und 4), bei dem der Musterteil 25 vom übrigen Teil 22 des Musters getrennt ist. Weiter wird vor dem Aufbringen der epitaxialen Schicht 3 in eine Oberflächenzone 36 Arsen eindiffundiert. Auf die Oberfläche 21 des Substrats 2 gesehen (siehe F i g. 3), überdeckt die Zone 36 den Musterteil 25 allseitig. Die Zonen 36 und 23 können gleichzeitig auf dieselbe Weise angebracht werden und können gleiche Abmessungen haben. Die Arsenkonzentration in den Zonen 36 und 23 ist größer als die Konzentration der Verunreinigung, die im Substrat 2 p-Leitung verursacht. Arsen diffundiert langsamer in Silicium als Bor, mit dem das Muster 22, 25 angebracht ist, und die Arsenkonzentration in der überdeckenden Zone 36 ist groß genug, um nach dem Aufbringen der epitaxialen Schicht 3 und nach der Diffusionsbehandlung zur Erzielung der Inselbereiche, eine zweite begrabene η-leitende Schicht 31 zu bilden, welche die überdeckende Oberflächenzone 36 enthält und die in der epitaxialen Schicht 3 liegende begrabene η-leitende Schicht 9 von dem darunterliegenden, zum Substrat 2 gehörenden p-leitenden Teil 30 trennt.
Die p-leitende Kontaktzone 32 kann durch Diffusion von Bor gleichzeitig mit dem Anbringen der Zonen 6 hergestellt werden und hat z. B. eine Breite C von etwa 10 μ.
F i g. 7 zeigt einen Querschnitt durch eine Halbleiteranordnung von gleicher Art wie das vorhergehende Ausführungsbeispiel und mit derselben Draufsicht (siehe Fig.6), bei der aber die zweite begrabene Schicht 31 des entgegengesetzten Leitungstyps im wesentlichen über ihre ganze Stärke im Substrat 2 liegt. Dies macht eine stärkere begrabene Schicht 9 eines Leitungstyps möglich, also eine stärkere Kollektorzone des pnp-Transistors und demnach einen niedrigeren Kollcktor-Reihenwiderstand. Letzteres stellt einen wesentlichen Vorteil gegenüber dem vorhergehenden Ausführungsbeispiel dar.
S5 Die Herstellung vollzieht sich auf ähnliche Weise wie beim vorhergehenden Ausführungsbeispiel. Es ist weiter notwendig, daß im Substrat 2 ein Muster 22, 25 angebracht wird (siehe F i g. 8 und 3), wobei der Musterteil 25 vom übrigen Teil 22 des Musters getrennt ist.
Weiter wird wieder in einer Zone 36, die in Draufsicht (F i g. 3) den Musterteil 25 überdeckt, und in einer Zone 23 eine η-Leitung verursachende Verunreinigung angebracht. Die Konzentration dieser η-Leitung verursachenden Verunreinigung ist größer als die der den Lei-
1^ tungstyp bestimmenden Verunreinigung im Substrat 2 und kleiner als die der Verunreinigung, mit der das Muster angebracht ist.
Während der Diffusionsbehandlungen des Verfah-
rens wird die η-Leitung verursachende Verunreinigung tiefer in das Substrat 2 eindiffundiert als die, mit dem das Muster 22, 25 angebracht wird. Dadurch entsteht eine den Musterteil 25 enthaltende p-leitende begrabene Schicht 9, die im Substrat 2 völlig von der zweiten begrabenen η-leitenden Schicht 31 umgeben ist. Rings um die Emitterzone 10 wird wieder eine bis an die Schicht 9 reichende Oberflächenzone, die Kontaktzone 32, angebracht.
• Der einzige Unterschied gegenüber dem beim vorhergehenden Ausführungsbeispiel besprochenen Verfahren betrifft die Herstellung des Musters 22, 25 und der Zonen 23 und 36 im Substrat 2. ·
Die η-Leitung verursachende Verunreinigung, z. B. Phosphor, zur Erzielung der Zonen 23 und 36 kann vorteilhaft einen größeren Diffusionskoeffizient haben als die Verunreinigung, z. B. Bor, mit der das Muster 22, 25 gebildet wird. Weiterhin kann vor dem Aufbringen der epitaxialen Schicht 3 die η-Leitung verursachende Verunreinigung bereits wesentlich tiefer in das Substrat 2 eindiffundiert werden als die p-Leitung verursachende Verunreinigung.
Im Substrat werden z. B. zunächst die Zonen 23 und 36 dadurch gebildet, daß auf eine übliche Weise Phosphor in das Substrat 2 eindiffundiert wird. Die Zonen 23 und 36 sind etwa 10 μηη stark und haben eine Oberflächenkonzentration von etwa 1018 Phosphoratomen/ccm. Anschließend wird das Muster 22,25 dadurch gebildet, daß auf eine übliche Weise Bor in das Substrat eindiffundiert wird. Das Muster 22, 25 hat eine Stärke von etwa 2 μηι und eine Oberflächenkonzentration von etwa 1020 Boratomen/ccm.
Weiterhin vollzieht sich das Verfahren wie bei den vorhergehenden Ausführungsbeispielen, wobei das Phosphor aus den Zonen 23 und 36 etwa um 2,5 μπι in die epitaxiale Schicht 3 eindiffundiert, d. h., daß über einen Abstand von etwa 2,5 μπι die n-Verunreinigungskonzentration in den Inselbereichen 4 und 5 merklich zunimmt.
Es ist einleuchtend, daß, obwohl Ausführungsbeispie-Ie beschrieben wurden, bei denen in einem Halbleiterkörper nur ein pnp-Transistor und nur ein npn-Transistor angebracht werden, auch mehrere npn-Transistoren und/oder mehrere pnp-Transistoren in einem Halbleiterkörper hergestellt und weiterhin noch weitere Schaltelemente, wie Dioden, Kondensatoren und Widerstände angebracht werden können.
Bisher wurde in der Halbleitertechnik die Verwendung von npn-Transistoren zusammen mit pnp-Transistoren in integrierten Halbleiterschaltungen möglichst vermieden, da es besonders schwer war, in einem Halbleiterkörper beide Transistortypen mit guter Qualität herzustellen. Die Erfindung macht es in einfacher Weise möglich, in einem Halbleiterkörper beide Transistortypen mit guter Qualität anzubringen, wodurch die Möglichkeiten bezüglich integrierter Halbleiterschaltungen in wesentlichem Maße erweitert werden.
Auch können ein npn-Transistor und pnp-Transistor kombiniert und in ein und demselben Inselbereich angebracht werden (siehe z. B. F i g. 1) worin die Basiszone 8 des npn-Transistors gleichzeitig auch als Emitterzone 10 des pnp-Transistors fungieren kann, wenn die Schicht 12 etwa halbiert wird und sich nur bis unter etwa die Hälfte der Basiszone 8 erstreckt in der die Emitterzone 7 liegt, wobei die Schicht 9 ebenso etwa halbiert und neben der Schicht 12 unter die andere Hälfte der Zone 8 gelegt wird. Dabei liegt der Kollektoranschluß 14, 18 vorzugsweise über der Schicht 12 und der Basisanschluß 19 über der Schicht 9. Es resultiert so ein npn-Transistor mit einem verbesserten parasitischen pnp-Transistor, wodurch die Schaltgeschwindigkeit des pnp-Transistors erhöht wird.
Weiterhin ist es z. B. möglich, daß in einem Inselbereich mehr als ein Halbleiterschaltelement angebracht wird. Auch müssen die Inselbereiche 4 und 5 (F i g. 1, 2, 5, 6 und 7) nicht eine gemeinsame begrenzende Zone 6 haben. Die Inselbereiche können beide in der epitaxialen Schicht von getrennten begrenzenden Zonen 6 umgeben sein. Es ist nicht immer notwendig, daß die Kontaktzone 32 (siehe F i g. 1, 2, 5, 6, 7) die Emitterzone 10 völlig umgibt. Weiterhin können viele Halbleiteranordnungen nach der Erfindung gleichzeitig in einer Halbleiterscheibe hergestellt werden, die durch Unterteilung dann in einzelne Halbleiteranordnungen geteilt werden kann. Auch sind andere Halbleitermaterialien und/oder Verunreinigungen als die beschriebenen verwendbar. Die Emitterzone 10 und die Basiszone 8 brauchen nicht gleichzeitig gebildet zu werden. Ist z. B. für die Zone 10 eine größere Verunreinigungskonzentration als für die Zone 8 erwünscht, so können diese Zonen nacheinander gebildet werden.
Hierzu 3 Blatt Zeichnungen

Claims (14)

Patentansprüche:
1. Halbleiteranordnung mit einem npn(pnp)- und einem pnp(npn)-Transistor mit einem halbleitenden Substrat des ersten Leitungstyps und einer auf diesem angebrachten epitaxialen Schicht, die mehrere Inselbereiche des zweiten entgegengesetzten Leitungstyps enthält, die von an das Substrat anschließende Isolierzonen des ersten Leitungstyps be- ίο grenzt sind, wobei wenigstens ein Inselbereich einen npn(pnp)-Transistor enthält, dessen Emitterzone eine diffundierte Oberflächenzone, dessen Basiszone eine die Emitterzone im Inselbereich umgebende diffundierte Zone ist und dessen Kollektorzone den die Basiszone umgebenden Teil vom zweiten Leitungstyp des Inselbereiches enthält, dadurch gekennzeichnet, daß wenigstens ein zweiter Inselbereich einen pnp(npn)-Transistor enthält, zu dessen Kollektorzone (2) eine begrabene Schicht vom ersten Leitungstyp (9) gehört, dessen Emitterzone (10) eine über der begrabenen Schicht (9) angebrachte diffundierte Oberflächenzone des ersten Leitungstyps ist und zu dessen Basiszone der zwischen der Emitterzone und der begrabenen Schicht verbliebene Teil vom zweiten Leitungstyp dieses Inselbereiches (4) gehört (vgl. F i g. 1).
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die begrabene Schicht des ersten Leitungstyps (9) vom darunterliegenden Bereich des Substrats durch eine zweite begrabene Schicht vom entgegengesetzten Leitungstyp (31) getrennt ist und daß eine über der begrabenen Schicht des ersten Leitungstyps liegende Kontaktzone des ersten Leitungstyps (32) vorhanden ist, welche bis an die erste begrabene Schicht vom gleichen Leitungstyp (9) reicht (vgl. F i g. 5).
3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Kontaktzone (32) die Emitterzone vom ersten Leitungstyp (10) völlig umgibt.
4. Halbleiteranordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die zweite begrabene Schicht des entgegengesetzten Leitungstyps (31) im wesentlichen über ihre ganze Stärke im Substrat liegt. (F ig. 7).
5. Verfahren zum Herstellen einer Halbleiteranordnung nach einem der Ansprüche 1 bis 4, bei dem von einem Halbleiterkörper des ersten Leitungstyps als Substrat ausgegangen wird, in dem durch Diffusion einer Verunreinigung ein an eine Substratfläche angrenzendes Muster von Oberflächenzonen des ersten Leitungstyps (22,25) mit einer wesentlich höheren Konzentration an Verunreinigungen als die des Substrats angebracht wird, und danach auf der Substratfläche durch Niederschlag von Halbleitermaterial eine epitaxiale Schicht des entgegengesetzten Leitungstyps erzeugt wird, worauf eine den ersten Leitungstyp verursachende Verunreinigung in über dem Muster liegende Oberflächenteile (6) der epitaxialen Schicht eindiffundiert wird, wobei gleichzeitig eine Diffusion aus dem Muster in die epitaxiale Schicht auftritt, so daß Inselbereiche des entgegengesetzten Leitungstyps entstehen, die sich über etwa die ganze Stärke der epitaxialen Schicht erstrecken, und bei dem in wenigstens einem Inselbereich durch Diffusion von Verunreinigungen eine Zone des ersten Leitungstyps und in dieser Zone eine Zone entgegengesetzten Leitungstyps angebracht wird, zur Bildung eines npn(pnp)-Transistors, dadurch gekennzeichnet, daß ein Muster angebracht wird, das ein Musterteil (25) enthält, über dem nach dem Aufbringen der epitaxialen Schicht (3) ein Inselbereich gebildet wird, daß während der Diffusion der den ersten Leitungstyp verursachenden Verunreinigung zur Bildung der Inselbereiche der über diesem Musterteil liegende Oberflächenteil der epitaxialen Schicht gegen die Diffusion maskiert wird, wodurch ein Inselbereich mit einer begrabenen Schicht vom ersten Leitungstyp erhalten wird, und daß in diesem Inselbereich über der begrabenen Schicht eine Oberflächenzone des ersten Leitungstyps durch Diffusion einer Verunreinigung angebracht wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Diffusionsbehandlung zur Bildung der Inselbereiche unterbrochen wird und dann gleichzeitig mit der Diffusion der Emitterzone des pnp(npn)-Transistors fortgesetzt wird.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Basiszone des npn(pnp)-Transistors gleichzeitig mit der Emitterzone des pnp(npn)-Transistors gebildet wird.
8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß ein Muster angebracht wird, bei dem der Musterteil (25) vom übrigen Teil (22) des Musters getrennt ist, und vor dem Aufbringen der epitaxialen Schicht in einer Oberflächenzone des Substrats, die den Musterteil allseitig überdeckt, durch Diffusion eine den entgegengesetzten Leitungstyp verursachende Verunreinigung aufgebracht wird, die einen kleineren Diffusionskoeffizient hat als die das Muster bildende Verunreinigung, wobei nach dem Aufbringen der epitaxialen Schicht und nach der Diffusionsbehandlung zur Bildung der Inselbereiche eine zweite begrabene Schicht, die aber vom entgegengesetzten Leitungstyp ist, erhalten wird, welche die überdeckende Oberflächenzone enthält und die in der epitaxialen Schicht liegende begrabene Schicht des ersten Leitungstyps von dem darunterliegenden zum Substrat gehörenden Teil desselben Leitungstyps trennt, und daß über der begrabenen Schicht des ersten Leitungstyps neben der Emitterzone eine zweite Oberflächenzone dieses Leitungstyps (die Kontaktzone) angebracht wird, die bis zur begrabenen Schicht vom ersten Leitungstyp reicht.
9. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß ein Muster angebracht wird, bei dem der Musterteil (25) vom übrigen Teil (22) des Musters getrennt ist, und vor dem Aufbringen der epitaxialen Schicht in einer Oberflächenzone des Substrats, die den Musterteil allseitig überdeckt, durch Diffusion eine den entgegengesetzten Leitungstyp verursachende Verunreinigung mit einer Konzentration angebracht wird, die größer ist als die der den Leitungstyp bedingenden Verunreinigung im Substrat und kleiner als die der Verunreinigung, mit der das Muster angebracht wird, und während der Diffusionsbehandlungen des Verfahrens die den entgegengesetzten Leitungstyp verursachende Verunreinigung tiefer in das Substrat eindiffundiert wird als die, mit der das Muster angebracht wird, wodurch eine die den Musterteil enthaltende begrabene Schicht vom ersten Leitungstyp entsteht, die im Substrat völlig von einer
zweiten begrabenen Schicht des entgegengesetzten Leitungstyps umgeben ist und über der begrabenen Schicht des ersten Leitungstyps neben der Emitterzone eine zweite Oberflächenzone desselben Leitungstyps (die Kontaktzone) angebracht wird, die bis zur begrabenen Schicht vom ersten Leitungstyp reicht.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die den entgegengesetzten Leitungs-
. typ verursachende Verunreinigung einen größeren Diffusionskoeffizient hat als die Verunreinigung, mit der das Muster gebildet wird.
11. Verfahren nach Anspruch.9 oder 10, dadurch gekennzeichnet, daß vor dem Aufbringen der epitaxialen Schicht die den entgegengesetzten Leitungstyp verursachende Verunreinigung tiefer in das Substrat eindiffundiert wird als die, mit der das Muster gebildet ist.
12. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß die bis zur begrabenen Schicht des ersten Leitungstyps reichende Kontaktzone rings um die Emitterzone vom gleichen Leitungstyp gebildet wird.
13. Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß die Kontaktzone während der Diffusionsbehandlung zur Erzeugung der Inselbereiche gebildet wird.
14. Verfahren nach einem der Ansprüche 5 bis 13, dadurch gekennzeichnet, daß ein p-Typ Substrat aus Silicium verwendet wird, auf dem eine η-Typ epitaxiale Siliciumschicht gebildet wird.
DE19671614286 1966-10-21 1967-10-17 Halbleiteranordnung und Verfahren zu ihrer Herstellung Expired DE1614286C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL666614858A NL145396B (nl) 1966-10-21 1966-10-21 Werkwijze ter vervaardiging van een geintegreerde halfgeleiderinrichting en geintegreerde halfgeleiderinrichting, vervaardigd volgens de werkwijze.
NL6614858 1966-10-21
DEN0031416 1967-10-17

Publications (3)

Publication Number Publication Date
DE1614286A1 DE1614286A1 (de) 1970-06-25
DE1614286B2 DE1614286B2 (de) 1975-07-17
DE1614286C3 true DE1614286C3 (de) 1976-02-19

Family

ID=

Similar Documents

Publication Publication Date Title
DE2125303C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2916364C2 (de)
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2235185A1 (de) Monolithische integrierte schaltung
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE1614286C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1218618B (de) Diffusionsverfahren zum Herstellen eines Transistors
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE2120832C3 (de) Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper
DE2657822C2 (de)
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE1614286B2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2105178C3 (de) Integrierte Halbleiterschaltung
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung