DE2235185A1 - Monolithische integrierte schaltung - Google Patents

Monolithische integrierte schaltung

Info

Publication number
DE2235185A1
DE2235185A1 DE2235185A DE2235185A DE2235185A1 DE 2235185 A1 DE2235185 A1 DE 2235185A1 DE 2235185 A DE2235185 A DE 2235185A DE 2235185 A DE2235185 A DE 2235185A DE 2235185 A1 DE2235185 A1 DE 2235185A1
Authority
DE
Germany
Prior art keywords
zone
layer
island
semiconductor material
islands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2235185A
Other languages
English (en)
Inventor
Iii Edward Joseph Boleky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2235185A1 publication Critical patent/DE2235185A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/008—Bi-level fabrication
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

Dipf.-lng. H. Sauerland · Dr.-lng. R. König · Dipl.-lng. K. Bergen Patentanwälte ■ Aaaa Düsseldorf 30 · Cecilienallee 7B · Telefon -432732
17. Juli 1972 Unsere Akte: 27 495 Be/Z/Fu. »
RCA Corporation, 30, Rockefeiler Plaza, New York, N0Y. 10020 (V.St0A0)
"Monolithischeintegrierte Schaltung"
Die Erfindiong betrifft monolithische integrierte Halbleiterschaltungen.
Das Einlagern unterschiedlicher elektronischer Bauelemente in oder auf einem einzigen (monolithischen) Chip oder Scheibchen aus Halbleitermaterial ist in der Praxis bekannte Eine Beschränkung bezüglich der Art der in der Praxis im gleichen Chip zu erzeugenden Bauelemente liegt darin, daß die- verschiedenen Bauelemente hinsichtlich des Materials und ihrer Abmessungen und bezüglich der zu ihrer Herstellung verwendeten Verfahren relativ ähnlich sein müssen. Wenn die Bauelemente bezüglich dieser Einflußgrößen nicht hinreichend ähnlich sind, müssen unterschiedliche Halbleiter-Chips auch in den Fällen verwendet werden, in denen die Schalfekreisfunktionen der gegebenen Bauteile von Natur aus eigentlich einen einzelnen Chip nahelegen«, Die Verwendung getrennter Chips erhöht die Kosten der Schaltung oft in unzulässiger Weise, ;
Die damit verbundenen Nachteile sollen miJb der Erfindung vermieden werden. Dazu wird erfindungsgemäß eine inte-■ grierte Schaltung vorgeschlagen, die sich durch einen monolithischen Körper, mit wenigstens einer ersten, aus"
309817/0650
Halbleitermaterial bestehenden Zone im Anschluß an eine zweite aus Isoliermaterial bestehende Zone, eine dünne auf der zweiten Zone liegende Schicht aus Halbleitermaterial, die keinen direkten Kontakt zur ersten Zone hat, wenigstens ein Halbleiterbauelement in der ersten Zone und wenigstens ein Halbleiterbauelement in der Schicht, und durch wenigstens eine auf der Oberfläche der ersten Zone und der Oberfläche der zweiten Zone liegende metallische Verbindungsleitung zur elektrischen Verbindung der Bauelemente auszeichnet.
Das Verfahren zum Herstellen der integrierten Schaltung wird erfindungsgemäß grundsätzlich so durchgeführt, daß in einem Körper aus monokristallinem Halbleitermaterial ein Abschnitt derart behandelt wird, daß im Körper eine Insel aus Isoliermaterial entsteht, daß auf der Insel eine dünne Schicht aus Halbleitermaterial aufgebracht wird, daß sowohl im aus Halbleitermaterial bestehenden Körper als auch in der dünnen Schicht ein Halbleiterbauelement gebildet wird, und daß Anschlüsse für die Bauelemente auf der Oberfläche des Körpers und auf einer Oberfläche der Insel angebracht werden.
Die Erfindung ist in der folgenden Beschreibung zweier Ausführungsbeispiele, in Verbindung mit der Zeichnung näher erläutert, und zwar zeigen: ■
Fig. 1 eine Draufsicht auf einen Teil eines in erfindungsgemäßer Weise hergestellten monolithischen Schaltungsbauteils ;
Fig. 2 eine Schnittansicht des Schaltungsbauteilabschnitts gemäß Fige 1 entlang der Linie 2-2;
Figo 3 eine Schnittansicht eines zum Herstellen der in den Fig, 1 und 2 gezeigten Schaltung in einer Folge
309817/06S0
von Verfahrens schritten "behandelten Werkstücks;
Fig. 4 eine der Figo 3 ähnliche Ansicht, die das Werkstück in einem späteren Verfahrensabschnitt zeigt;
Figo 5 eine Draufsicht auf das in Figo 4 gezeigte Werk stück;
Fig. 6, 7 und 8 ähnliche Ansichten wie Fig. 4 während ■ späterer Verfahrensschritte;
i^. 9 eine Draufsicht auf das in Fig„ 8 gezeigte Werkstück;
Fig, 10 einen weiteren Verfahrensschritt der Verfahrensschrittfolge; und .
Fig. 11 eine Schnittansicht eines gemäß einer weiteren Ausführungsform der Erfindung behandelten Werkstücks . ,
Ein Beispiel für einen Teil eines gemäß, der Erfindung hergestellten integrierten Schaltungsbauteils 10 ist in den Fig„ 1 und 2 gezeigt. Das Bauteil 10 weist ein Substrat 12 aus Halbleitermaterial, z.Be aus monokristallinem Silizium auf, auf dem eine zusammengesetzte Schicht 14 liegt, die aus verschiedenen, innerhalb einer Insel 22 aus Isoliermaterial, Z0-B0 aus Siliziumdioxid,-mit Abstand voneinander liegenden Inseln 16 und 18 aus halbleitendem Material, z.B. monokristallinem Silizium aufgebaut ist«. Es ist lediglich ein Abschnitt des Bauteils gezeigte Im allgemeinen umfaßt das Bauteil 10 eine Vielzahl von durch eine oder mehrere Inseln aus Isoliermaterial voneinander getrennten Inseln aus halbleitendem Material. Für den Fachmann auf dem Gebiet der Halbleiterherstellung ist klar, wie vollständige Schaltungsbauteile ausgestaltet und hergestellt'werden könneno
309817/065 0
Die Insel 18 weist ein Halbleiterbauelement auf, welches üblicherweise in monokristallinem Halbleitermaterial hergestellt wird. Im vorliegenden Beispiel ist das Halbleiterbauelement ein Bipolar-Transistor 28. Der Transistor 28. weist eine Emitterzone 30 aus N-leitendem Material einer Dicke von ungefähr 5000 &, eine Basiszone 32 aus P-leitendem Material einer Dicke von ungefähr 10000 S und eine Kollektorzone 34 aus N-leitendem Material mit einer Dicke in der Größenordnung von 10000 auf. Die Emitterzone 30 und die Basiszone 32 erstrecken sich bis zur Oberfläche der Insel 18, die mit einer Schicht 42 aus Isoliermaterial, z.B. Siliziumdioxid bedeckt ist«, Auf der Schicht 42 sind Öffnungen dieser Schicht durchsetzende und mit der Basiszone 32 bzw. der Emitterzone 30 in Kontakt stehende Elektroden 38 und angeordnet. Die Kollektorzone 34 ist über eine hochdotierte Zone 44 innerhalb des Substrats 12 mit der Insel 16 verbunden. Die Insel 16 weist zwei N-leitende Zonen 46 und 48 auf, die eine Leitungsbahn zwischen der Zone 44 und der Oberfläche der Insel 16 bilden. Eine als Kollektorelektrode des Transistors 28 dienende Elektrode 49 erstreckt sich durch eine Öffnung in der auf der Insel 16 liegenden Isolierschicht 42 und stellt Kontakt mit der Zone 48 her.
Obgleich nicht gezeigt, können andere Halbleiterbauelemente in anderen Halbleiterinseln der Schicht 14 vorgesehen sein.
Auf der Oberfläche der Insel 22 sind in Abschnitten dünne Schichten 52, 54 und 56 aus Halbleitermaterial, z,B. aus Silizium angeordnet, die eine Dicke in der Größenordnung von 10000 S haben. Infolge der nachfolgend beschriebenen bevorzugten Art der Herstellung der Schich-
30981 7/06S0
ten 52, 54 nd 56 sind diese Schichten polykristallin. Schichten aus Isoliermaterial, beispielsweise aus Siliziumdioxid, bedecken Teile jeder der Schichten 52,
54 und 56„ - .. _
Die Halbleiterschicht 52 enthält einen Feldeffekttransistor 62 mit einer Source-Zone 64, einem Kanal 66 und einer Drain-Zone 68o Auf der auf der Halbleiterschicht 52 liegenden Isolierschicht sind metallische Elektroden 70 und 72 vorgesehen, die durch Öffnungen in der Schicht-42 an die Source-Zone 64 bzw. die Drain-Zone 68 angeschlossen sind. Auf der über dem Kanal 66 liegenden Isolierschicht 42 ist eine Gate-Elektrode 74 angeordnete
Die Dünnschicht 54 enthält eine pn-Übergangs-Diode 75 mit einer hochdotierten N-leitenden Zone 76 und einer hochdotierten P-leitenden Zone 78. Auf der Isolierschicht sind durch in dieser Schicht vorgesehene Öffnungen mit der Zone 76 und 78 verbundene metallische Elektroden bzw» 82 vorgesehen,, Die eine Deckschicht 42 aus Isoliermaterial aufweisende Dünnschicht 56 bildet einen isolierten Anschluß für verschiedene Bauelemente des Bauteils 10, erlaubt jedoch Überkreuzungen mit anderen Anschlußleitungen des Bauteils, ohne daß elektrische Kurzschlüsse zwischen ihnen entstehen.' -
Bauelemente des integrierten Schaltungsbauteils können beispielsweise so angeschlossen werden, daß die Emitterelektrode 40 des Transistors 28 über eine Verbindungsleitung 401 mit der Source-Elektrode 70 des Transistors 62 verbunden wird. Die Drain-Elektrode 72 des Transistors 62 ist über die Verbindungsleitung 72* an die Elektrode 80 der Diode 75 angeschlossen. Die Elektrode 82 der Diode 75, die Gate-Elektrode 74 des Transistors
3098 17/0650
62 und die Basiselektrode 38 des Transistors 28 sind mittels über den isolierten Anschluß 56 laufenden 'Verbindungsleitungen 82», 74» und 38* (Fig. 1) mit (nicht dargestellten) weiteren Bauelementen des Bauteils 10 verbunden. An den Enden der Schicht 56 sind Öffnungen in der Deckschicht 42 durchsetzende metallische Verbindungsleitungen 56* elektrisch angeschlossen, die zu weiteren (nicht gezeigten) Bauelementen des Bauteils 10 führen. Die Verbindungsleitungen 38', 74« und 82* verlaufen in der gezeigten Weise über die Insel 22 aus Siliziumdioxid; ein Vorteil dieser, Anordnung liegt darin, daß die kapazitive Kopplung zwischen den Verbindungsleitungen 38', 74' und 82* und anderer Halbleiterbauelemente des Bauteils 10 über das Halbleitersubstrat 12 weitgehend verringert wird. Da der Transistor 28 innerhalb der Insel 22 aus Isoliermaterial angeordnet ist, wird auch eine gute elektrische Isolation zwischen dem Transistor 28 und anderen (nicht gezeigten) innerhalb weiterer Halbleiterinseln der zusammengesetzten Schicht 14 gebildeten Bauelementen sichergestellt.
Die Tatsache, daß die Oberflächen der verschiedenen in der Schicht 14 gebildeten Inseln in der in Fig. 2 gezeigten Weise planparallel sind, ist wesentlich bezüglich des Verlaufs der verschiedenen Verbindungsleitungen von Insel zu Insel, Durch Vermeiden von Stufen zwischen benachbarten Inseln, über welche die Verbindungsleitungen sonst auf und ab geführt werden müßten, wird die Gefahr von Diskontinuitäten oder Brüchen der Verbindungsleitungen weitgehend vermindert.
Im folgenden wird ein Verfahren zum Herstellen des in den Fig. 1 und 2 gezeigten Bauteilabschnitts beschrieben. Ein Einzelstück aus Halbleitermaterial, z.B. ein
309817/0650
Substrat 12 (Fig. 3) aus monokristallinem Silizium, welches so dotiert ist, daß es P-leitend ist, wird als Ausgangswerkstück verwendet,, Die Form und Abmessung des Substrats sind nicht kritisch. -
Unter Anwendung bekannter Maskier- und Diffusionsverfahren -wird eine hohe Konzentration von Dotierstoffen, ZoB. Arsen oder Antimon mit einer Oberflächenkonzentration von 10 ^ Atomen/cm in das Substrat 12 eindiffundiert, um die als Kollektorverbindungsleitung dienende hochdotierte Zone 44 relativ hoher elektrischer Leitfähigkeit zu bilden. Dann wird eine Schicht 90 (Fig. 4) aus monokristallinem N-leitendem Silizium von etwa 0,6 5c cm und einer Dicke von etwa 20000 S epitaktisch auf dem Substrat 12 abgeschieden«, Anschließend wird eine Schicht 92 aus Maskiermaterial, z.B. eine 1000 ft dicke Schicht aus Siliziumnitrid auf der Schicht 90 niedergeschlagen und die Maskierschicht mittels bekannter Verfahren so begrenzt, daß ein-Oberflächenabschnitt 94 (Fig. 4 und 5) der darunterliegenden Schicht 90 freiliegt.
Dann wird der freiliegende Abschnitt der Schicht 90 unter Verwendung eines Ätzmittels, "z.B. mit Wasserstoff verdünnte gasförmige Salzsäure oder flüssiges Kaliumhydroxyd zur Hälfte weggeätzt, so daß die Ausnehmung 100 gebildet wird (Fig. 6)e Die freiliegenden Abschnitte der Siliziumschicht 90 werden dann unter Anwendung bekannter thermischer Oxidationsverfahren so lange oxidiert ^Fig. 7) bis die gesamte Dicke des ■ verbleibenden Teils der Schicht" 90 oxidiert ist. Da beim Oxidationsverfahren die vorhandene Materialmenge dadurch, daß dem Silizium Sauerstoff zugeführt wird, in einem Volumenverhältnis von etwa 2 ; 1 vermehrt
309 8-17/0 6 50
wird, ist die- Oberfläche der erzeugten Insel 22 aus Siliziumdioxid im wesentlichen planparallel zur Ober-; fläche der Schicht 90. Das Siliziumdioxid der Insel 22 liegt dann in bekannter Weise in nichtkristalliner, amorpher Form vorβ Die innerhalb der Insel 22 verbleibenden Abschnitte der Schicht 90 umfassen die Inseln 16 und aus monokristallinem Silizium0
Eine dünne Schicht aus P-leitendem Silizium, z.B. einer Dicke von 10000 S mit einer Bor-Dotierkonzentration in der Größenordnung, von 1 χ 10 Atomen/cm , wird als nächste auf der Oberfläche des Werkstücks abgeschieden, wobei beispielsweise bekannte pyrolytische Niederschlagsverfahren angewendet werden«, Unter Verwendung üblicher Maskier- und Ätzverfahren wird die Siliziumschicht dann begrenzt, so daß die voneinander entfernten Schichten 52, 54 und 56 (Fig. 8 und 9) auf der Insel 22 gebildet werden. Da das Siliziumdioxidmaterial der Insel 22 nichtkristallin ist, wird das Silizium an den Stellen, an denen es mit der Oberfläche 104 der Siliziumdioxid-Insel 22 in Berührung steht, polykristallin.
Wie zu-erkennen ist, berühren die Schichten 52, 54 und nur die Insel 22 und haben von den Halbleiterinseln 16 und 18 Abstand. Diese Trennung der Schichten 52, 54 und 56 von den Inseln 16 und 18 verbessert die elektrische Isolation zwischen den verschiedenen Bauelementen des Schaltungsbauteils 10 und verbessert so die Leistung des Bauteilsο
Die Siliziumnitrid-Maskierschicht 92 wird dann beispielsweise durch Ätzen entfernt, und das Werkstück ist nunmehr für die'Bildung der Halbleiterbauelemente in ihm
309817/0650
vorbereitete(Unter bestimmten, vom speziellen herzustellenden Bauteil abhängigen Umständen kann die Siliziumnitridschicht 92 auch bestehenbleiben und während der folgenden Herstellungsschritte weiter verwendet werden.) Die aus monokristallinem Silizium bestehenden, voneinander entfernten Inseln 16 und 18 stehen nun für die Herstellung von Bauelementen zur Verfügung, wie sie normalerweise in "Träger"-Silizium hergestellt werden, d.h. bei denen das Substrat aus Halbleitermaterial besteht. Die Dünnschichten 52, 54 und 56 aus polykristallinem Silizium stehen für die Herstellung bestimmter Arten von Bauelementen zur Verfügung, die normalerweise in Halbleiter-Dünnschichten auf isolierendem Substrat hergestellt werden, wobei als Beispiel die bekannten Silizium-Saphir-Bauelemente (SOS) dienen können,, Der Vorteil solcher Bauteile, bei denen eine Dünnschicht auf einem isolierenden Substrat aufgebracht ist, liegt darin, daß eine verminderte elektrische Kopplung zwischen den verschiedenen Bauelementen erzielt wird, wodurch Schaltungen · höherer elektrischer Leistung geschaffen werden. Die Dicke der "Dünnschichten" aus Halbleitermaterial bei solchen Bauteilen ist zwar nicht kritisch, liegt jedoch im allgemeinen unterhalb von 20000 Ä.
Es können zwar nicht alle Arten von Halbleiterbauteilen, die normalerweise in Dünnschichten aus Halbleitermaterial erzeugt werden können, in den Schichten 52, 54 und 56 hergestellt werden, da diese Schichten aus polykristallinem Material bestehen, jedoch können bestimm-'-te Arten von Halbleiterbauteilen auf diese Weise hergestellt werden. So können beispielsweise p-n-Übergangs-Dioden, Schottky-Sperrschicht-Dioden und Feldeffekttransistoren mit isolierter Gate-Elektrode mit üblicher
309817/0660
elektrischer Leistung im polykristallinem Material erzeugt werden.
In der Forschung werden im Augenblick verschiedene Verfahren zum Abscheiden bestimmter Isoliermaterialien, z.B. Aluminiumoxid', in kristalliner Form auf einem Substrat entwickelt. Wenn sich diese Verfahren als erfolgreich erweisen, kann ein kristallines Isoliermaterial als Substrat für die Dünnschichten 52, 54 und 56 verwendet werden, so daß die Siliziumschichten dann unter epitaktischen Bedingungen auf dem kristallinen Substrat niedergeschlagen werden können. Das heißt, wegen des kristallinen Substrats können die Siliziumschichten 52, 54 und 56 anstelle in polykristalliner in monokristalliner Form niedergeschlagen werden. Mit solchen monokristallinen Schichten können Halbleiterbauteile von erheblich verbesserter Qualität hergestellt werden.
Zur Vervollständigung des Bauteils werden Standard-Maskier- und Diffusionsverfahren zum Bilden der verschiedenen Zonen der einzelnen Halbleiterbauelemente des Bauteils verwendet. Sehr wesentlich ist dabei die Tatsache, daß bestimmte Diffusionsvorgänge zum Bilden der Zonen in den "Träger"-Silizium-Inseln 16 und 18 gleichzeitig mit der Bildung von Zonen in den verschiedenen Dünnschichten 52, 54 und 56 angewendet werden können. So wird beim Durchführen einer Diffusion zum Erzeugen von P-Leitung die P-leitende Basiszone 32 (Fig. 10) der Insel 18 gleichzeitig mit der Umwandlung der Schicht 56 von ihrer nach der ursprünglichen Aufbringung schwachen P-Leitung zu starker P-Leitung dotiert (beispielsweise wird die Schicht 56 bis auf eine Oberflächenkonzentration von etwa 1 χ 10 Atomen/cm mit Bor dotiert). Anschließend wird unter der Einwir-
309817/0650
kung einer Diffusion zum Erzeugen von N-Leitung die Kollektor-Kontaktzone 48 der Insel 16 und die Emitterzone 30 der Insel 18 gleichzeitig mit der Source-Zone 64 und der Drain-Zone 68 in der Dünnschicht 52 und die Zone 76 in der Dünnschicht 54 gebildet.
Jeder Diffusionsschritt der verschiedenen Schichten 52, 54 und 56 wird vorzugsweise so durchgeführt, daß die gesamte Dicke (z.B0 1000 ft) dieser Schicht erfaßt wird. Die Tiefe der Diffusionen in den Schichten 16 und 18 zum Bilden der Zonen 48 "bzw«, 30 ist zwar geringer (z.B0 5000 ft) als die zur Durchdiffundierung der Schichten 52, 54 und 56 erforderliche Tiefe, jedoch können diese Diffusionen trotzdem gleichzeitig durchgeführt werden, weil die Diffusionsgeschwindigkeit im polykristallinen Silizium der Schichten 52, 54 und 56 erheblich größer als die Diffusionsgeschwindigkeit im monokristallinen Silizium der Inseln 16 und 18 ist.
Zum Abschluß wird in bekannter Weise eine dünne Schicht 42 (Fig., 2) aus Siliziumdioxid theimisch auf den freiliegenden Oberflächen der verschiedenen Körper aus Silizium aufgewachsen, Öffnungen werden zum Freilegen ver- schiedener Abschnitte der darunterliegenden Siliziumkörper eingebracht und eine Metallschicht, beispielsweise aus Aluminium mit einer Dicke von 10000ft auf dem Werk-, stück abgeschieden und in bekannter Weise begrenzt, um die verschiedenen in den Fig. 1 und 2 gezeigten Elektroden und Verbindungsleitungen zu bilden,,
Die Oberfläche der zusammengesetzten Schicht 14 (Fig. 2) ist, wie oben erwähnt, eben, wodurch Stufen zwischen den verschiedenen Inseln der Schürt 14 vermieden werden und die Gefahr des Auftretens von Diskontinuitäten in
309817/0650
den zwischen den einzelnen Inseln der Schicht 14 verlaufenden metallischen Verbindungsleitungen verringert wirdo Obgleich die dünnen Siliziumschichten 52, 54 und 56 sowie die verschiedenen Isolierdeckschichten 42 Stufen auf dem Bauteil 10 bilden, ist die Größe dieser Stufen unter Berücksichtigung der Dicke der Schichten 52, 54 und 56 in der Größenordnung von 10000 & und der Dicke der Isolierschicht 42 in der Größenordnung von 1000 £ vergleichsweise gering, so daß nennenswerter Ausschuß infolge von Diskontinuitäten der Verbindungsleitungen nicht zu erwarten ist„
In Figo 11 ist ein weiteres Ausführungsbeispiel der Erfindung gezeigt, bei dem in der Schicht 90 auf dem Substrat 12 keine Ausnehmung 100 (Fig. 6) gebildet ist, sondern der von der Maskierschicht 92 freigegebene Abschnitt 94 (Fig. 4 und 5) der Schicht 90 thermisch oxidiert ist und eine Insel 22' (Fig. 11) aus Siliziumdioxid bildet. Beim Oxidationsprozeß ist die Schicht über ihre ganze Schichtdicke oxidiert, so daß die resultierende Insel 22' auf diese Weise um eine etwa der Dicke der Schicht 90 entsprechende Dicke über die Oberfläche der Schicht 90 vorsteht. Dies ergibt sich als Ergebnis des Oxidationsschritts, bei dem Sauerstoff in das Silizium eingeführt wird. Die dünnaiSchichten 52, 54 und 56 aus Silizium werden dann auf der Oberseite der Insel 22! gebildet. Die Fertigstellung dieses Werkstücks kann in der gleichen Weise erfolgen, wie die Fertigstellung des in Fig. 8 gezeigten Werkstücks·
Ein Vorteil des in Fig. 11 gezeigten Ausführungsbeispiels liegt darin, daß die Insel 22' mit einer extrem ebenen und glatten Oberfläche hergestellt werden kann. Beim zuerst beschriebenen Ausführungsbeispiel, bei dem eine
3098 1 7/0650
Ausnehmung 100 gebildet wurde, kann das zum Bilden der Ausnehmung vorzugsweise angewendete Ätzen zu einer etwas rauhen und unebenen Oberfläche am Grund der Ausnehmung führen. Die in der Ausnehmung 100 thermisch erzeugte Insel 22 (Fig. 7) neigt dazu, diese Rauhigkeit abzubilden oder zu reproduzieren, wodurch für die Oberfläche der Insel 22 ebenfalls die Gefahr besteht, etwas rauh und uneben zu werden. Um bestmögliche Reproduzierbarkeit der Eigenschaften der verschiedenen Bauteile zu erzielen, ist es wünschenswert, daß die.Inseln, auf deren Oberflächen die dünnen Halbleiterschichten und Verbindungsleitungen gebildet werden, glatte Oberflächen habeno
Im zuletzt beschriebenen Ausführungsbeispiel bilden die Kanten 110 der Insel 22* zwar Stufen relativ zu den anderen Inseln 16 und 18 und der Schicht 90, jedoch ist es möglich, die Insel 22 * von solcher Dicke herzustellen, z.B. mit einer Stufenhöhe von etwa 10000 2. und vorzugsweise weniger als 20000 Ä, daß diese Stufen keinen Anlaß zu Schwierigkeiten bezüglich der Bildung der metallischen Verbindungen bieten.
309817/0650

Claims (1)

  1. RCA Corporation, 30, Rockefeller Plaza, New York, N.Y. 10020 (V.St.A.)
    Patentansprüche:
    1.J Integrierte Schaltung, gekennzeichnet durch einen monolithischen Körper mit mindestens einer ersten, aus Halbleitermaterial bestehenden Zone (16, 18) benachbart einer zweiten aus Isoliermaterial bestehenden Zone (22), auf der eine dünne Schicht (52, 54, 56) aus Halbleitermaterial, die keinen direkten Kontakt zur ersten Zone (16> 18) hat, liegt, durch mindestens ein Halbleiterbauelement (z.B. 28) in der ersten Zone (16, 18) und mindestens ein Halbleiterbauelement (z.B. 62) in der Schicht (52, 54, 56), und durch mindestens eine auf der Oberfläche der ersten Zone (16, 18) und der Oberfläche der zweiten Zone (22) angeordnete metallische Verbindungsleitung (40, 40', 70) für die Bauelemente (28; 62).
    2. Schaltung nach Anspruch 1, dadurch gek.ennzeichnet , daß die Oberflächen der ersten und der zweiten Zone (16, 18; 22) im wesentlichen in der gleichen Ebene liegen, und daß eine der Verbindungsleitungen zwischen diesen Oberflächen verläuft.
    3. Schaltung nach Anspruch 1, dadurch gekenn zeichnet , daß die zweite Zone (221) über die Oberfläche der ersten Zone (16, 18) um etwa 10000 % vorspringt, und daß die Schicht (52, 54, 56) aus Halbleitermaterial eine Dicke von etwa 10000 S besitzt.
    30981 7/0650
    r. Schaltung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß in einem Körper (9'O) aus monokristallinem Silizium eine Ausnehmung (100) gebildet ist, und daß ein Wandabschnitt der Ausnehmung zur Bildung der zweiten Zone (22) oxidiert ist, während die erste Zone (16, 18) von einem unoxidierten Abschnitt des Körpers (90) gebildet wird.
    5. Verfahren zum Herstellen einer integrierten Schaltung, dadurch gekennzeichnet , daß in einem Körper aus monokristallinem Halbleitermaterial, ein Abschnitt derart behandelt wird,; daß im Körper eine Insel aus Isoliermaterial entsteht, daß auf die Insel eine dünne Schicht aus Halbleitermaterial aufgebracht wird, daß sowohl im aus Halbleitermaterial bestehenden Körper als auch in der dünnen Schicht ein Halbleiterbauelement gebildet wird, und daß Anschlüsse für die Bauelemente auf der Oberfläche des Körpers und auf einer Oberfläche der Insel aufgebracht werden.
    6. Verfahren nach Anspruch 5, dadurch "ge-*·, kennzeiqhnet , daß die Oberfläche des Körpers und die Oberfläche der Insel im wesentlichen in einer Ebene liegend und die Anschlüsse zwischen und auf diesen Oberflächen gebildet werden.
    7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeich net , daß als Halbleitermaterial Silizium und als Isoliermaterial Siliziumdioxid verwendet wird.
    8I Verfahren nach Anspruch 5, dadurchgekenn; zeichnet , daß in einen, Abschnitt eines HaIb-
    309 8 17/0650
    leiterkörpers an dessen Oberfläche zum Bilden einer ersten Zone relativ hoher Leitfähigkeit Dotierstoffe hoher Konzentration eindiffundiert werden, daß auf der Oberfläche des Körpers epitaktisch eine Schicht aus monokristallinem Silizium abgeschieden wird, daß die Schicht über ihre gesamte Dicke oxidiert wird, um sie abschnittsweise in Siliziumdioxid umzuwandeln und so zwei durch die Abschnitte getrennte Inseln aus Silizium zu schaffen, wobei die Inseln mit der ersten Zone des Substrats in Berührung stehen und dadurch elektrisch miteinander verbunden sind, daß auf einer Oberfläche einer der Abschnitte aus Siliziumdioxid innerhalb von dessen Rändern mit Abstand voneinander dünne Schichten aus Halbleitermaterial aufgebracht werden, daß innerhalb der beiden Inseln aus Halbleitermaterial mindestens ein Halbleiterbauelement und mindestens in einer der dünnen Schichten ebenfalls ein Halbleiterbauelement gebildet wird, und daß elektrische Verbindungsleitungen für die Bauelemente auf den Oberflächen der Inseln und auf den Oberflächen der dünnen Schichten vorgesehen werden, wobei ein Teil der Verbindungsleitungen von den Halbleiterinseln zur Oberfläche der Abschnitte verläuft.
    9. Verfahren nach Anspruch 8, dadurch gekennzeichnet , daß die Oberflächen der Inseln und der Abschnitte im wesentlichen planparallel angeordnet werden.
    10. Verfahren nach Anspruch 8, dadurch gekennzeichnet , daß eine weitere dünne Schicht aus Halbleitermaterial mit für eine gute elektrische Leitfähigkeit hoher Dotierstoffkonzentration vorgesehen wird, daß auf einen Abschnitt der weiteren Schicht eine Isolierschicht aufgebracht wird, und daß eine der Verbindungsleitungen über den beschichteten Abschnitt der weiteren Schicht geführt wird.
    309817/065 0
    1i1« Terfönren nach einem oder mehreren der ilinspracne .8 Ms 110» d a d Bi > c k gekeEnzeicii'net „ daJBl feelm Bilden.' der MaOLMeiterMiiieleniente eine gleichzeitige Diffiision eines die Leiifcfaiiigfeeii Batierstoffs in vrenigsfeeaas eine der ImselB. amis, UBM. HüaiteriailL iaioid in wenigstens eine der dlinneia Sdoiciiten lisru; isird. ' ■
    ¥erfaliren nacii einem oder menreren der itosprüiclie 8"Ms 1 d a d m. r c η gekennzeiolm e""'"fe ' „ daB die ne Senieirfc aes poHjUsrisüraLÜLinem Siliz'inrm nergesfellLit wird wobei in ihr die Diffiisionsifciefe großier als die Tiefe der gleichzeitigen Bififtasioaa in die Insel ist,.,
DE2235185A 1971-10-21 1972-07-18 Monolithische integrierte schaltung Pending DE2235185A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US19145571A 1971-10-21 1971-10-21

Publications (1)

Publication Number Publication Date
DE2235185A1 true DE2235185A1 (de) 1973-04-26

Family

ID=22705564

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2235185A Pending DE2235185A1 (de) 1971-10-21 1972-07-18 Monolithische integrierte schaltung

Country Status (12)

Country Link
US (1) US3791024A (de)
JP (1) JPS5112992B2 (de)
AU (1) AU462435B2 (de)
BE (1) BE786089A (de)
CA (1) CA967288A (de)
DE (1) DE2235185A1 (de)
ES (2) ES404273A1 (de)
FR (1) FR2156543B1 (de)
GB (1) GB1339095A (de)
IT (1) IT956533B (de)
NL (1) NL7209192A (de)
SE (1) SE376327B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
US4094057A (en) * 1976-03-29 1978-06-13 International Business Machines Corporation Field effect transistor lost film fabrication process
JPS5721856B2 (en) * 1977-11-28 1982-05-10 Nippon Telegraph & Telephone Semiconductor and its manufacture
US4199384A (en) * 1979-01-29 1980-04-22 Rca Corporation Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands
JPH0628313B2 (ja) * 1982-01-19 1994-04-13 キヤノン株式会社 半導体素子
US4481707A (en) * 1983-02-24 1984-11-13 The United States Of America As Represented By The Secretary Of The Air Force Method for the fabrication of dielectric isolated junction field effect transistor and PNP transistor
JPS6072243A (ja) * 1983-09-28 1985-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US4879585A (en) * 1984-03-31 1989-11-07 Kabushiki Kaisha Toshiba Semiconductor device
US4897698A (en) * 1984-10-31 1990-01-30 Texas Instruments Incorporated Horizontal structure thin film transistor
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
US5525536A (en) * 1991-12-26 1996-06-11 Rohm Co., Ltd. Method for producing SOI substrate and semiconductor device using the same
US5952695A (en) * 1997-03-05 1999-09-14 International Business Machines Corporation Silicon-on-insulator and CMOS-on-SOI double film structures
US5889293A (en) * 1997-04-04 1999-03-30 International Business Machines Corporation Electrical contact to buried SOI structures
US5834350A (en) * 1997-06-11 1998-11-10 Advanced Micro Devices, Inc. Elevated transistor fabrication technique
US6353246B1 (en) * 1998-11-23 2002-03-05 International Business Machines Corporation Semiconductor device including dislocation in merged SOI/DRAM chips
JP4540146B2 (ja) 1998-12-24 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6259135B1 (en) 1999-09-24 2001-07-10 International Business Machines Corporation MOS transistors structure for reducing the size of pitch limited circuits
BR112012028026A2 (pt) 2010-05-05 2017-03-28 Eberhard Von Huene & Ass Inc sietema de painel de parede movível e desmontável

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements
US3359467A (en) * 1965-02-04 1967-12-19 Texas Instruments Inc Resistors for integrated circuits
US3442011A (en) * 1965-06-30 1969-05-06 Texas Instruments Inc Method for isolating individual devices in an integrated circuit monolithic bar
US3519901A (en) * 1968-01-29 1970-07-07 Texas Instruments Inc Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation

Also Published As

Publication number Publication date
IT956533B (it) 1973-10-10
CA967288A (en) 1975-05-06
ES404273A1 (es) 1975-06-01
JPS4850679A (de) 1973-07-17
JPS5112992B2 (de) 1976-04-23
GB1339095A (en) 1973-11-28
AU4573072A (en) 1974-03-07
BE786089A (fr) 1972-11-03
FR2156543B1 (de) 1977-08-26
FR2156543A1 (de) 1973-06-01
SE376327B (de) 1975-05-12
AU462435B2 (en) 1975-06-26
NL7209192A (de) 1973-04-25
ES410640A1 (es) 1975-12-01
US3791024A (en) 1974-02-12

Similar Documents

Publication Publication Date Title
DE2916364C2 (de)
DE2235185A1 (de) Monolithische integrierte schaltung
DE3202608C2 (de)
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3437512A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE2223699A1 (de) Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE1764274B2 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2657822C2 (de)
DE2028632C3 (de) Zenerdiode
DE3587797T2 (de) Transistor mit horizontaler Struktur und Verfahren zu dessen Herstellung.
DE2857837C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3129755C2 (de) Verfahren zur Herstellung einer I↑2↑L-Halbleiterschaltungsanordnung
DE2131993C2 (de) Verfahren zum Herstellen eines niederohmigen Anschlusses
DE1614286C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OHN Withdrawal