DE2131993C2 - Verfahren zum Herstellen eines niederohmigen Anschlusses - Google Patents

Verfahren zum Herstellen eines niederohmigen Anschlusses

Info

Publication number
DE2131993C2
DE2131993C2 DE19712131993 DE2131993A DE2131993C2 DE 2131993 C2 DE2131993 C2 DE 2131993C2 DE 19712131993 DE19712131993 DE 19712131993 DE 2131993 A DE2131993 A DE 2131993A DE 2131993 C2 DE2131993 C2 DE 2131993C2
Authority
DE
Germany
Prior art keywords
zone
diffusion
impurities
layer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19712131993
Other languages
English (en)
Other versions
DE2131993A1 (de
Inventor
Theo 7100 Heilbronn Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Electronic GmbH
Original Assignee
Telefunken Electronic 7100 Heilbronn GmbH
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic 7100 Heilbronn GmbH, Telefunken Electronic GmbH filed Critical Telefunken Electronic 7100 Heilbronn GmbH
Priority to DE19712131993 priority Critical patent/DE2131993C2/de
Publication of DE2131993A1 publication Critical patent/DE2131993A1/de
Application granted granted Critical
Publication of DE2131993C2 publication Critical patent/DE2131993C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines niederohmigen Anschlusses an die Kollektorzone eines Planar-Epitaxial-Transistors nach dem Oberbegriff des Anspruches 1.
Ein derartiges Verfahren ist aus der DE-OS 20 48 945 bekannt. Halbleitergrundkörper und epitaktisch abgeschiedene Schicht weisen dabei jedoch den gleichen Leitungstyp auf, so daß eine Umdoticrung im Bereich des Kollektorkontaktes unerläßlich ist. Bei dem bekannten Verfahren wird unter der Kollektorzone eine hochdotierte Halbleiterzone vom Leitungstyp der Kollektorzone erzeugt, die mindestens die Ausdehnung der Basiszone aufweist, so daß diese unter der Basis/one liegende Zone sehr niederohmig und daher ein Slronuibführungsbereii'h der Kollektorzone ist. Solche hochdotierten Zonen unter der Kollektorzone werden vielfach als »vergrabene Schichten« oder als »buried layer« bezeichnet. Sie werden dadurch hergestellt, daß man in
r) einen Halblcilergrundkörper vom ersten Leitungstyp zunächst eine flache aber sehr hochdotierte Zone vom zweiten Lciiungslyp einbringt Danach wird auf die so dotierte Oberflächenscite des Halbleitergrundkörpers eine Halblcitcrsehicht vom ersten Leitungstyp ,epitak-
tisch abgeschieden. Die Kollektorzone und der Kollektorkontakibereich werden durch Ausdiffusion aus der »vergrabenen Schicht« hergestellt. Die Basis- und die Emitterzone werden nacheinander in die epitaktisch abgeschiedene Schicht eindiffundiert, wobei gleichzeitig der Kollcktorkontaktbereich bis zur Halbleiteroberfläche ausdiffundiert. Dies hat den Nachteil, daß bei der Eindiffusion von der Basis- und der Emitterzone die Verfahrensparameter so gewählt werden müssen, daß die angestrebte Ausdiffusion des Kollektorkontaktbereichs erzielt wird.
Bei anderen Planartransistoren, wie sie beispielsweise aus der US-PS 34 79 233 bekannt sind, weist die epitaklisch abgeschiedene Halbleiterschicht den zweiten Leitungstyp (»Kollektorleitungstyp«) auf. In die epitaktisehe Halblciterschicht, die bei diesen Transistoren als Kollektorzone dient, wird über der hochdotierten Zone vom zweiten Leitungstyp eine Basiszone vom ersten Leitungslyp und abschließend in die Basiszone die Emitterzone vc.n zweiten Leitungslyp eindiffundiert. In der US-PS 34 79 233 wird beschrieben, wie mit der Eindiffusion der Basiszone ein nicht bis zur Halbleiteroberfläche reichender Kollektorkontaktbereich aus in den Halbleilergrundkörper zuvor im Abstand von der die vergrabene Schicht ergebenden Oberflächenzone eingebrachten Oberflächenzonen ausdiffundiert wird. Der Kollektorkontaktbereich wird durch eine zusätzliche Diffusion von der Halbleiteroberfläche aus, die zusammen mit der Eindiffusion der Emitterzone erfolgt, vervollständigt. Bei den Diffusionsprozessen finden die allgemein be-
kannten Maskicrungs- und Ätzverfahren Verwendung.
Als Maskierungsschichten können Schichten aus Siliziumdioxid. Siliziumniirid oder andere diffusionshemmenden Stoffen verwendet werden.
Der vorliegenden Erfindung liegt nun die Aufgabe zugrunde, das bekannte Verfahren zum Herstellen von Planar-Epitaxial-Transistorcn mit einer epitaklisch abgeschiedenen Schicht vom Leitungstyp der Kollektorzone /.u vereinfachen, wobei insbesondere bei der Eindiffusion der Basis- und der Emitterzone alle Verfahrensparaincter frei wählbar und nicht von der Herstellung der Kollektorkontaktbereiche abhängig sein sollen. Diese Aufgabe wird bei einem Verfahren nach dem Oberbegriff des Anspruches 1 durch die im kennzeichnenden Teil des Anspruches 1 angegebenen Maßnahmen gelöst.
Das Verfahren nach der Erfindung hat den Vorteil, daß der niederohmige Kollektorkontaktbereich ohne kapazitätscrhöhende Sperrschichtbildung bis zur Halbleiteroberfläche reicht und während der Eindiffusion der Separationsdiffusionszonen hergestellt wird, so daß diese Kollektorkontaktbercichc bereits vor der Eindiffusion der Basis- und der Emitterzone im wesentlichen fertiggestellt sind.
Der Kollektorkoniaktbcreich kann noch zusätzlich in seiner Dotierung durch ein Diffusion von außen verstärkt werden. Hierzu kann beispielsweise die Emitterdiffusion dienen, bei der Störstellen vom zweiten Leitungstyp in die zuvor erzeugte Basiszone vom ersten
Leitungstyp eindiffundiert werden. Diese Störstellen können gleichzeitig durch entsprechende Maskierung der Halbleiteroberfläche in den an die Oberfläche stoßenden Teil des Kollektorkontaktbereichs eindiffundiert werden, so daß sich die Dotierung dieses Pereichcs weiter erhöht.
Das Verfahren nach der Erfindung kann auch vorteilhaft bei der Herstellung der Transistoren in 'migrierten Schaltungen angewandt werden.
der Separationsdiffusions/.onen mit einer ringförmigen öffnung 10 versehen wird. Durch diese Üffnung werden bei etwa 1200°C in den Halbleiterkörper P-Leitung erzeugende Störstellen, wie beispielsweise Boratome, eindiffunuicrt. Die Diffusion wird dabei solange durchgeführt, bis die P' -leitende Separatioiiüdiffusionszone 9 sich mit dem P-Ieitenden Halbleitergrundkörper 1 verbindet. Während dieser Diffusion diffundieren die Stör-
stellen aus der Zone 3 und dem Bereich 4 weiter in die
Das Verfahren nach der Erfindung und seine weitere io epitaktische Schicht 5 ein. Die Störstellen aus dem Bevorteilhafte Ausgestaltung soll in einem /* usführungs- reich 4 erreichen dabei die Halbleiteroberfläche und beispiel anhand der F i g. 1 bis 5 noch näher erläutert erzeugen einen Bereich 8. der niederohmiger ist als der werden. In den Figuren sind Schnitte eines Planar-Epita- übrige Teil der N-Ieitenden epitaktischen Scliicht 5 und xial-Transistors. der Teil einer integrierten Schaltung ist. mit der vergrabenen Schicht 3 in Verbindung steht. Die nach verschiedenen Verfahrensschritten dargestellt. 15 Störstellen in dem Bereich 8 werden auch während der
Die F i g. 1 zeigt einen Halbleitergrundkörper 1 beispielsweise aus einkristallinem Silizium, der P-Ieiicnd ist und einen spezifischen Widerstand von etwa 5 bis 10 Ohm cm aufweist. Die eine Oberflächenseite dieses Grundkörpers ist mit einer diffusionshcmmenc'en Maskierungsschicht 2 bedeckt, die beispielsweise aus Siliziumdioxid oder Siliziumnitrid besteht. In diese Maskierungsschicht wird durch Ätzen unter Verwendung einer Photolackmaske eine öffnung eingebracht, durch die die ersten Störstellen in den Siliziumgrundkörper 1 eindiffundiert werden. Diese ersten Störstellen erzeugen im Halbleitergrundkörper 1 die N+-dotierte vergrabene Schicht 3, die beispielsweise 4 bis 5 μΓη tief in den Halbleitergrundkörper reicht und eine Störstellenkonzentration von etwa 1020 Atome/cm' aufweist. Die ersten Störstellen bestehen vorzugsweise aus Antimonoder Arsenatomen.
Nach der Eindiffusion der die vergrabene Schicht ergebenden Zone 3 wird die Halbleiteroberfläche, wie F i g. 2 zeigt, neu maskiert. Dabei wird die Maskierungs-
20
15 noch sich anschließenden Basis- und Emitterdiffusion weiter j-.ur Halbleiteroberfläche diffundieren, so daß die Störstellenkonzentration an der Oberfläche weiter zunimmt.
Schließlich wird. vgl. Fig.5, in die Kollektorzone über der vergrabenen Schicht 3 mit Hilfe einer bekannten Maskierung eine Basiszone 17 vom P-Leitungstyp und in die Basiszone eine Emitterzone 18 vom N-Leitungstyp eindiffundiert. An die Basis- und die Emitterzone werden Kontakte 12 und 13 angebracht. Die Kollektorzone wird über den mit der vergrabenen Schicht 3 verbundenen und zur Halbleiteroberfläche reichenden N + -leitenden Kontaktbereich 8 angeschlossen. Der Kollektorkontakt ist in der F i g. 5 mit der Ziffer 11 bezeichnet. Alle Kontakte werden vorzugsweise in Form von Leitbahnen 14, 15 bzw. 16 auf eine Isolierschicht geführt und enden auf diesen an großflächigen Anschlußteilcn.
Es soll darauf hingewiesen werden, daß der Kollektorkontaktbereich 8 auch ringförmig ausgebildet und
schicht 2 so ergänzt, daß sie nur über einen Randbereich der Zone 3 mit einer Öffnung versehen ist. Dieser Randbereich liegt unter der Stelle, wo später der Kollektorkontakt angebracht werden soll. Durch diese öffnung werden in die Zone 3 weitere Störstellen eindiffundiert, die gleichfalls den zweiten Leitungstyp erzeugen. Diese Störstellen haben jedoch die Eigenschaft, daß sie im Halbleitergrundkörper unter gleichen Bedingungen schneller diffundieren als die ersten Störstellen, die zur Erzeugung der Zone 3 verwendet wurden.
Diese zweiten Störstellen bestehen bei den oben genannten Dotierungsverhältnissen vorzugsweise aus Phosphoratomen, die innerhalb der Zone 3 einen N+ -dotierten Bereich 4 bilden, dessen Störstellenkonzentration etwa 1021 Atome/cmJ beträgt.
Danach wird, vgl. F i g. 3, die Maskierungsschicht 2 von der Halbleiteroberfläche entfernt. Auf die mit der Zone 3 und dem Bereich 4 versehene Oberflüchenseite des Halbleitergrundkörpers wird eine Halbleiterschicht 5, die N-Ieitend und vorzugsweise hochohmig ist, abgeschieden. Bei der epitaktischen Abscheidung wirkt auf den Halbleitergrundkörper eine Temperatur von etwa HOO0C ein. Dabei diffundieren die Störstellen der Zone 3 des Bereichs 4 in den Halbleitergrundkörper und in die epitaktische Schicht 5 weiter ein. Wie in der F i g. 3 gezeigt, reicht die von der Zone 4 ausgehende Diffusionsfront 6 tiefer in die epitaktische Schicht 5 hinein als die von der Zone 3 ausgehende Diffusionsfronl 7. Dies ist darauf zurückzuführen, daß die Störstellenatome der Zone 4 rascher diffundieren.
Nach der Herstellung der epitaktischen Schicht 5 wird die Halbleiteroberfläche, vgl. Fig.4, erneut mit einer Maskierungsschicht 2 bedeckt, die zur Erzeugung mit einem entsprechenden ringförmigen Anschluß an der Halbleiteroberfläche versehen werden kann.
Es ist selbstverständlich, daß die im Ausführungsbeispiel genannten Leitungstypen der Zonen und Bereiche sowie des Halbleitergrundkörpers alle umgekehrt werden können.
Während der Eindiffusion der Emitterzone 18 kann in die Mas'-.ierungsschicht 2 auch über den Kollektorkontaktbereich 8 ein Diffusionsfenster angebracht werden. Die die Emitterzone 18 erzeugenden Störstellen diffundieren dann auch in diesen freigelegten Bereich der Kollektorzone ein und senken den Bahnwiderstand des Kollektorkontaktbereiches weiter ab. Hierdurch wird die Leitfähigkeit des niederohmigen Stromwegs durch den ausdiffundierten Kollektorkontaktbereich 8 und die vergrabene Schicht 3 noch verstärkt.
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche.
1. Verfahren zum Herstellen eines niederohmigcn Anschlusses an die Kollektorzone eir-\:s Planar-Epitaxial-Transistors. bei dem in einen Grundkörper (I) vom ersten Leitungstyp erste Störstellen eindifiundiert werden, die eine hochdotierte erste Zone (3) vom zweiten Le'tungstyρ erzeugen und in den Randbereich dieser ersten Zone (3) in großer Konzentration zweite Störstellen eindiffundiert werden, die gleichfalls den zweiten LeitungslyD e/zeugen aber eine größere Diffusionsgeschwindigkeit als die ersten Störstellen aufweisen, und bei dem danach auf dem Halbleitergrundkörper (1) eine epitaktische, für die Aufnahme der Basis- und Emitterzone («7, !8) vorgesehene Schicht (5) abgeschieden wird, wobei bei der epitaktischen Abscheidung und den nnchfolgertden Prozessen die zweiten Störstellen durch die
ν ρ Epitaxieschicht (5) bis zur Halbleiteroberfläche aus-
V diffundieren und in der epiiaktischen Schicht (5) ei-
'* nen niederohmigen Bereich (8) bilden, der mit der i ersten Zone in Verbindung steht und an dem an der
. Halbleiteroberfläche ein Kollektorkontakt (11) angebracht wird, dadurch gekennzeichnet, daß die zweiten Störstellen in höherer Konzentration als die ersten Störstellen in die erste Zone (3) eingebracht werden, daß die epitaktisch abgeschiedene Schicht (5) den zweiten Leitungstyp der Ko! lektorzone aufweist und hnherohmiger als der ausdiffundierte niederohmige, mit dem Kollcktorkontakt (11) versehene Bereich (8) gleichen Leitungstyp
; ist, und daß die zweiten Störstellen durch die Epitaxieschicht (5) bib zur Halbleiteroberfläche während der Eindiffusion von bis zum Grundkörper (1) rei-
« chenden hochdotierten Separationsdiffusionszonen (9) vom ersten Leitungstyp ausdiffundiert werden, und daß danach die Basiszone (17) und die Emitterzone (18) in die epitaktische Schicht (5) eindiffundiert werden.
2. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß bei der Emitterdiffusion die die Emitterzone (18) erzeigenden Störstellen zusätzlich in den niederohmigen Kollektorkontaktbereich (8) eindiffundiert werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ausgehend von einem p-Icitenden Grundkörper (1) als erste Störstellen Arsen und Antimon und als zweite Störstellen Phosphor verwendet werden.
DE19712131993 1971-06-28 1971-06-28 Verfahren zum Herstellen eines niederohmigen Anschlusses Expired DE2131993C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19712131993 DE2131993C2 (de) 1971-06-28 1971-06-28 Verfahren zum Herstellen eines niederohmigen Anschlusses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19712131993 DE2131993C2 (de) 1971-06-28 1971-06-28 Verfahren zum Herstellen eines niederohmigen Anschlusses

Publications (2)

Publication Number Publication Date
DE2131993A1 DE2131993A1 (de) 1973-01-18
DE2131993C2 true DE2131993C2 (de) 1984-10-11

Family

ID=5811981

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712131993 Expired DE2131993C2 (de) 1971-06-28 1971-06-28 Verfahren zum Herstellen eines niederohmigen Anschlusses

Country Status (1)

Country Link
DE (1) DE2131993C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1221587B (it) * 1987-09-07 1990-07-12 S G S Microelettronics Spa Procedimento di fabbricazione di un dispositivo integrato monolitico a semiconduttore avente strati epitas siali a bassa concentrazione di impurita'

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3479233A (en) * 1967-01-16 1969-11-18 Ibm Method for simultaneously forming a buried layer and surface connection in semiconductor devices
FR1559607A (de) * 1967-06-30 1969-03-14
FR1559611A (de) * 1967-06-30 1969-03-14
BE758683A (fr) * 1969-11-10 1971-05-10 Ibm Procede de fabrication d'un dispositif monolithique auto-isolant et structure de transistor a socle

Also Published As

Publication number Publication date
DE2131993A1 (de) 1973-01-18

Similar Documents

Publication Publication Date Title
DE69031488T2 (de) Halbleitervorrichtung mit einem lateralen Bipolartransistor und entsprechende Herstellungsverfahren
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2823967C2 (de)
CH623959A5 (de)
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE68910169T2 (de) Verfahren zur Herstellung einer auf einem N-Typ-Substrat integrierten Schaltung, umfassend vertikale PNP- und NPN-Transistoren, die voneinander isoliert sind.
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2235185A1 (de) Monolithische integrierte schaltung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2954543C2 (de)
DE2063952A1 (de) Bipolartransistor
DE69033647T2 (de) Methode zur Herstellung einer Halbleiterstruktur für integrierte Hochleistungsschaltungen
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE69231272T2 (de) Verbesserte Struktur einer Schotty-Diode und Herstellungsprozeß dafür
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2019450C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2131993C2 (de) Verfahren zum Herstellen eines niederohmigen Anschlusses
DE2507038B2 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren

Legal Events

Date Code Title Description
OD Request for examination
8127 New person/name/address of the applicant

Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE

D2 Grant after examination
8364 No opposition during term of opposition