DE2916364C2 - - Google Patents

Info

Publication number
DE2916364C2
DE2916364C2 DE2916364A DE2916364A DE2916364C2 DE 2916364 C2 DE2916364 C2 DE 2916364C2 DE 2916364 A DE2916364 A DE 2916364A DE 2916364 A DE2916364 A DE 2916364A DE 2916364 C2 DE2916364 C2 DE 2916364C2
Authority
DE
Germany
Prior art keywords
impurity
doped region
layer
semiconductor substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2916364A
Other languages
English (en)
Other versions
DE2916364A1 (de
Inventor
Hiroshi Tokio/Tokyo Jp Shiba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE2916364A1 publication Critical patent/DE2916364A1/de
Application granted granted Critical
Publication of DE2916364C2 publication Critical patent/DE2916364C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft Halbleitervorrichtungen gemäß den Oberbegriffen der Patentansprüche 1 bzw. 3 sowie ein Ver­ fahren zu ihrer Herstellung.
Bekanntlich gibt es zwei Arten von Feldeffekttransistoren, wobei die einen als Isolierschicht- bzw. Sperrschicht-Feld­ effekttransistoren (im folgenden als JFET bezeichnet) und die anderen als Metalloxidhalbleiter-Feldeffekttransistoren (im folgenden als MOSFET bezeichnet) bezeichnet werden. Um die elektrischen Eigenschaften dieser Transistoren zu ver­ bessern, ist es vorteilhaft, die Flächen der Gate-, Drain- und Source-Bereiche, die Längen der Kanäle und die Streuka­ pazitäten zwischen Gate und Drain bzw. Source zu vermin­ dern. Beispielsweise wird bei einem MOSFET mit Silizium- Gate-Elektrode eine polykristalline Siliziumschicht, die über der Oberfläche eines Halbleitersubstrates liegt, se­ lektiv weggeätzt, um eine Elektrodenverdrahtung auszubil­ den. Das Substrat wird anschließend mit Störstoffen do­ tiert, um Drain- und Source-Bereiche auszubilden. Dieses Verfahren ist weitgehend vorteilhaft, da eine geringe Streukapazität zwischen Gate und Drain bzw. Source erreicht werden kann und sich die Gateelektrode in einer selbstein­ stellenden Beziehung zu den Drain- und Source-Bereichen be­ findet. Dieses Verfahren führt jedoch zu einer rauhen Sub­ stratoberfläche, wobei die Rauhtiefe der Dicke der polykri­ stallinen Siliziumschicht entspricht. Wenn anschließend Me­ tallverdrahtungen zur Verbindung mit den Elektrodenverdrah­ tungen geschichtet werden, treten häufig Fehlverbindungen bzw. Unterbrechungen oder Kurzschlüsse auf, so daß eine ge­ naue Musterbildung bei der Herstellung von Halbleitervor­ richtungen verhindert ist.
Aus der nicht vorveröffentlichten DE-OS 27 39 662 sind Halbleitervorrichtungen gemäß den Oberbegriffen der Pa­ tentansprüche 1 und 3 bzw. ein Verfahren gemäß dem Oberbe­ griff des Anspruchs 2 bekannt. Bei diesen Halbleitervor­ richtungen, die eine relativ ebene Oberfläche zeigen, ist ein zweiter störstoffdotierter Bereich in Kontakt mit einem ersten störstoffdotierten Bereich und mit einer Elektroden­ verdrahtungsschicht aus Silizium ausgebildet, wobei der zweite störstoffdotierte Bereich flacher ausgebildet ist als der erste störstoffdotierte Bereich. Daraus folgt, daß der Elektrodenanschlußwiderstand relativ hoch ist und nicht nur durch den im ersten Bereich fließender Strom begrenzt ist, sondern ebenfalls das Potential in der Elektrodenver­ drahtungsschicht ungewünscht vermindert ist. Des weiteren ist die Zeitkonstante aufgrund des Widerstandes in dem zweiten Bereich und der Kapazität zwischen dem ersten Be­ reich und dem Substrat relativ groß, was zu einer vermin­ derten Betriebsgeschwindigkeit führt.
Aus der US-PS 40 69 067 ist ein MOS-Feldeffekttransistor bekannt, bei dem die Source- und Drain-Bereiche durch poly­ kristallines Silizium dotiert sind. Die Source- und Drain- Bereiche sind tiefer ausgebildet als die relativ flachen Bereiche, die die Source- und Drain-Bereiche mit der poly­ kristallinen Siliziumverdrahtung verbinden. Die flachen Kontaktbereiche werden durch Eindiffundieren von Störstof­ fen aus einer störstoffdotierten polykristallinen Silizium­ verdrahtungsschicht, die mit einer Isolierschicht bedeckt ist, gebildet. Aufgrund dessen können die Kontaktbereiche nicht tiefer ausgebildet werden und zeigen einen höheren Widerstand als die tieferen Bereiche. Somit besitzt der be­ schriebene MOSFET große Source- und Drain-Ausgangswider­ stände.
Der Aufbau eines Isolierschicht- bzw. Sperrschicht-Feldef­ fekttransistors ist in der US-PS 38 28 230 beschrieben. Das Problem eines erhöhten Ausgangswiderstandes ist in dieser Druckschrift nicht behandelt.
Demgegenüber liegt der Erfindung die Aufgabe zugrunde, eine Halbleitervorrichtung zu schaffen, die eine im wesentlichen glatte Oberfläche aufweist und geringe Ausgangswiderstände besitzt, sowie ein Verfahren zu ihrer Herstellung anzuge­ ben.
Die Lösung dieser Aufgabe erfolgt durch eine Halbleitervor­ richtung mit den Merkmalen der Ansprüche 1 bzw. 3 sowie durch ein Herstellungsverfahren gemäß Anspruch 2.
Erfindungsgemäß stehen die Elektrodenverdrahtungsschichten in Kontakt mit tiefen Bereichen, was zu einem geringen Aus­ laßwiderstand führt. Der Betriebsstrom wird nicht durch den Auslaßwiderstand begrenzt, was zu exzellenten Hochfre­ quenzeigenschaften und zu verbesserten Eigenschaften hin­ sichtlich des Hochleistungsbetriebes führt. Des weiteren ist mit dem geringen Auslaßwidersand ein sehr geringer Span­ nungsverlust verbunden, so daß der Leistungsverlust mini­ miert und die Integrationsdichte erhöht werden kann.
Bei dem erfindungsgemäßen Verfahren zur Herstellung der Halbleitervorrichtung werden die tiefen Bereiche gebildet, in dem Störstoffe von außerhalb in die polykristalline Siliziumschicht eingebracht werden, durch die die Stör­ stoffe in das Halbleitersubstrat eindiffundieren. Bei die­ sem Verfahren kann eine große Menge von Störstoffen von außerhalb in die polykristalline Schicht eingebracht wer­ den, so daß tiefe Bereiche ausgebildet werden können. Nach­ dem die Störstoffe durch die polykristalline Schicht hin­ durchgetreten sind, wird ein Teil der polykristallinen Siliziumschicht selektiv in Siliziumdioxid umgewandelt, während die verbleibende nicht oxydierte polykristalline Siliziumschicht eine Elektrodenverdrahtungsschicht bildet. Da die Umgebung der Elektrodenverdrahtungsschicht mit Sili­ ziumdioxid gefüllt ist, wird eine im wesentlichen flache Oberfläche der Elektrodenverdrahtungsschicht realisiert. Schließlich ergibt sich ein relativ kleiner Wert für die Streukapazität zwischen dem störstoffdotierten Bereich und der Elektrodenverdrahtungsschicht, da keine Überlagerung zwischen der Elektrodenverdrahtungsschicht und dem stör­ stoffdotierten Bereich in der ebenen Geometrie vorliegt.
Ausführungsbeispiele der Erfindung werden anhand der Zeich­ nungen näher beschrieben. Es zeigt
Fig. 1 einen Querschnitt durch eine herkömmliche Halbleitervor­ richtung;
Fig. 2 einen Querschnitt durch eine andere Halbleitervorrichtung;
Fig. 3 Verfahrensschritte zur Herstellung einer ersten Aus­ führungsform eines erfindungsgemäßen MOSFET mit P-Kanal, wobei die Fig. 3A bis 3H Querschnitte und die Fig. 3H′ eine Draufsicht auf Fig. 3H zeigt, und
Fig. 4 Verfahrensschritte zur Herstellung einer zweiten Aus­ führungsform eines erfindungsgemäßen JFET mit N-Kanal, wobei die Fig. 4A bis 4I Querschnittansichten und Fig. 4I′ eine Draufsicht auf die in Fig. 4I dargestellte Vorrichtung sind.
Fig. 1 zeigt einen bekannten MOSFET mit Silizium-Gate-Elektrode.
Der MOSFET weist eine Gate-Elektrode 6, eine mit einem Drain- Bereich 5 verbundene Drain-Elektrodenverdrahtung 7 sowie eine mit einem Source-Bereich 4 verbundenen Source-Elektrodenverdrahtung 8 auf. Bei dem MOSFET wird eine über der Oberfläche eines Halbleiter­ substrats 1 liegende polykristalline Siliziumschicht selektiv weg­ geätzt, um ein getrenntes Muster für die Elektrodenverdrahtungen 6 und 7 zu bilden. Dann werden zur Ausbildung des Drain-Bereichs 5 und des Source-Bereichs 4 Störstoffe in das Substrat 1 eingebracht. Dieser MOSFET hat den Vorteil, daß die Streukapazität zwischen der Gate-Elektrode 6 und den Drain-Bereich 5 und/oder dem Source-Be­ reich 4 klein gemacht werden kann, da sowohl der Drain-Bereich 5 als auch der Source-Bereich 4 in selbsteinstellender Beziehung be­ züglich der Gate-Elektrode 6 ausgebildet werden. Die Gate-Elektrode 6, die Drain-Elektrode 7 und die Source-Elektrode 8 machen jedoch die Oberfläche des Substrats 1 rauh, und zwar mit einer Rauh­ tiefe, die der Dicke der polykristallinen Schicht entspricht. Wenn damit Metallverdrahtungen 9 und 10 geschichtet werden, so neigen diese Verdrahtungen dazu, unterbrochen oder kurzgeschlos­ sen zu werden. Damit ist ein derartiger MOSFET nicht für inte­ grierte Schaltkreise mit Mehrschichtkonstruktion geeignet.
Der JFET weist ein Halbleitersubstrat mit darin ausgebildeten Drain-Bereich 22, Source-Bereich 26 und Gate-Bereich 25, sowie eine Gate-Elektrodenverdrahtung 28 und eine Source-Elektrodenverdrahtung 27 auf. Die Verdrahtungen 27 und 28 werden durch selektives Weg­ ätzen der polykristallinen Siliziumschicht gebildet. Dieser JFET weist auch den Nachteil einer rauhen Oberfläche aufgrund der Ver­ drahtungen auf. Zudem besitzt er eine große Streukapazität aufgrund der Überlappung der Source-Elektrodenverdrahtung 27 mit dem Gate- Bereich 25.
Fig. 3 zeigt die einzelnen Verfahrensschritte zur Herstellung einer bevorzugten Ausführungsform eines erfindungsgemäßen MOSFET mit P-Kanal. Zuerst wird ein N-störstoffdotierter Bereich als Kanalstopper einer Siliziumdioxidschicht 33 mit 1 µm Dicke für die Isolierung der Elektrodenverdrahtungen sowie eine Siliziumdioxid­ schicht 34 mit 0,1 µm Dicke als Gate-Isolierfilm auf der Oberfläche eines N-Siliziumsubstrats 31 mit einem spezifischen Widerstand von 4 Ωcm nach bekannten Herstellungsverfahren hergestellt, wie es in Fig. 3A dargestellt ist. Ein polykristalliner Siliziumfilm 35 mit 0,2 µm Dicke und eine Siliziumnitridschicht 36 mit 0,2 µm Dicke werden nacheinander auf die Oberfläche des Halbleiter­ substrats mit der bekannten Dampfbeschichtungstechnik aufge­ bracht, wie es in Fig. 3B dargestellt ist. Auf der Oberfläche der Siliziumnitridschicht 36 wird dann eine Photolackschicht 37 mit 0,8 µm Dicke aufgebracht. Es werden dann die Photolack­ schicht 37 und die Siliziumnitridschicht 36 entfernt, mit Aus­ nahme der Stellen, an denen die Elektrodenverdrahtungen ausge­ bildet werden sollen. Danach wird das Halbleitersubstrat mit Bor dotiert, und zwar nach der Ioneneinbautechnik, um P-stör­ stoffdotierte Bereiche 38 und 38′ auszubilden, wie es in Fig. 3C dargestellt ist. Bei dargestellten Ausführungsbeispiel wird der Boreinbau vorzugsweise mit einer Ioneneinbauenergie von 400 KeV und einer Ionendotierung von 1015/cm2 durchgeführt. Damit wird das Bor bis zu einer Tiefe von etwa 0,9 µm von der Substratober­ fläche aus gemessen eingebaut bzw. eingebracht. Das Bor erreicht jedoch nicht die Substratoberfläche, die mit der Siliziumdioxid­ schicht 33 oder der dicken Photolackschicht 37 bedeckt ist. Auf diese Weise wird eine selektive Dotierung des Substrats mit Bor automatisch durchgeführt. Beim nächsten Verfahrensschritt wird die Photolackschicht 37 entfernt und das Substrat wird dann der Behandlung einer thermischen Oxydation unterzogen. Bei diesem Ausführungsbeispiel wird die thermische Oxydationsbehandlung vor­ zugsweise bei einer Temperatur von 1000°C über vier Stunden hin­ weg durchgeführt. Durch die Wärmebehandlung wird die nicht mit der Siliziumnitridschicht 36 bedeckte polykristalline Silizium­ schicht vollständig in eine Siliziumdioxidschicht 300 umge­ wandelt, um die Elektrodenverdrahtungen 35s, 35g und 35d zu bil­ den, die elektrisch voneinander isoliert sind, und das in das Substrat dotierte Bor 38 diffundiert in dieses, um durch thermi­ sche Diffusion Source- und Drain-Bereiche 39 bzw. 39′ zu bilden. Bei dieser thermischen Diffusion wird die Oberfläche des Substrats leicht oxydiert und bildet Oxidbereiche 300′ und 300′′, wie es in Fig. 3 dargestellt ist, wobei dies nicht erfindungswesentlich ist. Die Siliziumnitridschicht 36 auf der polykristallinen Sili­ ziumschicht wird entfernt und es wird dann hoch konzentriertes Bor durch thermische Diffusion in die Elektrodenverdrahtungen 35d, 35g und 35s sowie in das Halbleitersubstrat 31 eingebracht, um über die Elektrodenverdrahtungen 35d und 35s einen Drain-Kontakt­ bereich 301 und einen Source-Kontaktbereich 301′ zu bilden. Es werden damit Elektrodenverdrahtungen mit niedrigem Widerstand aus­ gebildet, die über die Bereiche 301′ und 301 mit den Source- und Drain-Bereichen 39′ bzw. 39 verbunden sind, wie es in Fig. 3E dargestellt ist. Das Substrat 31 wird dann erneut einer Wärme­ oxydationsbehandlung ausgesetzt, um auf der isolierten polykristal­ linen Siliziumschicht eine Siliziumdioxidschicht 302 auszubilden. Die sich ergebende Oberfläche des Substrats 31 ist im wesentlichen flach, wie es aus Fig. 3F zu ersehen ist. Um die Streukapazität zu vermindern, wird eine dünne Siliziumdioxidschicht 303 mit 0,5 µm Dicke auf der gesamten Oberfläche des Substrats aufgebracht. Da­ nach werden Öffnungen 304 und 304′, die eine Verbindung der Metall­ elektrodenverdrahtungen mit den Elektrodenverdrahtungen 35d und 35s erlauben, in der Siliziumoxidschicht 303 ausgebildet, wie es aus Fig. 3G zu ersehen ist. Schließlich werden Metall­ verdrahtungen 305 und 306 aus Aluminium ausgebildet, womit die Öffnungen 304 bzw. 304′ ausgebildet werden, wie es aus Fig. 3H zu ersehen ist. Der so hergestellte MOSFET mit P-Kanal weist eine Drain-Elektrode mit Metallverdrahtung 305, eine Source-Elektrode mit Metallverdrahtung 306 und eine sich von der polykristallinen Silizium-Gate-Elektrode 35g aus erstrecken­ de Gate-Verdrahtung 307 auf, wie es aus den Fig. 3H und 3H′ zu ersehen ist.
Es werden die Metallverdrahtungen 305 und 306 auf der im wesentlichen flachen Oberfläche des Substrats ausge­ bildet und es treten daher keine Unterbrechungen bzw. Kurzschlüsse auf. Darüber hinaus kann die Streukapazität zwischen der Gate- Elektrode 35g und dem Drain- bzw. Source-Bereichen 39 bzw. 39′ beträchtlich vermindert werden, da der Rand der Gate-Elektrode 35g im wesentlichen mit dem Rand der Drain- und Source-Bereiche 39 bzw. 39′ an der Kanalseite in einer Ebene zusammenfällt.
Fig. 4 zeigt die Verfahrensschritte zur Herstellung eines weiteren Ausführungsbeispiels eines erfindungsgemäßen JFET mit N-Kanal. Zuerst läßt man eine monokristalline N-Siliziumschicht 41 mit einem spezifischen Widerstand von 1 Ωcm epitaxial auf der Oberfläche eines N-Siliziumsubstrats 40 mit 0,01 Ωcm aufwachsen und es werden ein N-störstoffdotierter Bereich 42 als Kanal­ stopper und ein Siliziumdioxidfilm 43 mit 1 µm Dicke ausge­ bildet, wie es in Fig. 4A dargestellt ist. Danach läßt man auf der ganzen Oberfläche des Halbleitersubstrats eine dünne poly­ kristalline Siliziumschicht 45 mit 0,4 µm Dicke und eine Sili­ ziumnitridschicht 46 mit 0,2 µm Dicke aufwachsen, wie es in Fig. 4B dargestellt ist. Danach wird die Oberfläche der Sili­ ziumnitridschicht 46 mit einer Photolackschicht 47 mit 0,8 µm Dicke bedeckt. Dann wird die Photolackschicht 47 entfernt, mit Ausnahme des Bereichs für die Elektrodenverdrahtungen. Nach dem Entfernen eines Teils der Photolackschicht, wird das Halbleiter­ substrat durch die Ioneneinbautechnik mit Bor dotiert, um einen P-störstoffdotierten Bereich 48 bzw. 48′ auszubilden, wie es aus Fig. 4C zu ersehen ist. Beim dargestellten Ausführungsbeispiel wird die Ionendotierung vorzugsweise mit einer Ionendotierungs­ energie von 400 KeV und einer Ionendotierung von 1015/cm2 durch­ geführt. Bei diesem Beispiel dienen, wie beim vorigen Beispiel, die Photolackschicht 47 und die Siliziumdioxidschicht 43 als Maske, um eine automatische und selektive Dotierung der gewünsch­ ten Bereiche im Substrat mit Bor zu ermöglichen. Dann wird mit einer Maske der Photolackschicht 47 der Nitridfilm 46 weggeätzt. Bei einer absichtlichen Verlängerung der Ätzzeit wird eine zu­ sätzliche Ätzung durchgeführt, um eine Lücke von 1 µm zwischen dem Rand der Photolackschicht und der Siliziumnitridschicht 46 auszubilden, wie es in Fig. 4D dargestellt ist. Danach wird die Photolackschicht 47 entfernt und das Halbleitersubstrat wird einer thermischen Oxydationsbehandlung unterzogen. Das Er­ gebnis der thermischen Oxydationsbehandlung werden die nicht mit der Siliziumnitridschicht 46 bedeckten Bereiche der poly­ kristallinen Siliziumschicht 45 selektiv oxydiert und in die Siliziumdioxidschichten 400, 400′ und 400′′ umgewandelt. Damit sind die mit der Siliziumnitridschicht bedeckten Bereiche der polykristallinen Siliziumschicht als Elektrodenverdrahtungen 401 und 402 elektrisch isoliert, während gleichzeitig der Bor­ dotierte Bereich 48 sich unter der Wärmeeinwirkung in das Sub­ strat ausbreitet, um einen P-Bereich 49 bzw. 49′ zu bilden, wie es in Fig. 4E dargestellt ist. Danach wird die über der Gate-Elektrode 401 liegende Siliziumnitridschicht selektiv entfernt und es wird dann durch thermische Diffusionstechnik hoch konzentriertes Bor eingebracht. Damit wird das Bor über die Gate-Elektrode 401 aus polykristallinem Silizium und das poly­ kristalline Silizium in den monokristallinen Bereich 41 ein­ gebracht, was zur Folge hat, daß das eingebrachte Bor mit den vorher eingebauten P-Bereich 49 verbunden wird, um einen P-Gate- Bereich 403 zu bilden, wie es in Fig. 4F dargestellt ist. Nach der Ausbildung des Gate-Bereichs wird das Substrat einer thermi­ schen Wärmebehandlung ausgesetzt, um eine Siliziumdioxidschicht 404 über der Gate-Elektrode 401 auszubilden, wie es aus Fig. 4G zu ersehen ist. Nach Entfernen der übrigen, die Source-Elektrode 402 bedeckenden Siliziumnitridschicht 406 wird durch thermische Diffusionstechnik hoch konzentriertes Bor diffundiert. Zu diesem Zeitpunkt wird Bor durch die Source-Elektrode 402 aus polykristallinem Silizium und das polykristalline Sili­ zium in den monokristallinen Bereich 41 eingebracht, wo­ durch ein P-störstoffdotierter Bereich 407 ausgebildet wird, wie es aus Fig. 4H zu ersehen ist. Beim letzteren Ver­ fahrensschritt wird die die Gate-Elektrode 404 bedeckende Siliziumdioxidschicht an einer gewünschten Stelle für die Ausbildung von Metallverdrahtungen 408 und 409 aus Aluminium geöffnet. Auf diese Weise wird ein erfindungsgemäßer Sperr­ schicht-Feldeffekttransistor mit N-Kanal hergestellt, und zwar mit einer Metallverdrahtung 408 für die Gate-Elektrode, einer Metallverdrahtung 409 für die Source-Elektrode und einem N-Siliziumsubstrat 400 für die Drain-Elektrode, wie es aus Fig. 4I bzw. 4I′ zu ersehen ist.
Wie bereits oben beschrieben wurde, wird der Substratbereich selektiv durch eine polykristalline Siliziumschicht mit Störstoffmaterial dotiert, und der Bereich der Siliziumschicht, durch den das Störstoffmaterial hindurch­ getreten ist, wird in ein Oxid umgewandelt, um Elektrodenver­ drahtungen zu bilden. Die relative Lage der Elektrodenverdrahtun­ gen zu den im Substrat ausgebildeten störstoffdotierten Bereichen kann genau und automatisch bestimmt werden, und zwar nicht durch den sogenannten "Einstellvorgang". Die Oberfläche der Elektroden­ verdrahtungen der polykristallinen Siliziumschicht der Halbleiter­ vorrichtung ist damit im wesentlichen flach.

Claims (3)

1. Halbleitervorrichtung mit einem Halbleitersubstrat (31), einem ersten störstoffdotierten Bereich (39), der in einem ersten Teil des Halbleitersubstrats ausgebildet ist und durch die Störstoffdotierung einen zum Halbleitersubstrat entgegengesetzten Leitfähigkeitstyp aufweist, einem zwei­ ten störstoffdotierten Bereich (301) vom gleichen Leit­ fähigkeitstyp, der in einem zweiten Teil des Halbleiter­ substrats (31) und in Kontakt mit dem ersten störstoff­ dotierten Bereich (39) ausgebildet ist, einer Elektroden­ verdrahtungsschicht (35d) aus Silizium, die mit einem Teil der Oberfläche des zweiten störstoffdotierten Bereiches (301) verbunden ist, und einer Isolierschicht (300), die den Um­ fang der Elektrodenverdrahtungsschicht umgibt, dadurch gekennzeichnet, daß die Tiefe des zweiten störstoffdotierten Bereiches (301) größer als die des ersten störstoffdotierten Bereiches (39) ist.
2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, mit den Schritten:
Aufbringen einer Siliziumschicht (35) auf einem selektiv mit einer ersten Isolierschicht (33, 34) bedeckten Halb­ leitersubstrat (31) derart, daß ein Teil der Silizium­ schicht (35) in Kontakt mit der nicht bedeckten Fläche des Halbleitersubstrates (31) ist,
Abdecken eines ausgewählten Oberflächenbereiches der Siliziumschicht mit einer oxydationsresistenten Schicht (36),
Einführen einer ersten Dotierungssubstanz, deren Leit­ fähigkeitstyp entgegengesetzt zu dem der freigelegten Flä­ che des Halbleitersubstrats ist, durch die Silizium­ schicht (35) hindurch in einen Teil des Halbleitersub­ strats einschließlich eines Teils der freigelegten Flä­ che zur Bildung eines ersten störstoffdotierten Be­ reiches (39),
selektives Oxidieren der Siliziumschicht (35) über ihre gesamte Dicke unter Verwendung der oxydationsresistenten Schicht (36) als Maske derart, daß mindestens der nicht von der oxydationsresistenten Schicht bedeckte Teil der Si­ liziumschicht (35) oxydiert wird,
und Einführen einer zweiten Dotierungssubstanz vom glei­ chen Leitfähigkeitstyp wie die erste Dotierungssubstanz in einen anderen Teil der freigelegten Fläche des Halb­ leitersubstrates (31) durch den nicht oxydierten Teil (35d) der Siliziumschicht (35) hindurch zur Bildung eines zwei­ ten störstoffdotierten Bereiches (301) in dem anderen Teil der freigelegten Fläche in Kontakt mit dem ersten störstoffdotierten Bereich (39),
dadurch gekennzeichnet, daß die zweite Dotierungssubstanz in hoher Konzentration mittels ther­ mischer Diffusion von außen in die Siliziumschicht (35) und durch diese in das Substrat derart eingeführt wird, daß der zweite störstoffdotierte Bereich (301) eine größere Tiefe als der erste störstoffdotierte Bereich (39) bekommt.
3. Halbleitervorrichtung mit einem Halbleitersubstrat (41), in dem ein erster und ein zweiter störstoffdotierter Be­ reich (49, 49′, 403) ausgebildet sind, und einer Elektroden­ verdrahtungsschicht (401, 402) aus Silizium, die von einer durch Umwandeln des Siliziums gebildeten Isolierschicht (400, 400′′) umgeben ist, wobei die Elektrodenverdrahtungs­ schicht (401, 402) und die Isolierschicht (400, 400′′) eine im wesentlichen ebene Oberfläche bilden und die Umfangs­ kante der Elektrodenverdrahtungsschicht im wesentlichen mit einem Teil der Umfangskante des ersten störstoffdo­ tierten Bereiches (49, 49′) ohne Überlappung zusammenfällt und der zweite störstoffdotierte Bereich (403) in Kontakt mit dem ersten störstoffdotierten Bereich (49, 49′) und der Elektrodenverdrahtungsschicht (402) steht, dadurch ge­ kennzeichnet, daß die Halbleitervorrichtung ein Sperrschicht-Feldeffekttransistor ist und die Elektro­ denverdrahtungsschicht (402) eine Source-Elektrode und der erste störstoffdotierte Bereich (49, 49′) das Gate des Sperr­ schicht-Feldeffekttransistors bildet, wobei die Tiefe des zweiten störstoffdotierten Bereiches (403) größer als die des ersten störstoffdotierten Bereiches ist.
DE19792916364 1978-04-21 1979-04-23 Halbleitervorrichtung und verfahren zu ihrer herstellung Granted DE2916364A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4804278A JPS54140483A (en) 1978-04-21 1978-04-21 Semiconductor device

Publications (2)

Publication Number Publication Date
DE2916364A1 DE2916364A1 (de) 1979-10-31
DE2916364C2 true DE2916364C2 (de) 1991-02-28

Family

ID=12792259

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792916364 Granted DE2916364A1 (de) 1978-04-21 1979-04-23 Halbleitervorrichtung und verfahren zu ihrer herstellung

Country Status (3)

Country Link
US (1) US4306915A (de)
JP (1) JPS54140483A (de)
DE (1) DE2916364A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1129118A (en) * 1978-07-19 1982-08-03 Tetsushi Sakai Semiconductor devices and method of manufacturing the same
DE2902665A1 (de) * 1979-01-24 1980-08-07 Siemens Ag Verfahren zum herstellen von integrierten mos-schaltungen in silizium-gate- technologie
DE3023410A1 (de) * 1980-06-23 1982-01-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von mos-strukturen
US4335502A (en) * 1980-10-01 1982-06-22 Standard Microsystems Corporation Method for manufacturing metal-oxide silicon devices
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices
US4382827A (en) * 1981-04-27 1983-05-10 Ncr Corporation Silicon nitride S/D ion implant mask in CMOS device fabrication
JPS57194572A (en) * 1981-05-27 1982-11-30 Clarion Co Ltd Semiconductor device and manufacture thereof
US4445270A (en) * 1982-06-21 1984-05-01 Rca Corporation Low resistance contact for high density integrated circuit
NL8202686A (nl) * 1982-07-05 1984-02-01 Philips Nv Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze.
US4566175A (en) * 1982-08-30 1986-01-28 Texas Instruments Incorporated Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations
JPS5952849A (ja) * 1982-09-20 1984-03-27 Fujitsu Ltd 半導体装置の製造方法
JPS59108363A (ja) * 1982-12-14 1984-06-22 Olympus Optical Co Ltd 半導体装置の製造方法
US4509991A (en) * 1983-10-06 1985-04-09 International Business Machines Corporation Single mask process for fabricating CMOS structure
JPH0628266B2 (ja) * 1986-07-09 1994-04-13 株式会社日立製作所 半導体装置の製造方法
US4682404A (en) * 1986-10-23 1987-07-28 Ncr Corporation MOSFET process using implantation through silicon
JPS63192249A (ja) * 1987-02-05 1988-08-09 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US5081516A (en) * 1987-12-02 1992-01-14 Advanced Micro Devices, Inc. Self-aligned, planarized contacts for semiconductor devices
WO1989005517A1 (en) * 1987-12-02 1989-06-15 Advanced Micro Devices, Inc. Self-aligned, planarized contacts for semiconductor devices
US5057902A (en) * 1987-12-02 1991-10-15 Advanced Micro Devices, Inc. Self-aligned semiconductor devices
JPH02502414A (ja) * 1987-12-02 1990-08-02 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 半導体素子のための自己整列した相互接続
EP0344292B1 (de) * 1987-12-02 1997-04-23 Advanced Micro Devices, Inc. Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
US5198378A (en) * 1988-10-31 1993-03-30 Texas Instruments Incorporated Process of fabricating elevated source/drain transistor
DE69125794T2 (de) * 1990-11-23 1997-11-27 Texas Instruments Inc Verfahren zum gleichzeitigen Herstellen eines Feldeffekttransistors mit isoliertem Gate und eines Bipolartransistors
JPH04352436A (ja) * 1991-05-30 1992-12-07 Fujitsu Ltd 半導体装置
US5264384A (en) * 1991-08-30 1993-11-23 Texas Instruments Incorporated Method of making a non-volatile memory cell

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5217720B1 (de) * 1971-07-31 1977-05-17
US4127931A (en) * 1974-10-04 1978-12-05 Nippon Electric Co., Ltd. Semiconductor device
US4069067A (en) * 1975-03-20 1978-01-17 Matsushita Electric Industrial Co., Ltd. Method of making a semiconductor device
JPS51109782A (en) * 1975-03-20 1976-09-28 Matsushita Electric Ind Co Ltd Handotaisochino seizohoho
JPS5917865B2 (ja) * 1975-10-31 1984-04-24 松下電器産業株式会社 ハンドウタイソウチノセイゾウホウホウ
JPS5918874B2 (ja) * 1975-12-15 1984-05-01 松下電器産業株式会社 ハンドウタイソウチノセイゾウホウホウ
US4179311A (en) * 1977-01-17 1979-12-18 Mostek Corporation Method of stabilizing semiconductor device by converting doped poly-Si to polyoxides
FR2388410A1 (fr) * 1977-04-20 1978-11-17 Thomson Csf Procede de realisation de transistors a effet de champ de type mos, et transistors realises selon un tel procede
DE2739662A1 (de) * 1977-09-02 1979-03-08 Siemens Ag Verfahren zur herstellung von mos-transistoren

Also Published As

Publication number Publication date
JPS54140483A (en) 1979-10-31
DE2916364A1 (de) 1979-10-31
US4306915A (en) 1981-12-22

Similar Documents

Publication Publication Date Title
DE2916364C2 (de)
DE2904769C2 (de) V-Nut-MOS-Feldeffekttransistor
DE3229250C2 (de)
DE3019850C2 (de)
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE3245064C2 (de)
DE3650248T2 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode.
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE4011276A1 (de) Feldeffekttransistor mit isoliertem gate (igfet)
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2203183A1 (de) Integrierte Halbleiterschaltungsanordnung
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
EP0038994B1 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3709708A1 (de) Feldeffekttransistor mit gering dotierter drainanordnung und verfahren zur herstellung desselben
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2235185A1 (de) Monolithische integrierte schaltung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE4122712C2 (de) Halbleitervorrichtung mit einer Elektrode vom MIS-Typ
DE69323476T2 (de) Verfahren zur Herstellung eines selbstausrichtenden statischen Induktionsthyristors

Legal Events

Date Code Title Description
OAR Request for search filed
OB Request for examination as to novelty
8110 Request for examination paragraph 44
8105 Search report available
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee