DE4122712C2 - Halbleitervorrichtung mit einer Elektrode vom MIS-Typ - Google Patents
Halbleitervorrichtung mit einer Elektrode vom MIS-TypInfo
- Publication number
- DE4122712C2 DE4122712C2 DE4122712A DE4122712A DE4122712C2 DE 4122712 C2 DE4122712 C2 DE 4122712C2 DE 4122712 A DE4122712 A DE 4122712A DE 4122712 A DE4122712 A DE 4122712A DE 4122712 C2 DE4122712 C2 DE 4122712C2
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- insulating film
- semiconductor substrate
- semiconductor device
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 97
- 239000000758 substrate Substances 0.000 claims description 66
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 8
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000005684 electric field Effects 0.000 description 33
- 239000010410 layer Substances 0.000 description 16
- 230000015556 catabolic process Effects 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 230000009467 reduction Effects 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 108091006146 Channels Proteins 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- -1 phosphorus ions Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000116 mitigating effect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000010871 livestock manure Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- OANVFVBYPNXRLD-UHFFFAOYSA-M propyromazine bromide Chemical compound [Br-].C12=CC=CC=C2SC2=CC=CC=C2N1C(=O)C(C)[N+]1(C)CCCC1 OANVFVBYPNXRLD-UHFFFAOYSA-M 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung betrifft eine Halbleitervorrichtung mit einer
Elektrode vom MIS (Metall-Isolator-Halbleiter)-Typ.
MIS-Feldeffekttransistoren (MISFET) sind Hauptbestand
teile eines integrierten Silizium-Halbleiterschalt
kreises des am meisten fortgeschrittenen Integrations
grades, wie beispielsweise eines DRAM. Fig. 10 zeigt
den allgemeinen Aufbau für beispielsweise einen
n-MISFET. Wie aus der Fig. 10 zu ersehen ist, liegt
eine Gateelektrode 154 aus einem Metall oder einem
polykristallinen Silizium auf einem p-Siliziumsubstrat
151, wobei ein Isolierfilm 153 aus beispielsweise Si
liziumdioxid dazwischen vorgesehen ist. Weiterhin sind
n-Typ-Source- und Drainbereiche 152a, 152b in einem
Substratoberflächenbereich derart gebildet, daß die
Source- und Drainbereiche auf beiden Seiten des Berei
ches unter der Gateelektrode 154 gelegen sind. Wenn eine
Spannung an die Gateelektrode 154 gelegt wird, wird ein
n-Typ-Kanal in dem Substratoberflächenbereich zwischen
den Source- und Drainbereichen induziert. Gleichzeitig
wird der durch den Kanal fließende Strom durch die an
der Gateelektrode 154 liegende Spannung gesteuert. Um den
Integrationsgrad zu steigern und eine hohe Betriebsge
schwindigkeit des integrierten Schaltkreises zu errei
chen, ist eine Miniaturisierung des entsprechend Fig.
10 aufgebauten Transistors in raschem Fortschritt be
griffen. Tatsächlich wurde ein Bauelement mit einer
effektiven Kanallänge von 0,1 µm bereits entwickelt.
Wenn das Bauelement aufgrund der Skalierungs- bzw. Ab
messungstheorie, die die Gestalt des Bauelements be
stimmt, miniaturisiert wird, wird die Dicke des Gate-
Isolierfilmes 153 so klein wie höchstens 10 nm in dem
Fall gemacht, in welchem die Gatelänge auf 0,5 µm ein
gestellt ist. Wenn der FET einen derart dünnen Gate-
Isolierfilm aufweist, liegt ein hohes elektrisches Feld
an den unteren Eckteilen der Gateelektrode 154 während
des Betriebs des FET, was zu einer Verringerung der
Durchbruchsspannung zwischen den unteren Eckteilen der
Gateelektrode 154 und jedem der Source- und Drainberei
che 152a, 152b, d. h. zu einer Verringerung der Gate-
Durchbruchsspannung und weiterhin zu einem Isolations
durchbruch führt.
Die in Fig. 10 gezeigten Pfeile bezeichnen elektrische
Feldlinien. Die Pfeillänge stellt die Stärke des elek
trischen Feldes dar. Längere Pfeile geben also stärkere
elektrische Felder an. Wie aus der Fig. 10 zu ersehen
ist, ist die elektrische Feldstärke insbesondere in den
unteren Eckteilen der Gateelektrode 154 groß, was dazu
führt, daß eine Stromstreuung leicht in den unteren
Eckteilen der Gateelektrode 154 auftritt, um so eine
Verringerung in der Gate-Durchbruchsspannung zu bewir
ken.
Fig. 11 stellt eine herkömmliche Maßnahme dar, mit wel
cher der oben aufgezeigten Schwierigkeit begegnet wird.
Wie aus der Fig. 11 zu ersehen ist, wird der aus Sili
ziumdioxid bestehende Gate-Oxidfilm 153 auf dem Sili
ziumsubstrat 151 erzeugt. Weiterhin wird die Gateelek
trode 154 aus polykristallinem Silizium auf dem Gate-
Oxidfilm 153 erzeugt. Das Bauelement umfaßt weiterhin
den Drainbereich 152b und einen Kanalbereich 152c. In
der herkömmlichen Technologie wird ein Er
wärmen unter einer oxidierenden Atmosphäre nach Bildung
der Gateelektrode 154 angewandt, um so ein Wachstum des
Oxidfilmes unter dem unteren Eckteil der Gateelektrode
154, d. h. eine Steigerung der Dicke des Oxidfilmes in
einem Teil 153a, zu bewirken. Es braucht nicht betont zu
werden, daß die Dicke des Oxidfilmteiles 153a in einem
Versuch zur Verhinderung der Verringerung der Gate-
Durchbruchsspannung gesteigert wurde. In dieser Tech
nologie ist jedoch der dicke Teil des Oxidfilmes 153 so
positioniert, daß er einen Bereich unter dem zentralen
Teil der Gateelektrode entsprechend einer Verringerung
der Gatelänge, welche das weitere Fortschreiten der Mi
niaturisierung des Bauelementes begleitet, erreicht, so
daß die Gateelektrode nicht in gewünschter Weise das
Potential des Kanalbereiches zu steuern vermag.
Es ist auch darauf hinzuweisen, daß in einem sehr kleinen
MISFET das elektrische Feld in der seitlichen Richtung
im allgemeinen über dem Übergang zwischen dem Drainbe
reich und dem Kanalbereich verstärkt ist, um so Ladungs
träger mit einem hohen Energiepegel zu erzeugen. In
zahlreichen Fällen werden die so erzeugten Ladungsträ
ger in den Isolierfilm injiziert. Als Ergebnis werden
einige Stellen, an denen Ladungsträger leicht einge
fangen werden, in dem Isolierfilm gebildet. Auch werden
Zwischenflächenzustände, an denen die Ladungsträger
leicht eingefangen werden, an der Zwischenfläche zwi
schen dem Halbleitersubstrat und dem Isolierfilm er
zeugt. Daraus folgt, daß das Bauelement im Hinblick auf
die Betriebszuverlässigkeit unbefriedigend wird. Um
diese Schwierigkeit zu überwinden, ist eine FET-
Struktur bekannt, die durch Verbessern des Fremdstoff
profiles im Drainbereich erreicht wird, nämlich an die
sog. LDD-Struktur (LDD = schwach dotiertes Drain). Tat
sächlich wird die besondere FET-Struktur in einem
MISFET verwendet.
Fig. 12 zeigt einen Schnitt eines herkömmlichen MISFET
(vgl. US-Z: IEDM Technicall Digest, 1988, S. 234-237),
der die oben beschriebene LDD-Struktur verwendet. Wie
aus der Fig. 12 zu ersehen ist, werden ein n⁺-Typ-
Sourcebereich 162a und ein n⁺-Typ-Drainbereich 162b in
dem Oberflächenbereich eines p-Typ-Siliziumsubstrates
161 erzeugt. Auch werden n-Typ-Bereiche 163a, 163b mit
einer Fremdstoffkonzentration, die niedriger ist als
diejenige in den Source- und Drainbereichen 162a, 162b,
in dem Oberflächenbereich des Substrates 161 zwischen und in
direktem Kontakt jeweils mit den Source- und Drainbe
reichen 162a, 162b derart gebildet, daß diese n-Typ-
Bereiche 163a, 163b voneinander getrennt sind. Ein Ka
nalbereich 164 liegt zwischen den n-Typ-Bereichen 163a,
163b. Weiterhin wird ein Gate-Isolierfilm 165 auf dem
Kanalbereich gebildet, und eine Gateelektrode 166 wird
auf dem Gate-Isolierfilm 165 erzeugt. Es sei auch dar
auf hingewiesen, daß Seitenwände 167a, 167b auf der
Seite des Sourcebereiches bzw. des Drainbereiches der
art gebildet werden, daß die Seitenflächen des Gate-
Isolierfilmes 165 und der Gateelektrode 166 bedeckt
sind. Auch werden Elektrodenverdrahtungen 168a, 168b
mit dem Sourcebereich 162a bzw. mit dem Drainbereich
162b verbunden. Weiterhin werden die freien Räume zwi
schen den Elektrodenverdrahtungen 168a, 168b und den
Seitenwänden 167a, 167b der Souce- und Drainbereiche
vollständig mit einer Isolierschicht 169 gefüllt. Wie
aus der Fig. 12 zu ersehen ist, erstreckt sich die
Isolierschicht 169 derart, daß die Oberseite der Gate
elektrode 166 bedeckt ist.
Es ist auch von Bedeutung, darauf hinzuweisen, daß die
n-Typ-Bereiche 163a, 163b in den MISFET des in Fig. 12
gezeigten Aufbaues eingeschlossen sind. Als Ergebnis
wird die Verarmungsschicht während des Betriebes des
Bauelementes ausgedehnt, was es ermöglicht, das an dem
besonderen Bereich liegende elektrische Feld zu mil
dern. Jedoch gibt der die LDD-Struktur verwendende
MISFET Veranlassung zu einem anderen Problem. Insbe
sondere ist die Fremdstoffkonzentration des n-Typ-Be
reiches 163a, 163b, der in direktem Kontakt mit dem
Source- und Drainbereich 162a, 162b gebildet ist, so
niedrig und nicht durch die Gateelektrode 166 gesteu
ert. Als Ergebnis nimmt ein parasitärer Widerstand zu,
was zu einer verminderten Ansteuerbarkeit führt. Wenn
die Seitenwände 167a, 167b der Gatestruktur aus einem
Material mit einer Dielektrizitätskonstanten, die höher
ist als diejenige des Gate-Isolierfilmes 165, in einem
Versuch zur Verbesserung der Steuerbarkeit der Gate
elektrode gemacht werden, so wird jedoch die elektri
sche Feldstärke in dem unteren Eckteil 166a der Gate
elektrode 166 gesteigert, was zu einer Verringerung in
der Gate-Durchbruchsspannung führt.
Wie oben erläutert wurde, liegt ein starkes elektri
sches Feld in dem unteren Eckteil der Gateelektrode in
der herkömmlichen Halbleitervorrichtung, beispielsweise
im MISFET, einer hohen Integrationsdichte, was zu einer
Verringerung in der Gate-Durchbruchsspannung und wei
terhin im Isolationsdurchbruch führt. Soll die Tech
nologie angewandt werden, die diese Schwierigkeit über
windet, so ist die Steuerbarkeit der Gateelektrode be
einträchtigt.
Aus der US 3 800 411 ist eine Halbleitervorrichtung mit
einem Halbleitersubstrat und einer über dem Halbleiter
substrat gebildeten Elektrode, die einen dem Halblei
tersubstrat gegenüberliegenden Eckteil und einen mit
dem Eckteil zusammenhängenden Seitenteil hat, bekannt.
Bei dieser Halbleitervorrichtung liegt eine Lami
natstruktur zwischen dem Halbleitersubstrat und der
Elektrode. Diese Laminatstruktur besteht aus einem er
sten Isolierfilm nahe des Halbleitersubstrats und einem
zweiten Isolierfilm nahe der Elektrode. Dabei erstreckt
sich die Laminatstruktur in der Weise, daß sie eine das
Halbleitersubstrat und den Eckteil der Elektrode ver
bindende Gerade kreuzt. Schließlich besteht der erste
Isolierfilm aus SiO₂ und während der zweite Isolierfilm
aus Siliziumnitrid hergestellt ist, so daß die Werte
der Dielektrizitätskonstanten der geschichteten Iso
lierfilme fortschreitend anwachsen.
Weiterhin beschreibt die US 4 027 380 eine Halbleiter
vorrichtung mit einem Halbleitersubstrat und einer über
dem Halbleitersubstrat gebildeten Elektrode, die einen
dem Halbleitersubstrat gegenüberliegenden Eckteil und
einen mit dem Eckteil zusammenhängenden Wandteil hat.
Ein erster Isolierfilm ist zwischen dem Halbleiter
substrat und der Elektrode gebildet. Ein Seitenwand-
Isolierfilm bedeckt den Seitenwandteil der Elektrode
und weist einen ausgedehnten Teil unterhalb der Elek
trode derart auf, daß der Eckteil der Elektrode umgeben
ist.
Es ist Aufgabe der vorliegenden Erfindung, eine Halb
leitervorrichtung zu schaffen, die eine hohe Gate-
Durchbruchsspannung hat und bei der die Gateelektrode
ihre Steuerungsfunktion in befriedigender Weise auszu
führen vermag.
Diese Aufgabe wird erfindungsgemäß durch eine Halblei
tervorrichtung mit den Merkmalen des Patentanspruches 1
bzw. 4 bzw. 8 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung ergeben sich
aus den Unteransprüchen.
Es ist wünschenswert für die Unterseite der Elektrode,
parallel zu der Substratoberfläche zu sein, obwohl es
für die Unterseite der Elektrode akzeptabel ist, auf
wärts oder abwärts geneigt zu sein, um einen Winkel von
15° oder weniger mit der Substratoberfläche zu bilden.
In gleicher Weise ist es wünschenswert für den Seiten
wandteil der Elektrode, senkrecht zu der Substratober
fläche zu sein, obwohl es für den Seitenwandteil der
Elektrode akzeptabel ist, nach rechts oder nach links
geneigt zu sein, um einen Winkel von 15° oder weniger
mit einer Ebene senkrecht zur Substratoberfläche zu
bilden. Wenn die Unterseite oder der Seitenwandteil der
Elektrode weiter geneigt ist, kann die Elektrode nicht
ihre eigentliche Funktion als eine MIS-Typ-Elektrode
erfüllen.
Es soll darauf hingewiesen werden, daß ein starkes
elektrisches Feld an den Eckteilen der Elektrode liegt,
mit dem Ergebnis, daß ein Leckstrom leicht durch die
gerade Linie auftreten kann, welche den Eckteil der
Elektrode und das Halbleitersubstrat verbindet. Dagegen ist es
für die im Anspruch 8 angegebene Laminatstruktur wünschenswert, aus einer großen
Anzahl von Isolierfilmen im Hinblick auf
eine Milderung des elektrischen Feldes zu bestehen, das
zwischen dem Eckteil der Elektrode und dem Halbleitersubstrat
liegt. Jedoch ist es schwierig, die Laminatstruktur aus
einer großen Anzahl von Isolierfilmen herzu
stellen. In der Praxis ist es für die Laminatstruktur
wünschenswert, aus drei Isolierfilmen
zu bestehen.
In der Halbleitervorrichtung nach dem Anspruch 8
liegt eine Laminat
struktur aus einer Vielzahl von Isolierfilmen, die von
einander in der Dielektrizitätskonstanten abweichen,
zwischen dem Eckteil der Elektrode und dem Substrat. Es
sei darauf hingewiesen, daß die Werte der Dielektri
zitätskonstanten der geschichteten Isolierfilme fort
schreitend mit einer Zunahme in der "Laminatordnung"
der Isolierfilme zunehmen, wenn ausgehend
von dem Isolierfilm gezählt wird, der am nächsten zu
dem Substrat ist. Mit anderen Worten, der Isolierfilm,
der am nächsten bei dem Eckteil der Elektrode ist, hat
die größte Dielektrizitätskonstante. Entsprechend einer
physikalischen Theorie aufgrund der Annahme, daß die
elektrische Flußdichte konstant ist, erlaubt der
verwendete besondere Aufbau
eine Milderung der elektrischen Feld
stärke zwischen dem Eckteil der Elektrode und dem Sub
strat im Vergleich mit dem Fall, in welchem Isolier
filme mit der gleichen Dielektrizitätskonstanten zwi
schen dem Eckteil der Elektrode und dem Substrat ange
ordnet sind. Mit anderen Worten, es ist möglich, das
innere elektrische Feld des Isolierfilmes in direktem
Kontakt mit dem Eckteil der Elektrode auf
einen niedrigen Pegel zu drücken. Im all
gemeinen ist die elektrische Flußdichte D gegeben
durch: D = ε E, wobei ε die Dieelektrizitätskonstante
bezeichnet und E die Stärke des elektrischen Feldes an
gibt. In dem Fall der Zwischenfläche von zwei Isola
toren mit ungleicher Dielektrizitätskonstante ε wird
die elektrische Feldstärke E derart bestimmt, daß der
senkrechte Teil der elektrischen Flußdichte D in der
Zwischenfläche kontinuierlich ist.
Die Halbleitervorrichtung nach dem Anspruch 4
hat eine MIS-Typ-
Elektrode, einen ersten Isolierfilm und einen
Seitenwand-Isolierfilm. Es ist darauf hin
zuweisen, daß der Seitenwand-Isolierfilm
einen ausgedehnten Teil zwischen dem Eckteil der Elek
trode und dem ersten Isolierfilm besitzt.
Zusätzlich hat der Seitenwand-Isolierfilm
eine Dielektrizitätskonstante, die größer ist als die
jenige des ersten Isolierfilms. Wie oben be
schrieben wurde, erlaubt es die besondere Verteilung
der Dielektrizitätskonstanten, daß die elektrische
Feldstärke innerhalb des Seitenwand-Isolierfilms
niedriger ist als innerhalb des ersten Isolier
films an der Zwischenfläche. Als Ergebnis ist
es möglich, die elektrische Feldstärke an dem Eckteil
der Elektrode zu unterdrücken. Im Fall von beispiels
weise einem MISFET-Typ ist es damit möglich, die Gate-
Durchbruchsspannung zu erhöhen und gleichzeitig die
elektrische Feldstärke innerhalb der Source- und Drain
bereiche zu steigern, um so die Steuerbarkeit der Gate
elektrode zu verbessern.
Nachfolgend werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen
näher erläutert. Es zeigt
Fig. 1 einen vergrößerten Schnitt eines Bereiches
um den unteren Eckteil einer in einem
n-Kanal-Typ-MISFET enthaltenen Gateelektro
de, d. h., eine Halbleitervorrichtung nach
einem ersten Ausführungsbeispiel der Erfin
dung,
Fig. 2A bis 2F Schnitte zur Erläuterung der Her
stellungsschritte für die in Fig. 1 gezeigte
Halbleitervorrichtung,
Fig. 3 eine Darstellung für die relative Stärke des
elektrischen Feldes in dem unteren Eckteil
der Gateelektrode in bezug auf den in Fig. 1
dargestellten n-Kanal-
MISFET und eine Vielzahl herkömmlicher n-
Kanal-MOSFET′s,
Fig. 4A bis 4E Schnitte zur Erläuterung der Her
stellungsschritte für einen n-Kanal-MISFET,
d. h. eine Halbleitervorrichtung nach einem
zweiten Ausführungsbeispiel der Erfindung,
Fig. 5 einen Schnitt mit dem Aufbau eines MIS-Typ-
Kondensators, d. h. einer Halbleitervorrich
tung nach einem dritten Ausführungsbeispiel
der vorliegenden Erfindung,
Fig. 6 einen Schnitt eines n-Kanal-MISFET′s, d. h.,
einer Halbleitervorrichtung nach einem vier
ten Ausführungsbeispiel der vorliegenden Er
findung,
Fig. 7 ein Kurvendiagramm für die elektrische Feld
stärke in dem Querschnitt entlang der Linie
X-X in Fig. 6,
Fig. 8A bis 8C Schnitte zur Erläuterung der Her
stellungsschritte der Halbleitervorrich
tung nach dem vierten Ausführungsbeispiel
der vorliegenden Erfindung,
Fig. 9 einen Schnitt eines n-Kanal-MISFET′s, d. h.,
einer Halbleitervorrichtung nach einem
fünften Ausführungsbeispiel der vorliegen
den Erfindung,
Fig. 10 einen Schnitt zur Erläuterung des Aufbaues
eines herkömmlichen n-Kanal-MISFET′s und der
Verteilung elektrischer Feldlinien in einer
herkömmlichen Halbleitervorrichtung,
Fig. 11 einen Schnitt eines Bereiches um den unteren
Eckteil einer Gateelektrode, die in einem
MISFET enthalten ist, bei welchem eine her
kömmliche Methode zur Verhinderung einer
Verringerung der Gate-Durchbruchsspannung
verwendet wird, und
Fig. 12 einen Schnitt zur Erläuterung der herkömm
lichen LDD-Struktur.
Eine Halbleitervorrichtung nach einem ersten Ausfüh
rungsbeispiel der Erfindung, die in Fig. 1 gezeigt ist,
wird durch die in den Fig. 2A bis 2F gezeigten Schritte
hergestellt. In einem ersten Schritt wird ein Feldiso
lierfilm 2 für eine Elementisolation selektiv auf der
Oberfläche eines p-Typ-Halbleitersubstrates 1 gebildet,
wie dies in Fig. 2A gezeigt ist. Alternativ kann der
Feldisolierfilm 2 auf einem p-Typ-Wannenbereich (nicht
gezeigt), der in dem Oberflächenbereich eines n-Typ-
Halbleitersubstrates (nicht gezeigt) gebildet ist, er
zeugt werden. Nach Bildung des Feldisolierfilmes 2 wird
ein dünner thermischer Siliziumdioxidfilm 3, der als
ein erster Isolierfilm (oder ein Gateoxidfilm) wirkt,
auf der Oberfläche des Halbleitersubstrates 1 in einem Elementbe
reich gebildet, der durch den Feldoxidfilm 2 umgeben
ist. Der thermische Oxidfilm 3, der eine Dicke von 7 nm
besitzt, wird unter Wärmeeinwirkung mit
tels Oxidation mit verdünnter Salzsäure gebildet. Wei
terhin wird ein polykristalliner Siliziumfilm 4 in
einer Dicke von etwa 400 nm auf der gesamten Oberfläche
mittels LPCVD (chemische Dampfabscheidung bei Nieder
druck) aufgetragen, worauf Phosphorionen 20 in den
polykristallinen Siliziumfilm 4 mit einer Dosis von
2×1015 cm-2 unter einer Beschleunigungsenergie von
30 keV implantiert werden, um so dem polykristallinen
Siliziumfilm 4 eine n⁺-Typ-Leitfähigkeit zu vermitteln.
Im nächsten Schritt wird ein Resistmuster 5 durch Mu
sterbildung einer (nicht gezeigten) Resistschicht ge
bildet, wie dies aus Fig. 2B zu ersehen ist. Dann wird
ein anisotropes Ätzen auf den polykristallinen Sili
ziumfilm 4 mit dem Resistmuster 5 als Maske zur Anwen
dung gebracht, um so selektiv den polykristallinen Si
liziumfilm 4 abzutragen und damit eine n⁺-Typ-Gate
elektrode 4a zu erzeugen, die eine Gatelänge von 0,5 µm
oder weniger hat, wie dies aus Fig. 2C zu ersehen ist.
Nach Bildung der Gateelektrode 4a wird das Resistmuster
5 entfernt. Dann werden ein n⁺-Typ-Sourcebereich 7a und
ein n⁺-Typ-Drainbereich 7b in selbstjustierter Weise
mit der n⁺-Typ-Gateelektrode 4a als Maske gebildet,
indem ein Fremdstoff, im Ausführungsbeispiel Arsenionen 43, mit
einer Dosis von 5×1015 cm-2 unter einer Beschleuni
gungsenergie von 40 keV implantiert wird. Daran
schließt sich eine Trockenätzbehandlung an,
um den Gateoxidfilm 3 in dem Teil direkt unter dem un
teren Eckteil 4b der Gateelektrode 4a zu entfernen, wie
dies in Fig. 2D gezeigt ist. Wie aus der Zeichnung zu
ersehen ist, liegt der untere Eckteil der Elektrode 4a
zur Außenseite in diesem Schritt frei.
Weiterhin wird ein Siliziumnitridfilm 6, der als ein
zweiter Isolierfilm wirkt, auf der gesamten Oberfläche
mittels LPCVD aufgetragen, um so den unteren Eckteil 4b
der Gateelektrode 4a mit dem Siliziumnitridfilm 6 zu
bedecken, wie dies aus Fig. 2E zu ersehen ist.
Im nächsten Schritt, der in Fig. 2F gezeigt ist, wird
ein Zwischenschicht-Isolierfilm 8, wie beispielsweise
ein Siliziumdioxidfilm, ein PSG-Film (PSG = Phosphor-
Silizium-Glas) oder ein BPSG-Film (BPSG = Bor-Phosphor-
Silizium-Glas) mittels CVD (CVD = chemische Dampfab
scheidung) gebildet. Schließlich werden Öffnungen A und
B derart erzeugt, daß der Sourcebereich 7a und der
Drainbereich 7b freiliegen. Diese Öffnungen A und B
werden im folgenden Schritt jeweils mit Elektrodenver
drahtungen 9a und 9b gefüllt, worauf ein Schutzfilm 10
auf der gesamten Oberfläche erzeugt wird, um so den in
Fig. 1 gezeigten n-Kanal-Typ-MOSFET als eine Halblei
tervorrichtung nach dem ersten Ausführungsbeispiel der
Erfindung fertigzustellen. Wie aus Fig. 1 zu ersehen
ist, wird der untere Eckteil 4b der Gateelektrode 4a
mit dem Siliziumnitridfilm 6 mit einer Dielektrizitäts
konstanten ε = 7,5 bedeckt, welche größer ist als die
Dielektrizitätskonstante (ε = 3,9) des Siliziumdio
xids, das den Gateoxidfilm bildet.
Die Stärke des elektrischen Feldes am unteren Eckteil
der Gateelektrode wurde für einen n-Kanal-Typ-MOSFET
(A) gemäß der vorliegenden Erfindung, einen herkömm
lichen n-Kanal-Typ-MOSFET (B), bei welchem der zwi
schen der Gateelektrode und dem Source-(Drain-)Bereich
liegende Isolierfilm aus Siliziumdioxid allein gebil
det ist, und einen herkömmlichen n⁺-Kanal-Typ-MOSFET
(C), bei welchem die Seitenwand der Gateelektrode mit
einem Siliziumnitridfilm bedeckt ist, gemessen. Fig. 3
zeigt die Ergebnisse als Größen eines Verhältnisses der
elektrischen Feldstärke am unteren Eckteil der Gate
elektrode zur elektrischen Feldstärke im zentralen Teil
der Gateelektrode. Wie aus der Fig. 3 zu ersehen ist,
nimmt das Verhältnis stufenweise in der Reihenfolge der
Proben A, B und C zu. Das heißt, die elektrische Feld
stärke an dem unteren Eckteil in Probe A (vorliegende
Erfindung) hat sich um 27% niedriger erwiesen als die
elektrische Feldstärke in Probe B. Mit anderen Worten,
der besondere Aufbau der erfindungsgemäßen Halbleiter
vorrichtung macht es möglich, die Gate-Durchbruchsspan
nung zu erhöhen. Auch erlaubt es der technische Grund
gedanke der vorliegenden Erfindung, die elektrische
Feldstärke am Sourcebereich 7a und Drainbereich 7b zu
erhöhen, um so die Steuerbarkeit des Gates zu verbes
sern.
Die Fig. 4A bis 4E zeigen insgesamt ein Verfahren zum
Herstellen einer Halbleitervorrichtung nach einem zwei
ten Ausführungsbeispiel der vorliegenden Erfindung. Die
in den Fig. 4A bis 4E verwendeten Bezugszeichen, die zu
denjenigen in den Fig. 1 und 2A bis 2F gleich sind, be
zeichnen auch gleiche Bauteile, so daß im folgenden bei
der Beschreibung des zweiten Ausführungsbeispiels der
vorliegenden Erfindung von näheren Erläuterungen hierzu
abgesehen wird.
Die in den Fig. 2A bis 2D gezeigten Schritte, die im
ersten, oben erläuterten Ausführungsbeispiel verwendet
werden, werden auch im zweiten Ausführungsbeispiel
durchgeführt. Dann wird ein Fremdstoff, im Ausführungsbeispiel
Phosphorionen 40, in den Oberflächenbereich des Sub
strates implantiert, wobei die Gateelektrode 4a als
eine Maske verwendet wird, um so einen n-Typ-Source
bereich 41a und einen n-Typ-Drainbereich 41b zu bilden,
wie dies aus der Fig. 4A zu ersehen ist. Die Ionen
implantation wird mit einer Dosis von 1×1013 cm-2 bei
einer Beschleunigungsenergie von 20 keV durchgeführt.
Nach Bildung der Source- und Drainbereiche wird ein
Siliziumnitridfilm 42 mittels CVD
derart aufgetragen, daß der untere Eckteil
4b der Gateelektrode 4a mit dem Siliziumnitridfilm 42
bedeckt ist, wie dies aus der Fig. 4B zu ersehen ist.
Im nächsten Schritt wird ein anisotropes Ätzen auf den
Siliziumnitridfilm angewandt, um so Seitenwände 42a,
42b zu bilden, welche die Seitenflächen der Gateelek
trode 4a bedecken, wie dies aus der Fig. 4C zu ersehen
ist. Die so gebildete Seitenwand wirkt als ein zweiter
Isolierfilm. Dann wird ein Fremdstoff, im Ausführungsbeispiel
Arsenionen 43, in den Oberflächenbereich des Halbleitersubstrates
1 mittels Ionenimplantation implantiert, um n-Typ-Be
reiche 44a, 44b einer hohen Fremdstoffkonzentration zu
erzeugen, wie dies in Fig. 4D gezeigt ist. Es sei dar
auf hingewiesen, daß diese n-Typ-Bereiche 44a, 44b den
Sourcebereich 41a bzw. den Drainbereich 41b überlappen.
In diesem Schritt wird die Ionenimplantation mit einer
Dosis von 5×1015 cm-2 und bei einer Beschleunigungs
energie von 40 keV durchgeführt, wobei die Gateelek
trode 4a und die Seitenwände 42a, 42b als Maske dienen.
Schließlich werden ein Zwischenschicht-Isolierfilm 45,
Elektrodenverdrahtungen 9a, 9b und ein Schutzfilm 10
erzeugt, wie dies oben im Zusammenhang mit der Fig. 2F
beschrieben wurde und wie dies in Fig. 4E gezeigt ist,
um so die Halbleitervorrichtung nach dem zweiten Aus
führungsbeispiel der vorliegenden Erfindung fertigzu
stellen.
Die Halbleitervorrichtung dieses zweiten Ausfüh
rungsbeispiels zeigt ähnliche
Vorteile wie die Halbleitervorrichtung des oben be
schriebenen ersten Ausführungsbeispiels. Es sei insbe
sondere darauf hingewiesen, daß es bei dem zweiten Aus
führungsbeispiel möglich ist, die elektrische Feldstär
ke in den n-Typ-Source- und Drain-Bereichen 41a, 41b
einer niedrigen Fremdstoffkonzentration zu erhöhen, was
es möglich macht, die Steuerbarkeit des Gates zu ver
bessern und damit die Ansteuerbarkeit eines Transistors
zu erhöhen.
Jedes der ersten und zweiten oben beschriebenen Aus
führungsbeispiele bezieht sich auf einen n-Kanal-Typ-
MOSFET. Jedoch ist es auch möglich, einen p-Kanal-Typ-
MOSFET des gleichen Aufbaues vorzusehen, indem die Art
des den Leitungstyp der Halbleiterschicht be
stimmenden Fremdstoffes geändert wird. Wenn das Gate
ausreichend lang ist, ist es auch möglich, eine Glüh
behandlung unter einer oxidierenden Atmosphäre nach
Bildung der Gateelektrode vorzunehmen, um so ein Wachs
tum des unter dem unteren Eckteil der Gateelektrode
liegenden Oxidfilmes zu erreichen und damit die Gate-
Durchbruchsspannung weiter zu verbessern.
Fig. 5 ist ein Querschnitt zur Erläuterung des Aufbaues
eines MOS-Typ-Kondensators, d. h. einer Halbleitervor
richtung nach einem dritten Ausführungsbeispiel der
vorliegenden Erfindung. Wie aus dieser Figur zu ersehen
ist, wird ein erster Isolierfilm 48b aus
Siliziumoxid auf der Oberfläche eines n-Typ-
(oder p- oder i-Typ-)Halbleitersubstrates 48a gebildet,
und eine als eine Elektrode wirkende leitende
polykristalline Siliziumschicht
48c wird auf dem ersten Isolierfilm 48b erzeugt. Es
sei darauf hingewiesen, daß der untere Eckteil 48d der
polykristallinen Siliziumschicht 48c nicht in Berührung
mit dem Siliziumoxidfilm 48b ist. Weiterhin wird ein
zweiter Isolierfilm 48e aus Siliziumnitrid
film gebildet, um den freien Raum zwischen dem un
teren Eckteil 48d der polykristallinen Siliziumschicht
48c und dem Siliziumoxidfilm 48b zu füllen. Ferner
wird eine Elektrode 48f auf der Rückfläche des Halbleitersub
strates 48a erzeugt. Weiterhin werden Eingangs/Aus
gangsverdrahtungen 48g und 48h mit der polykristallinen
Siliziumschicht 48c bzw. der Elektrode 48f verbunden.
Es sei darauf hingewiesen, daß in dem MOS-Typ-Konden
sator des oben beschriebenen Aufbaues der Silizium
nitridfilm 48e eine Dielektrizitätskonstante hat, die
größer ist als diejenige des Siliziumoxidfilmes 48b,
was es möglich macht, die elektrische Feldkonzentration
an dem Eckteil 48d der Schicht 48c zu unterdrücken und
so die Aushaltespannung des MOS-Typ-Kondensators zu
verbessern.
Die technische Grundidee der vorliegenden Erfindung
kann auf zahlreiche Arten von Halbleitervorrichtungen
einschließlich beispielsweise einer MOS-Typ-Diode und
eines MOS-Typ-Leistungstransistors angewandt werden.
Es ist von Bedeutung,
daß der zweite Isolierfilm eine Dielektrizitätskon
stante hat, die größer ist als diejenige des ersten
Isolierfilmes. Soweit diese besondere Bedingung erfüllt
ist, können verschiedene Kombinationen von Isolierfil
men, die von den oben beschriebenen Kombinationen ver
schieden sind, angewandt
werden. Beispielsweise ist es für die Isolierfilme mög
lich, aus Oxiden, wie beispielsweise Ta2O5 mit einer
Dielektrizitätskonstanten ε von 20 oder mehr und
Al2O3 mit einer Dielektrizitätskonstanten ε von 9,3
oder Nitriden, wie beispielsweise Aluminiumnitrid, ge
bildet zu werden.
In den oben beschriebenen Ausführungsbeispielen ist die
leitende Schicht durch eine n-Typ- oder eine p-Typ-
Halbleiterschicht vorgesehen. Weiterhin kann die Halb
leiterschicht durch beispielsweise eine Metall- oder
eine Metall-Halbleiter-Legierung ersetzt werden, sofern
die leitende Schicht einen niedrigen spezifischen Wi
derstand zeigt, um einen ausreichenden Fluß eines elek
trischen Stromes zu erlauben. Die Halbleitervorrichtung mit der
besonderen leitenden Schicht umfaßt beispielsweise
einen FET, der nicht Source- und Drainbereiche hat und
bei dem die Source- und Drainelektroden auch die Funk
tionen der Source- und Drainbereiche erfüllen. In je
dem der oben beschriebenen Ausführungsbeispiele hat der
Eckteil der Elektrode, der dem Halbleitersubstrat ge
genüberliegt, einen Winkel von 90°. Jedoch ist es nicht
absolut notwendig für den Eckteil, einen solchen Winkel
von 90° aufzuweisen. Das heißt, es ist möglich, daß der
Winkel des Eckteiles in den Bereich zwischen 0° und
180° im Hinblick auf die durch die Erfindung ermöglich
ten Vorteile fällt. Mit anderen Worten, der besondere
Aufbau der erfindungsgemäßen Halbleitervorrichtung ist
noch in Fällen wirksam, in denen der dem Halbleitersubstrat ge
genüberliegende untere Eckteil der Elektrode derart ge
staltet ist, daß das elektrische Feld leicht hierauf
konzentriert ist.
Fig. 6 zeigt eine Halbleitervorrichtung nach einem vierten
Ausführungsbeispiel der vorliegenden Erfindung,
während die Fig. 8A bis 8C erläutern, wie die in Fig. 6
dargestellte Halbleitervorrichtung hergestellt wird.
Zum Herstellen der in Fig. 6 gezeigten Halbleitervor
richtung wird ein thermischer Siliziumoxidfilm 62 mit
einer Dicke von 10 nm auf der Oberfläche eines p-Typ-
Halbleitersubstrates 61 gebildet, wie dies aus der Fig.
8A zu ersehen ist. Der thermische Oxidfilm 62 wirkt
als ein erster Gate-Isolierfilm. Dann wird ein als
zweiter Gate-Isolierfilm dienender Tantaloxidfilm 84
auf dem thermischen Oxidfilm 62 mittels CVD gebildet,
worauf nacheinander ein polykristalliner Siliziumfilm,
der später in eine Gateelektrode 64 gemustert wird, und
ein Resistfilm 66 auf dem polykristallinen Silizium
film 64 aufgetragen werden. Weiterhin wird der Resist
film 66 gemustert, und dann wird der polykristalline
Siliziumfilm geätzt, wobei das Resistmuster 66 als eine
Maske zur Bildung einer Gateelektrode 64 verwendet
wird; anschließend wird der zweite Gate-Isolierfilm aus
dem Tantaloxidfilm 84 durch die bekannte RIE-Technik (RIE = reaktives Ionen-Ätzen)
einer Musterbildung unterworfen, wobei die Gateelektro
de 64 als eine Maske dient. Weiterhin werden n-Typ-Be
reiche 81a, 81b mit einer niedrigen Fremdstoffkonzen
tration in dem Oberflächenbereich des Halbleitersubstrates 61
mittels Ionenimplantation von Phosphor bei einer Dosis
von 1×1013 cm-2 und einer Beschleunigungsenergie von
20 keV gebildet, woraufhin das im vorangehenden Muster
bildungsschritt verwendete Resistmuster 66 entfernt
wird. Die Fremdstoffkonzentration der n-Typ-Bereiche
81a, 81b ist niedriger als diejenige der weiter unten
beschriebenen n⁺-Typ-Source- und Drainbereiche. Jedoch
sind diese Bereiche 81, 81b in der Lage, die Funktionen
der Source- und Drainbereiche auszuführen. Dies ist
auch der Fall bei dem in Fig. 4B gezeigten Ausfüh
rungsbeispiel und bei einem fünften Ausführungsbei
spiel, das später näher beschrieben werden wird.
Im nächsten Schritt wird ein Siliziumnitridfilm 68 auf
der gesamten Oberfläche mittels LPCVD aufgetragen, wie
dies in Fig. 8B gezeigt ist, woraufhin ein anisotropes
Ätzen durch RIE auf den Siliziumnitridfilm 68 zur Ein
wirkung gebracht wird, so daß der Siliziumnitridfilm 68
selektiv unentfernt zurückbleibt, um einen Silizium
nitridfilm 86 zu bilden, der die Seitenoberfläche der
Gateelektrode 64 und den zweiten Gateisolierfilm 84 be
deckt, wie dies in Fig. 8C gezeigt ist. Weiterhin wer
den n⁺-Typ-Source- und Drainbereiche 82a, 82b in einem
Oberflächenbereich des Siliziumsubstrates durch die be
kannte Ionenimplantationstechnik erzeugt, wobei die
Gateelektrode 64 und der Seitenwand-Isolierfilm 86 als
eine Maske dienen, um so einen n-Kanal-Typ-MISFET zu
erzeugen, wie dieser in Fig. 6 gezeigt ist, d. h. eine
Halbleitervorrichtung nach dem vierten Ausführungsbei
spiel der vorliegenden Erfindung.
Das oben beschriebene vierte Ausführungsbeispiel lie
fert ähnliche Vorteile wie die zuvor beschriebenen
Ausführungsbeispiele. Weiterhin erzeugt die Halb
leitervorrichtung nach dem vierten Ausführungsbeispiel
einen zusätzlichen Effekt. Es sei darauf hingewiesen,
daß die Gateelektrode 64, die in Fig. 6 gezeigt ist,
durch den zweiten Gate-Isolierfilm 84, der aus Tantal
oxid gebildet ist, das eine Dielektrizitätskonstante
ε₃ von 20 oder mehr besitzt, und durch den Seitenwand-
Isolierfilm 86, der aus Siliziumnitrid besteht, das
eine Dielektrizitätskonstante ε₂ von 7,5 hat, umgeben
ist. Auch sei bemerkt, daß jeder Film aus diesem Tan
taloxidfilm und diesem Siliziumnitridfilm eine Dielek
trizitätskonstante aufweist, die größer ist als dieje
nige des ersten Gate-Isolierfilmes 62, der aus Sili
ziumoxid besteht und eine Dielektrizitätskonstante ε₁
von 3,9 besitzt. Als Ergebnis ist es möglich, die elek
trische Feldstärke an dem unteren Eckteil der Gate
elektrode zu mildern und die Gateelektrode in die Lage
zu versetzen, die n-Typ-Bereiche der niedrigen Fremd
stoffkonzentration wirksamer zu steuern.
Fig. 7 zeigt zur näheren Erläuterung die elektrische
Feldstärke über einem Querschnitt des in Fig. 6 gezeig
ten MISFET entlang einer Linie X-X in Fig. 6. Wie aus
dem Kurvendiagramm von Fig. 7 zu ersehen ist, erlaubt
der MISFET des vierten Ausführungsbeispiels eine Ab
senkung der elektrischen Feldstärke auf 1/2 im Ver
gleich mit dem Stand der Technik, bei welchem der Gate-
Isolierfilm aus Siliziumoxid allein gebildet ist.
Fig. 9 zeigt einen Querschnitt eines MISFET nach einem
fünften Ausführungsbeispiel der vorliegenden Erfin
dung. Dieses fünfte Ausführungsbeispiel unterscheidet
sich vom vierten Ausführungsbeispiel dadurch, daß der
beim fünften Ausführungsbeispiel verwendete Silizium
nitridfilm dünner ist als der beim vierten Ausführungs
beispiel vorgesehene Film. Auch liegt ein Silizium
nitridfilm 36 zwischen dem Siliziumoxidfilm 62 und dem
Tantaloxidfilm 94 im fünften Ausführungsbeispiel. Wei
terhin sind die Source- und Drainbereiche 92a, 92b im
fünften Ausführungsbeispiel vom n⁺-Typ mit einer hohen
Fremdstoffkonzentration. Auch umfaßt der MISFET des
fünften Ausführungsbeispiels einen Zwischenschicht-
Isolierfilm 98, der aus Siliziumdioxid hergestellt ist.
Das fünfte Ausführungsbeispiel des besonderen Aufbaues
erlaubt die Erzielung ähnlicher Vorteile wie das vierte
Ausführungsbeispiel. Nebenbei wurde Siliziumnitrid ver
suchsweise anstelle des Siliziumdioxids zur Bildung des
Zwischenschicht-Isolierfilmes 98 in dem in Fig. 9 ge
zeigten fünften Ausführungsbeispiel verwendet. Mit an
deren Worten, jeder Film aus dem Zwischenschicht-Iso
lierfilm 98 und dem dritten Gate-Isolierfilm 96 wurde
aus Siliziumnitrid hergestellt. In diesem Fall wurde
ein MISFET erhalten, der ähnliche Vorteile wie derje
nige des oben beschriebenen ersten Ausführungsbeispiels
zeigt.
Es ist möglich, die Halbleitervorrichtungen gemäß dem
vierten und fünften Ausführungsbeispiel der vorlie
genden Erfindung so abzuändern, wie dies im folgenden
zusammengefaßt ist:
- 1. Wenn das Gate ausreichend lang ist, ist es möglich, eine Glühbehandlung unter einer oxidierenden Atmos phäre nach Bildung der Gateelektrode anzuwenden, damit ein Wachstum des Oxidfilmes direkt unter dem unteren Eckteil der Gateelektrode möglich ist und so die Gate-Durchbruchsspannung der Halbleitervorrichtung verbes sert wird.
- 2. Es ist möglich, die technische Grundidee der Erfindung auf verschiedene Halb leitervorrichtungen mit einer MIS-Typ-Elektrode ein schließlich beispielsweise eines MIS-Typ-Kondensa tors, einer MIS-Typ-Diode und eines MIS-Typ-Lei stungstransistors zur Anwendung zu bringen.
- 3. Das bei der vorliegenden Erfindung verwendete Halb leitersubstrat braucht kein Siliziumsub strat zu sein. Es ist auch möglich, andere Halbleitersubstrate als ein Siliziumsubstrat zu benutzen, wie beispielsweise Substrate von Halb leitern der vierten Gruppe, wie Germanium und Dia mant (C), und Verbindungshalbleiter wie GaAs und InP. Weiterhin ist es möglich, SOI- und SOS-Substrate zu verwenden, die eine auf einem isolierenden mono kristallinen Substrat oder einem isolierenden Film gebildete Halbleiterschicht benutzen.
- 4. Es ist möglich, in Kombination Oxide, wie beispiels weise Ta2O5 mit einer Dielektrizitätskonstanten von 20 oder mehr und Al2O3 mit einer Dielektrizitäts konstanten von 9,3 und Nitride, wie beispielsweise AlN als Materialien der Isolierfilme zusätzlich zu denjenigen Materialien zu verwenden, die in den oben beschriebenen vierten und fünften Ausführungsbei spielen vorgesehen sind.
- 5. Oben beschriebene Ausführungsbeispiele betrafen einen n-Kanal-Typ-MISFET. Jedoch ist es auch möglich, einen p-Kanal-Typ-MISFET durch genau das gleiche Verfahren herzustellen, indem der Leitungstyp des Fremdstoffes verändert wird.
Claims (9)
1. Halbleitervorrichtung mit einer Elektrode vom MIS-
Typ, mit:
- - einem Halbleitersubstrat (61),
- - einer über dem Halbleitersubstrat (61) gebil deten Elektrode (64), die einen dem Halbleiter substrat (61) gegenüberliegenden Eckteil und einen mit dem Eckteil zusammenhängenden Seiten wandteil hat, und
- - einer Laminatstruktur, die zwischen dem Halblei
tersubstrat (61) und der Elektrode (64) ge
legen ist und aus Isolierfilmen besteht, welche
einen ersten Isolierfilm (62) auf dem Halbleiter
substrat (61) und einen zweiten Isolierfilm (84)
zwischen der Elektrode (64) und dem ersten
Isolierfilm (62) und in Kontakt mit der Elektrode
(64) aufweisen, wobei sich die Laminatstruktur
erstreckt, um eine das Halbleitersubstrat (61)
und den Eckteil der Elektrode (64) verbindende
Gerade zu kreuzen,
dadurch gekennzeichnet, daß - - der zweite Isolierfilm (84) ein Seitenwandteil aufweist, der im wesentlichen mit der Seitenfläche der Elektrode (64) ausgerichtet ist,
- - die Seitenwandteile des zweiten Isolierfillms (84) und der Elektrode (64) mit einem Seitenwand- Isolierfilm (86) bedeckt sind, und
- - der Seitenwand-Isolierfilm (86) eine Dielektrizi tätskonstante hat, die kleiner ist als diejenige des zweiten Isolierfilms (84) und größer ist als diejenige des ersten Isolierfilms (62).
2. Halbleitervorrichtung nach Anspruch 1, dadurch ge
kennzeichnet, daß die Halbleitervorrichtung ein
MISFET ist, der derart aufgebaut ist, daß Source- und
Drainbereiche (81a, 82a; 81b, 82b) in einem
Oberflächenbereich des Halbleitersubstrates (61)
gebildet sind, daß die Elektrode als eine Gateelek
trode (64) bezüglich der Source- und Drainbereiche
wirkt und daß die ersten und zweiten Isolier
filme (62; 84) zwischen der Gateelektrode
und den Source/Drainbereichen liegen (Fig. 6).
3. Halbleitervorrichtung nach Anspruch 2, dadurch ge
kennzeichnet, daß das Halbleitersubstrat (61) aus
Silizium gebildet ist, daß der erste Isolierfilm
(62) aus Siliziumoxid gebildet ist, daß der zweite
Isolierfilm aus Tantaloxid (84) gebildet ist und daß
der Seitenwand-Isolierfilm (86) aus Siliziumnitrid
gebildet ist.
4. Halbleitervorrichtung mit einer Elektrode vom MIS-
Typ, mit:
- - einem Halbleitersubstrat (1),
- - einer über dem Halbleitersubstrat (1) gebildeten Elektrode (4a), die einen dem Halbleitersubstrat (1) gegenüberliegenden Eckteil und einen mit dem Eckteil zusammenhängenden Wandteil hat,
- - einem ersten Isolierfilm (3), der zwischen dem Halbleitersubstrat (1) und der Elektrode (4a) ge bildet ist, und
- - einem Seitenwand-Isolierfilm (6), der den Seiten wandteil der Elektrode (4a) bedeckt und einen aus gedehnten Teil unter der Elektrode (4a) derart aufweist, daß das Eckteil (4b) der Elektrode (4a) umgeben ist, wobei
- - die Dielektrizitätskonstante des Seitenwand-Iso lierfilms (6) größer ist als diejenige des ersten Isolierfilms (3).
5. Halbleitervorrichtung nach Anspruch 4, dadurch ge
kennzeichnet, daß die Halbleitervorrichtung ein
MISFET ist, der derart aufgebaut ist, daß Source- und
Drainbereiche (7a; 7b) in einem Oberflächenbereich
des Halbleitersubstrates (1) gebildet sind, daß die
Elektrode als eine Gateelektrode (4a) bezüglich den
Source- und Drainbereichen wirkt und daß der erste
Isolierfilm (3) zwischen der Gateelektrode und den
Source/Drainbereichen gelegen ist (Fig. 2F, 4E).
6. Halbleitervorrichtung nach Anspruch 4, dadurch ge
kennzeichnet, daß das Halbleitersubstrat (1) aus
Silizium gebildet ist, daß der erste Isolierfilm (3)
aus Siliziumoxid gebildet ist und daß der Seiten
wand-Isolierfilm (6) aus Siliziumnitrid gebildet
ist.
7. Halbleitervorrichtung nach Anspruch 4, dadurch ge
kennzeichnet, daß die Halbleitervorrichtung ein
MOS-Typ-Kondensator ist, daß die Elektrode (48c) aus
Silizium gebildet ist, daß der erste Isolierfilm (48b)
aus Siliziumoxid gebildet ist und daß der Seiten
wand-Isolierfilm (48e) aus Siliziumnitrid gebildet
ist (Fig. 5).
8. Halbleitervorrichtung mit einer Elektrode vom MIS-
Typ, mit:
- - einem Halbleitersubstrat (61),
- - einer über dem Halbleitersubstrat (61) gebildeten Elektrode (64), die einen dem Halbleiter substrat (61) gegenüberliegenden Eckteil und einen mit dem Eckteil zusammenhängenden Seitenwandteil hat, und
- - einer Laminatstruktur, die zwischen dem Halblei
tersubstrat (61) und der Elektrode (64) gele
gen ist und aus n Isolierfilmen besteht, welche
einen ersten Isolierfilm nahe dem Halbleiter
substrat (61) bis zu einem n-ten Isolierfilm nahe
der Elektrode (64) aufweisen, wobei sich
die Laminatstruktur erstreckt, um eine das Halb
leitersubstrat (61) und den Eckteil der Elektrode
(64) verbindende Gerade zu kreuzen und die
Werte der Dielektrizitätskonstanten der geschich
teten Isolierfilme fortschreitend mit Zunahme der
Schichtreihenfolge der Isolierfilme anwachsen,
dadurch gekennzeichnet, daß - - die Zahl n drei oder größer ist, und
- - die Laminatstruktur wenigstens drei Isolierfilme aufweist, die aus Siliziumdioxid, Siliziumnitrid bzw. Tantaloxid gebildet und in dieser Reihenfolge von dem Halbleitersubstrat (61) aus angeordnet sind.
9. Halbleitervorrichtung nach Anspruch 8, dadurch ge
kennzeichnet, daß die Halbleitervorrichtung ein
MISFET ist, der derart aufgebaut ist, daß Source-
und Drainbereiche (92a; 92b) in einem
Oberflächenbereich des Halbleitersubstrates (61) ge
bildet sind, daß die Elektrode als eine Gateelektrode
(64) bezüglich der Source- und Drainbereiche
wirkt und daß die Laminatstruktur (62, 96, 94) zwi
schen der Gateelektrode (64) und den Source/Drain
bereichen (92a; 92b) gelegen ist (Fig. 9).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2179621A JP2992312B2 (ja) | 1990-07-09 | 1990-07-09 | 半導体装置 |
JP25696290A JP2963750B2 (ja) | 1990-09-28 | 1990-09-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4122712A1 DE4122712A1 (de) | 1992-01-23 |
DE4122712C2 true DE4122712C2 (de) | 1995-05-24 |
Family
ID=26499411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4122712A Expired - Lifetime DE4122712C2 (de) | 1990-07-09 | 1991-07-09 | Halbleitervorrichtung mit einer Elektrode vom MIS-Typ |
Country Status (3)
Country | Link |
---|---|
US (1) | US5254867A (de) |
KR (1) | KR940009352B1 (de) |
DE (1) | DE4122712C2 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697192A (ja) * | 1992-07-29 | 1994-04-08 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
US6780718B2 (en) | 1993-11-30 | 2004-08-24 | Stmicroelectronics, Inc. | Transistor structure and method for making same |
US6107194A (en) * | 1993-12-17 | 2000-08-22 | Stmicroelectronics, Inc. | Method of fabricating an integrated circuit |
US5439846A (en) * | 1993-12-17 | 1995-08-08 | Sgs-Thomson Microelectronics, Inc. | Self-aligned method for forming contact with zero offset to gate |
US6284584B1 (en) | 1993-12-17 | 2001-09-04 | Stmicroelectronics, Inc. | Method of masking for periphery salicidation of active regions |
KR100268933B1 (ko) * | 1997-12-27 | 2000-10-16 | 김영환 | 반도체 소자의 구조 및 제조 방법 |
JP4640918B2 (ja) * | 2004-03-11 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
US20070054948A1 (en) * | 2004-09-02 | 2007-03-08 | Lilach Hedvati | Purification of olmesartan medoxomil |
US8435873B2 (en) | 2006-06-08 | 2013-05-07 | Texas Instruments Incorporated | Unguarded Schottky barrier diodes with dielectric underetch at silicide interface |
CN101743463B (zh) * | 2007-06-26 | 2014-09-03 | 普利司通美国轮胎运营有限责任公司 | 用于轮胎胎面磨损测试机的横向位置控制 |
JP5239548B2 (ja) * | 2008-06-25 | 2013-07-17 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
CN101710586B (zh) * | 2009-01-09 | 2011-12-28 | 深超光电(深圳)有限公司 | 提高开口率的储存电容及其制作方法 |
KR101652403B1 (ko) * | 2010-08-13 | 2016-08-31 | 삼성전자주식회사 | 전력 전자소자 및 그 제조방법 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3663870A (en) * | 1968-11-13 | 1972-05-16 | Tokyo Shibaura Electric Co | Semiconductor device passivated with rare earth oxide layer |
US3670403A (en) * | 1970-03-19 | 1972-06-20 | Gen Electric | Three masking step process for fabricating insulated gate field effect transistors |
US3694700A (en) * | 1971-02-19 | 1972-09-26 | Nasa | Integrated circuit including field effect transistor and cerment resistor |
JPS5137151B2 (de) * | 1971-09-08 | 1976-10-14 | ||
US3800411A (en) * | 1972-05-22 | 1974-04-02 | Litton Systems Inc | Method of forming a stable mnos igfet |
US4027380A (en) * | 1974-06-03 | 1977-06-07 | Fairchild Camera And Instrument Corporation | Complementary insulated gate field effect transistor structure and process for fabricating the structure |
US4051273A (en) * | 1975-11-26 | 1977-09-27 | Ibm Corporation | Field effect transistor structure and method of making same |
US4169270A (en) * | 1976-12-09 | 1979-09-25 | Fairchild Camera And Instrument Corporation | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain |
DE3122382A1 (de) * | 1981-06-05 | 1982-12-23 | Ibm Deutschland | Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur |
DE3380377D1 (en) * | 1982-06-24 | 1989-09-14 | Harris Semiconductor Patents | Vertical igfet device and method for fabricating same |
JPS6046077A (ja) * | 1983-08-23 | 1985-03-12 | Clarion Co Ltd | 可変容量素子 |
US4644637A (en) * | 1983-12-30 | 1987-02-24 | General Electric Company | Method of making an insulated-gate semiconductor device with improved shorting region |
JP2664685B2 (ja) * | 1987-07-31 | 1997-10-15 | 株式会社東芝 | 半導体装置の製造方法 |
US4908326A (en) * | 1988-01-19 | 1990-03-13 | Standard Microsystems Corporation | Process for fabricating self-aligned silicide lightly doped drain MOS devices |
JPH0714065B2 (ja) * | 1990-03-19 | 1995-02-15 | 株式会社東芝 | Mos型半導体装置及びその製造方法 |
-
1991
- 1991-07-08 KR KR1019910011534A patent/KR940009352B1/ko not_active IP Right Cessation
- 1991-07-08 US US07/726,764 patent/US5254867A/en not_active Expired - Lifetime
- 1991-07-09 DE DE4122712A patent/DE4122712C2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE4122712A1 (de) | 1992-01-23 |
US5254867A (en) | 1993-10-19 |
KR920003503A (ko) | 1992-02-29 |
KR940009352B1 (ko) | 1994-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69324880T2 (de) | Vertikal-MOSFET mit einem Graben, der mit Mehrschichten-Gatefilm bedeckt ist | |
DE69121535T2 (de) | Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode | |
DE4219319B4 (de) | MOS-FET und Herstellungsverfahren dafür | |
DE69209678T2 (de) | Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung | |
DE69018374T2 (de) | Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einem Gitter, welches über geringdotierte Teile der Source- und Drain-Gebiete herausragt. | |
DE69015666T2 (de) | MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich. | |
DE2916364C2 (de) | ||
DE68911715T2 (de) | Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren. | |
DE3816002A1 (de) | Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer | |
DE19642538A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
DE10124413A1 (de) | Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben | |
EP0833386A1 (de) | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement | |
DE10141916A1 (de) | MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE3326534A1 (de) | Schottkybarrieren-mos-bauelemente | |
DE3813665A1 (de) | Transistor mit ueberlappendem gate/drain und doppelschicht-gatestrukturen | |
DE3311635A1 (de) | Halbleiterbauelement und verfahren zu dessen herstellung | |
DE3939319A1 (de) | Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung | |
DE3937502A1 (de) | Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung | |
DE4028488A1 (de) | Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung | |
DE69627975T2 (de) | MOS-Transistor und Verfahren zu seiner Herstellung | |
DE3603470A1 (de) | Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat | |
DE4122712C2 (de) | Halbleitervorrichtung mit einer Elektrode vom MIS-Typ | |
DE3930016C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE4042163A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE4101130C2 (de) | MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
R071 | Expiry of right | ||
R071 | Expiry of right |