KR920003503A - 반도체 디바이스 - Google Patents

반도체 디바이스 Download PDF

Info

Publication number
KR920003503A
KR920003503A KR1019910011534A KR910011534A KR920003503A KR 920003503 A KR920003503 A KR 920003503A KR 1019910011534 A KR1019910011534 A KR 1019910011534A KR 910011534 A KR910011534 A KR 910011534A KR 920003503 A KR920003503 A KR 920003503A
Authority
KR
South Korea
Prior art keywords
insulating film
film means
substrate
electrode
semiconductor device
Prior art date
Application number
KR1019910011534A
Other languages
English (en)
Other versions
KR940009352B1 (ko
Inventor
사나에 후꾸다
나오유끼 시교
Original Assignee
아오이 죠이찌
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2179621A external-priority patent/JP2992312B2/ja
Priority claimed from JP25696290A external-priority patent/JP2963750B2/ja
Application filed by 아오이 죠이찌, 가부시기가이샤 도시바 filed Critical 아오이 죠이찌
Publication of KR920003503A publication Critical patent/KR920003503A/ko
Application granted granted Critical
Publication of KR940009352B1 publication Critical patent/KR940009352B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음

Description

반도체 디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 n-채널형 MISFET 즉, 본 발명의 제1실시예에 따른 반도체 디바이스내에 내장된 게이트 전극의 하부코너 부분의 주변 영역을 확대 도시한 단면도.
제2A도 내지 제2F도는 제1도에 도시된 반도체 디바이스를 제조하기 위한 단계들을 도시한 단면도.

Claims (20)

  1. 반도체기판(1, 61), 상기 기판위에 형성된 전극(4a, 64), 및 상기 기판과 상기 전극사이에 배치되고, 상기 기판(1, 61)부근의 제1절연막 수단 내지 상기 전극(4a, 64)부근의 n-번째 전극막 수단으로 이루어진 n개의 절연막 수단으로 형성된 박막 구조물을 포함하고, 상기 전극이 상기 기판에 접하는 코너 부분 및 상기 코너 부분과 연속인 측벽 부분을 갖고 있으며, 상기 박막 구조물이 상기 기판과 상기 전극의 코너 부분을 연장하는 직선을 관통하도록 연장되고, 상기 박막형 절연막 수단의 유전 상수 값이 상기 절연막의 박막형 수의 증가에 따라 점진적으로 증가하는 것을 특징으로 하는 반도체 디바이스.
  2. 제1항에 있어서, 상기 박막형 구조물이 제1및 제2절연막 수단(3, 62;6, 74, 84)로 이루어지는 것을 특징으로 하는 반도체 디바이스.
  3. 제2항에 있어서, 상기 반도체 디바이스가, 소오스 및 드레인 영역(7a, 72a, 82a;7b, 72b, 82b)가 상기 기판(1, 61)의 표면 영역내에 형성되도록 구성되는 MISFET이고, 상기 전극이 소오스 및 드레인 영역에 관련되는 게이트 전극(4a, 64)로서 작용하며, 제1및 제2절연막 수단(3, 62;6, 74, 84)가 게이트 전극과 소오스/드레인 영역 사이에 배치되는 것을 특징으로 하는 반도체 디바이스.
  4. 제3항에 있어서, 상기 기판(1,61)이 실리콘으로 형성되고, 상기 제1절연막 수단(3,62)가 실리콘 산화물로 형성되며, 상기 제2절면막(6,74)가 실리콘 질화물로 형성되는 것을 특징으로 하는 반도체 디바이스.
  5. 제3항에 있어서, 상기 제2절연막 수단(84)가 전극(64)의 측면 표면과 거의 일치하는 측벽 부분을 포함하고, 제2절연막 수단(84)의 상기 측벽 부분이 측벽 절연막 수단(86)으로 커버되며, 상기 측벽 절연막 수단(86)이 제2절연막 수단(84)의 유전 상수보다 크고 제1절연막 수단(62)의 유전 상수보다 큰 유전 상수를 갖고 있는 것을 특징으로 하는 반도체 디바이스.
  6. 제5항에 있어서, 상기 기판(61)이 실리콘으로 형성되고, 상기 제1절연막 수단(62)가 실리콘 산화물로 형성되며, 상기 제2절연막 수단(84)가 탄탈 산화물로 형성되고, 상기 측벽 절연막수단(86)이 실리콘 질화물로 형성되는 것을 특징으로 하는 반도체 디바이스.
  7. 반도체 기판(1), 기판위에 형성된 전극(4a), 기판과 전극사이에 형성된 제1절연막 수단(3), 및 전극(4a)의 측벽 부분을 커버하도록 형성되고, 전극(4a)의 코너부분(46)을 포위하기 위해 전극(4a)와 제1절연막 수단(3)사이에 배치된 연장된 부분을 갖고 있는 측벽 절연막 수단(6)을 포함하고, 상기 전극이 기판에 접하는 코너 부분(46)을 갖고 있고, 상기 측벽 부분이 코너 부분과 연속되며, 측벽 절연막 (6)의 유전 상수가 제1절연막 수단(3)의 유저상수보다 큰 것을 특징으로 하는 반도체 디바이스.
  8. 제7항에 있어서, 상기 반도체 디바이스가, 소오스 및 드레인 영역(7a;7b)가 기판(1)의 표면 영역내에 형성되도록 구성되는 MISFET이고, 상기 전극이 소오스 및 드레인 영역들에 관련되는 게이트 전극(4a)로서 작용하며, 상기 제1절연막 수단(3)이 게이트 전극과 소오스/드레인 영역들 사이에 배치되는 것을 특징으로 하는 반도체 디바이스.
  9. 제8항에 있어서, 상기 기판(1)이 실리콘으로 형성되고 상기 제1절연막 수단 (3)이 실리콘 산화물로 형성되며, 상기 측벽 절연막 수단(6)이 실리콘 질화물로 형성되는 것을 특징으로 하는 반도체 디바이스.
  10. 제7항에 있어서, 상기 반도체 디바이스가 MOS형 캐패시터이고, 상기 전극 (48c)가 실리콘으로 형성되며, 상기 제1절연막 수단(48b)가 실리콘 산화물로 형성되고, 상기 측벽 절연막 수단(48e)가 실리콘 질화물로 형성되는 것을 특징으로 하는 반도체 디바이스.
  11. 반도체 기판(61), 기판위에 형성된 전극(64), 및 전극의 측벽 부분위로 연장되도록 기판(1)과 전극(64)사이에 형성된 제1및 제2절연막 수단(62;74,84)를 포함하고, 상기 전극이 기판에 접하는 코너 부분을 갖고 있고, 측벽 부분이 양측면 모두 코너 부분에 연속되며, 상기 제1절연막 수단(62)가 기판의 측면상에 배치되고, 상기 제2절연막 수단(74,84)가 전극(64)의 측면상에 배치되며, 제2절연막 수단 (74,84)의 유전상수가 제1절연막(62) 수단의 유전상수보다 큰 것을 특징으로 하는 반도체 디바이스.
  12. 제11항에 있어서, 상기 제2절연막 수단(84)가 전극(64)의 측벽 표면과 거의 일치하는 측벽 부분을 포함하고, 제2절연막 수단(84)의 상기 측벽 부분이 측벽 절연막 수단(86)으로 커버되고, 상기 측벽 절연막 수단(86)이 제2절연막 수단(84)의 유전상수보다 크고 제1절연막 수단(62)의 유전 상수보다 큰 유전 상수를 갖고 있는 것을 특징으로 하는 반도체 디바이스.
  13. 제11항에 있어서, 상기 반도체 디바이스가, 소오스 및 드레인 영역 (72a, 82a;72b,82b)가 기판(61)의 표면 영역내에 형성되도록 구성되는 MISFET이고, 상기 전극이 소오스 및 드레인 영역들에 관련되는 게이트 전극(64)로서 작용하며, 상기 제1및 제2절연막 수단(62;74,84)가 게이트 전극(64)와 소오스/드레인 영역 (72a, 82a;72b,82b)들 사이에 배치되는 것을 특징으로 하는 반도체 디바이스.
  14. 제12항에 있어서, 상기 기판(61)이 실리콘으로 형성되고, 상기 제1절연막 수단(62)가 실리콘 산화물로 형성되며, 상기 측벽 절연막 수단(74)가 실리콘 질화물로 형성되는 것을 특징으로 하는 반도체 디바이스.
  15. 제12항에 있어서, 상기 반도체 디바이스가, 소오스 및 드레인 영역 (82a;82b)가 기판(61)의 표면 영역내에 형성되도록 구성되는 MISFET이고, 상기 전극이 소오스 및 드레인 영역들에 관련되는 게이트 전극(64)로서 작용하며, 상기 제1및 제2절연막 수단(62,84)가 게이트 전극(64)와 소오스/드레인 영역 (82a;82b)들 사이에 배치되는 것을 특징으로 하는 반도체 디바이스.
  16. 제15항에 있어서, 상기 기판(61)이 실리콘으로 형성되고, 상기 제1절연막 수단(62)가 실리콘 산화물로 형성되며, 상기 제2절연막 수단(84)가 탄탈 산화물로 형성되고, 상기 측벽 절연막 수단(86)이 실리콘 질화물로 형성되는 것을 특징으로 하는 반도체 디바이스.
  17. 제11항에 있어서, 제3절연막 수단(96)이 제1및 제2절연막 수단(62;94) 사이에 형성되고, 상기 제3절연막 수단(96)이 제2절연막 수단(94)의 유전 상수보다 작고, 제1절연막 수단(62)의 유전상수보다 큰 유전상수를 갖는 것을 특징으로 하는 반도체 디바이스.
  18. 제17항에 있어서, 상기 반도체 디바이스가, 소오스 및 드레인 영역(92a, 92b)가 기판(61)의 표면 영역내에 형성되도록 구성하는 MISFET이고, 상기 전극이 소오스 및 드레인 영역들에 관련되는 게이트 전극(64)로서 작용하며, 상기 제1, 제2및 제3절연막 수단(62;94;96)이 게이트 전극(64)와 소오스/드레인 영역 (92a;92b)들 사이에 배치되는 것을 특징으로 하는 반도체 디바이스.
  19. 제18항에 있어서, 상기 기판(61)이 실리콘으로 형성되고, 상기 제1절연막 수단(62)가 실리콘 산화물로 형성되며, 상기 측벽 절연막 수단(94)가 실리콘 질화물로 형성되고, 상기 제3절연막 수단(96)이 실리콘 산화물로 형성되는 것을 특징으로 하는 반도체 디바이스.
  20. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910011534A 1990-07-09 1991-07-08 반도체 소자 KR940009352B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2-179621 1990-07-09
JP2179621A JP2992312B2 (ja) 1990-07-09 1990-07-09 半導体装置
JP90-179621 1990-07-09
JP25696290A JP2963750B2 (ja) 1990-09-28 1990-09-28 半導体装置
JP2-256962 1990-09-28

Publications (2)

Publication Number Publication Date
KR920003503A true KR920003503A (ko) 1992-02-29
KR940009352B1 KR940009352B1 (ko) 1994-10-07

Family

ID=26499411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910011534A KR940009352B1 (ko) 1990-07-09 1991-07-08 반도체 소자

Country Status (3)

Country Link
US (1) US5254867A (ko)
KR (1) KR940009352B1 (ko)
DE (1) DE4122712C2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697192A (ja) * 1992-07-29 1994-04-08 Kawasaki Steel Corp 半導体装置及びその製造方法
US6780718B2 (en) 1993-11-30 2004-08-24 Stmicroelectronics, Inc. Transistor structure and method for making same
US5439846A (en) * 1993-12-17 1995-08-08 Sgs-Thomson Microelectronics, Inc. Self-aligned method for forming contact with zero offset to gate
US6107194A (en) * 1993-12-17 2000-08-22 Stmicroelectronics, Inc. Method of fabricating an integrated circuit
US6284584B1 (en) 1993-12-17 2001-09-04 Stmicroelectronics, Inc. Method of masking for periphery salicidation of active regions
KR100268933B1 (ko) * 1997-12-27 2000-10-16 김영환 반도체 소자의 구조 및 제조 방법
JP4640918B2 (ja) * 2004-03-11 2011-03-02 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
US20070054948A1 (en) * 2004-09-02 2007-03-08 Lilach Hedvati Purification of olmesartan medoxomil
US8435873B2 (en) 2006-06-08 2013-05-07 Texas Instruments Incorporated Unguarded Schottky barrier diodes with dielectric underetch at silicide interface
KR101414991B1 (ko) * 2007-06-26 2014-07-04 가부시키가이샤 브리지스톤 타이어 트레드 마모 시험 장비에 대한 측방향 위치 제어
JP5239548B2 (ja) * 2008-06-25 2013-07-17 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电(深圳)有限公司 提高开口率的储存电容及其制作方法
KR101652403B1 (ko) * 2010-08-13 2016-08-31 삼성전자주식회사 전력 전자소자 및 그 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663870A (en) * 1968-11-13 1972-05-16 Tokyo Shibaura Electric Co Semiconductor device passivated with rare earth oxide layer
US3670403A (en) * 1970-03-19 1972-06-20 Gen Electric Three masking step process for fabricating insulated gate field effect transistors
US3694700A (en) * 1971-02-19 1972-09-26 Nasa Integrated circuit including field effect transistor and cerment resistor
JPS5137151B2 (ko) * 1971-09-08 1976-10-14
US3800411A (en) * 1972-05-22 1974-04-02 Litton Systems Inc Method of forming a stable mnos igfet
US4027380A (en) * 1974-06-03 1977-06-07 Fairchild Camera And Instrument Corporation Complementary insulated gate field effect transistor structure and process for fabricating the structure
US4051273A (en) * 1975-11-26 1977-09-27 Ibm Corporation Field effect transistor structure and method of making same
US4169270A (en) * 1976-12-09 1979-09-25 Fairchild Camera And Instrument Corporation Insulated-gate field-effect transistor with self-aligned contact hole to source or drain
DE3122382A1 (de) * 1981-06-05 1982-12-23 Ibm Deutschland Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur
DE3380377D1 (en) * 1982-06-24 1989-09-14 Harris Semiconductor Patents Vertical igfet device and method for fabricating same
JPS6046077A (ja) * 1983-08-23 1985-03-12 Clarion Co Ltd 可変容量素子
US4644637A (en) * 1983-12-30 1987-02-24 General Electric Company Method of making an insulated-gate semiconductor device with improved shorting region
JP2664685B2 (ja) * 1987-07-31 1997-10-15 株式会社東芝 半導体装置の製造方法
US4908326A (en) * 1988-01-19 1990-03-13 Standard Microsystems Corporation Process for fabricating self-aligned silicide lightly doped drain MOS devices
JPH0714065B2 (ja) * 1990-03-19 1995-02-15 株式会社東芝 Mos型半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE4122712C2 (de) 1995-05-24
DE4122712A1 (de) 1992-01-23
KR940009352B1 (ko) 1994-10-07
US5254867A (en) 1993-10-19

Similar Documents

Publication Publication Date Title
KR970072205A (ko) 에스. 오. 아이(soi)형 트랜지스터 및 그 제조방법
KR970024239A (ko) 반도체 기억장치와 그 제조방법(semiconductor memory device and method of manufacturing the same)
KR920008834A (ko) 박막 반도체 장치
KR890003036A (ko) 반도체장치
KR970008663A (ko) 반도체 기억장치 및 그 제조방법
KR920003503A (ko) 반도체 디바이스
KR900010994A (ko) 반도체 장치
KR890013796A (ko) 반도체장치 및 그 제조방법
KR960015962A (ko) 박막트랜지스터
JP2002134756A5 (ko)
KR960019497A (ko) Soi 구조를 가지는 반도체장치 및 그의 제조방법
KR890004444A (ko) Mos트랜지스터
KR960032777A (ko) 전계효과형 반도체 장치 및 그 제조방법
KR920008967A (ko) 반도체장치
KR950004519A (ko) 반도체 집적 회로 장치
KR910008843A (ko) Mos형 집적회로
KR910017673A (ko) 반도체장치
KR930022601A (ko) 반도체 장치의 제조방법
KR850005162A (ko) 전계효과형 트랜지스터
KR960032776A (ko) 박막 트랜지스터 및 그 제조방법
KR840005929A (ko) Mos 트랜지스터 집적회로
JP3361382B2 (ja) トランジスタ
JPH0456469B2 (ko)
KR910007137A (ko) 전계 효과 트랜지스터 반도체 메모리용 캐패시턴스 구조체
KR950010138A (ko) 엠엔오에스(mnos)형 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee