KR890004444A - Mos트랜지스터 - Google Patents

Mos트랜지스터 Download PDF

Info

Publication number
KR890004444A
KR890004444A KR1019880010526A KR880010526A KR890004444A KR 890004444 A KR890004444 A KR 890004444A KR 1019880010526 A KR1019880010526 A KR 1019880010526A KR 880010526 A KR880010526 A KR 880010526A KR 890004444 A KR890004444 A KR 890004444A
Authority
KR
South Korea
Prior art keywords
gate electrode
mos transistor
thin film
film mos
active layer
Prior art date
Application number
KR1019880010526A
Other languages
English (en)
Other versions
KR970011766B1 (ko
Inventor
히사오 하야시
미치오 네기시
다카시 노구치
다케후미 오시마
유지 하야시
도시카즈 마에카와
다케시 마츠시타
Original Assignee
오가 노리오
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가 노리오, 소니 가부시키가이샤 filed Critical 오가 노리오
Publication of KR890004444A publication Critical patent/KR890004444A/ko
Application granted granted Critical
Publication of KR970011766B1 publication Critical patent/KR970011766B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

내용 없음.

Description

MOS트랜지스터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 MOS트랜지스터의 제1실시예의 단면도.
제3도는 MOS트랜지스터에 있어서의 활성층의 두께와 드레인 전류와의 관계를 나타내는 그래프.
제4도는 제2도의 MOS트랜지스터의 제1실시예의 에너지 상태를 나타내는 밴드도.

Claims (25)

  1. 기판위에 형성된 제1게이트전극과 상기 제1게이트전극위에 제1절연층을 통하여 상기 제1게이트전극에 대향하여 형성되고, 소스, 드레인 및 채널영역을 형성하고, 상기 채널영역에 상기 소스영역과 드레인 영역사이에 배설되고, 그 두께가 100nm이하인 반도체활성층과 산기 반도체활성층위에 제2절연층을 통하여 상기 반도체활성층에 대향하여 형성되는 제2게이트전극으로 이루어지는 박막 MOS 트랜지스터.
  2. 제1항에 있어서, 상기 제2절연층의 두께는 상기 제1절연층의 두께보다 얇은 박막 MOS트랜지스터
  3. 제1항에 있어서, 상기 제1 및 제2게이트전극과 상기 활성층의 상기 채널영역은 실질적으로 정렬되어 배치되는 박막 MOS트랜지스터.
  4. 제1항에 있어서, 상기 활성층은 다결정실리콘으로 형성되는 박막 MOS트랜지스터.
  5. 제1항에 있어서, 상기 제1 및 제2게이트전극은 상기 활성층의 대향하는 양쪽에 배치되는 박막 MOS트랜지스터.
  6. 제1항에 있어서, 상기 제1게이트전극은 상기 제2전극에 의해 설정되는 입력용량보다 실질적으로 작은 입력용량을 설정하도록 배치되는 박막 MOS트랜지스터.
  7. 제1항에 있어서, 상기 제1게이트전극의 제1게이트길이는 상기 제2게이트전극의 제2게이트길이 보다 짧은 박막 MOS트랜지스터.
  8. 제7항에 있어서, 상기 제2절연층의 두께는 상기 제1절연층의 두께보다 얇은 박막 MOS트랜지스터.
  9. 제7항에 있어서, 상기 제1 및 제2게이트전극과 상기 활성층의 상기 채널영역은 실질적으로 정렬되어 배치되는 박막 MOS트랜지스터.
  10. 제7항에 있어서, 상기 활성층은 다결정실리콘으로 형성되는 박막 MOS트랜지스터.
  11. 제7항에 있어서, 상기 제1 및 제2게이트전극은 상기 활성층의 대향하는 양쪽에 배치되는 박막 MOS트랜지스터.
  12. 제7항에 있어서, 상기 제1게이트전극은 상기 제2게이트전극에 의해 설정된 입력용량보다 실질적으로 작은 입력용량을 설정하도록 배치되는 박막 MOS트랜지스터.
  13. 기판위에 형성되어 제1게이트길이를 가진 제1게이트전극과 상기 제1게이트전극에 대향하고, 상기 제1게이트전극의 제1게이트길이보다 긴 제2게이트길이를 가짐며, 상기 제1게이트전극에 실질적으로 정령하여 배치되는 제2게이트전극과 상기 제1 및 제2게이트전극사이에 형성되고, 소스, 드레인 및 채널영역을 형성하고, 상기 채널영역이 상기 소스영역과 드레인영역사이에 형성되고, 제 절연층을 통하여 상기 제1게이트전극에 그리고 제2절연층을 통하여 상기 제2게이트전극에 대향하며, 그 두께가 100nm이하인 반도체활성층으로 이루어지는 박막 MOS트랜지스터.
  14. 제13항에 있어서, 상기 제1절연층의 두께는 상기 제2절연층의 두께보다 두꺼운 박막 MOS트랜지스터.
  15. 제13항에 있어서, 상기 제1 및 제2게이트전극과상기 활성층의 상기 채널영역은 실질적으로 정렬되어 배치되는 박막 MOS트랜지스터.
  16. 제13항에 있어서, 상기 활성층은 다결정실리콘으로 형성되는 박막 MOS트랜지스터.
  17. 제13항에 있어서, 상기 제1 및 제2게이트전극은 상기 활성층의 대향하는 양쪽에 배치되는 박막 MOS트랜지스터.
  18. 제13항에 있어서, 상기 제1게이트전극은 상기 제2게이트전극에 의해 설정되는 입력용량보다 실질적으로 작은 입력용량을 설정하도록 배치되는 박막 MOS트랜지스터.
  19. 기판위에 형성되는 제1게이트길이를 가진 제1게이트전극과 상기 제1게이트전극에 대향하고, 상기 제1게이트전극의 제1게이트길이보다 긴 제2게이트길이를 가지며, 상기 제1게이트전극에 실질적으로 정렬하여 배치되는 제2게이트전극과 상기 제1 및 제2게이트전극사이에 형성되고, 소스, 드레인 및 채널영역을 형성하고, 상기 채널영역이 상기 소스영역과 드레인영역 사이에 형성되고, 제1절연층을 통하여 상기 제1게이트전극에 그리고 제2절연층을 통하여 상기 제2게이트전극에 대향하여 반도체활성층으로 이루어지는 박막 MOS트랜지스터.
  20. 제19항에 있어서, 상기 제1절연층의 두께는 상기 제2절연층의 두께보다 두꺼운 박막 MOS트랜지스터.
  21. 제20항에 있어서, 상기 제1 및 제2게이트전극과 상기 활성층의 상기 채널영역은 실질적으로 정렬되어 배치되는 박막 MOS트랜지스터.
  22. 제21항에 있어서, 상기 활성층은 다결정시리콘으로 형성되는 박막 MOS트랜지스터.
  23. 제22항에 있어서, 상기 제1 및 제2게이트전극은 상기 활성층의 대향하는 양쪽에 배치되는 박막 MOS트랜지스터.
  24. 제23항에 있어서, 상기 제1게이트전극은 상기 제2게이트전극에 의해 설정되는 입력용량보다 실질적으로 작은 입력용량을 설정하도록 배치되는 박막 MOS트랜지스터.
  25. 제24항에 있어서, 상기 활성층의 두께는 100nm이하인 박막 MOS트랜지스터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880010526A 1987-08-24 1988-08-19 Mos 트랜지스터 KR970011766B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP87-209816 1987-08-24
JP62209816A JPS6453460A (en) 1987-08-24 1987-08-24 Mos transistor

Publications (2)

Publication Number Publication Date
KR890004444A true KR890004444A (ko) 1989-04-22
KR970011766B1 KR970011766B1 (ko) 1997-07-15

Family

ID=16579090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880010526A KR970011766B1 (ko) 1987-08-24 1988-08-19 Mos 트랜지스터

Country Status (5)

Country Link
EP (1) EP0304824B1 (ko)
JP (1) JPS6453460A (ko)
KR (1) KR970011766B1 (ko)
CA (1) CA1315421C (ko)
DE (1) DE3879323T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984040A (en) * 1989-06-15 1991-01-08 Xerox Corporation High voltage thin film transistor with second gate
US4984041A (en) * 1989-07-28 1991-01-08 Xerox Corporation High voltage thin film transistor with second control electrode
US5173753A (en) * 1989-08-10 1992-12-22 Industrial Technology Research Institute Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
US5420048A (en) * 1991-01-09 1995-05-30 Canon Kabushiki Kaisha Manufacturing method for SOI-type thin film transistor
JP3254007B2 (ja) 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
US5777364A (en) * 1992-11-30 1998-07-07 International Business Machines Corporation Graded channel field effect transistor
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP4076648B2 (ja) 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
JP4008133B2 (ja) 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
US8158980B2 (en) 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
US6576202B1 (en) 2000-04-21 2003-06-10 Kin-Chung Ray Chiu Highly efficient compact capacitance coupled plasma reactor/generator and method
US6982460B1 (en) 2000-07-07 2006-01-03 International Business Machines Corporation Self-aligned gate MOSFET with separate gates
JP4610455B2 (ja) * 2005-09-29 2011-01-12 株式会社半導体エネルギー研究所 半導体装置
JP2019067938A (ja) * 2017-10-02 2019-04-25 シャープ株式会社 薄膜トランジスタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4422090A (en) * 1979-07-25 1983-12-20 Northern Telecom Limited Thin film transistors
GB2064866A (en) * 1979-11-30 1981-06-17 Gen Electric Co Ltd Field effect semiconductor device
JPH0750785B2 (ja) * 1983-10-27 1995-05-31 工業技術院長 電界効果トランジスタにおける短チャネル効果の抑制方法

Also Published As

Publication number Publication date
JPS6453460A (en) 1989-03-01
EP0304824A2 (en) 1989-03-01
KR970011766B1 (ko) 1997-07-15
EP0304824A3 (en) 1989-05-03
DE3879323D1 (de) 1993-04-22
DE3879323T2 (de) 1993-09-30
EP0304824B1 (en) 1993-03-17
CA1315421C (en) 1993-03-30

Similar Documents

Publication Publication Date Title
KR900019265A (ko) 트랜치 게이트 mos fet
KR910017676A (ko) 박막트랜지스터
KR890004444A (ko) Mos트랜지스터
KR920010957A (ko) 박막 반도체 장치
KR900008698A (ko) 반도체장치 및 반도체 기억장치
KR850005163A (ko) 전계효과형 트랜지스터의 제조방법
KR850005160A (ko) 적층형 반도체 기억장치
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR920001753A (ko) 종형 mos 트랜지스터와 그 제조 방법
KR920003549A (ko) Mis형 반도체장치
KR920008966A (ko) 반도체장치
KR920003503A (ko) 반도체 디바이스
KR930006975A (ko) 절연게이트형 전계효과 트랜지스터
KR900017104A (ko) Mos형 전계효과트랜지스터
KR950021529A (ko) 평면구조 모스 트랜지스터 및 그 제조방법
KR920008967A (ko) 반도체장치
KR850005162A (ko) 전계효과형 트랜지스터
KR910017673A (ko) 반도체장치
KR930022601A (ko) 반도체 장치의 제조방법
KR960032776A (ko) 박막 트랜지스터 및 그 제조방법
KR880009426A (ko) 반도체 메모리장치 및 그 제조방법
KR960019769A (ko) 박막트랜지스터 및 그 제조방법
KR920015367A (ko) 반도체 메모리장치
KR950010138A (ko) 엠엔오에스(mnos)형 반도체장치
KR900005561A (ko) 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111012

Year of fee payment: 15

EXPY Expiration of term